JPH02262713A - クロックパルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はディジタルテレビ、ディジタルＶＴＲ，ビデ
オプリンタなどのように、主として画像信号のディジタ
ル処理に用いられるクロックパルスを発生するように構
成されているクロックパルス発生回路に関するものであ
る。

［従来の技術］ 第５図は従来のクロックパルス発生回路の構成図である
。同図において、（１）は発振器（以下、ＯＳＣと称す
）で、制御信号または画像信号の周期信号（Ａ）が人力
され、目的のクロックパルスの２倍の周波数のクロック
パルス（Ｂ）が発振されて出力される。（４）は１／２
分周器で、Ｄ−フリップフロップ（４１）により構成さ
れ、このＤ−フリップフロップ（４１）の正論理出力（
Ｃ）によってトリガされて分周され、目的の周波数とな
ったクロックパルス（Ｄ）を出力する。（３４）はバッ
ファ／ドライブ素子で、バッファされたクロックパルス
（Ｅ）を出力して、図示しないメモリやＡ／Ｄコンバー
タなどに供給される。

第６図（Ａ）　　ＣＢ）　　（Ｃ）はそれぞれ上記０Ｓ
Ｃ（１）の具体例の構成図であり、第６図（Ａ）に示す
ＯＳ　Ｃ（１）は人力信号（Ａ）に同期したクロックで
サンプリングおよびディジタル処理に使用されるＰＬＬ
クロック発生回路であって、位相比較器（１１）、ＰＬ
Ｌを構成するローパスフィルタ（以下、ＬＰＦと称す）
　（１２）、電圧制御発振器（以下、ＶＣｏと称す）お
よびＩ／Ｎ分周器（１４）により構成されている。

また、第６図（Ｂ）　に示すＯＳ　Ｃ（１）は非同期の
自励ＯＳＣであって、ＮＡＮＤゲート（１５）とインバ
ータ／バッファ（１Ｂ）、抵抗（１７）およびキャパシ
タ（１８）から構成されている。

さらに、第６図（Ｃ）に示す。　ｓ　ｃ　（ｉ）は水晶
発振回路であって、水晶振動子（１９）の両端を２つの
キャパシタ（１８Ａ）　　　（１８Ｂ）に接続したもの
で、その他の構成は第６図（Ｂ）　　と同一であるため
、該当部分に同一の符号を付しである。

なお、第６図（Ａ）　　　（Ｂ）　　　（Ｃ）で示すＯ
Ｓ　Ｃ（１）はいずれもよく用いられる回路であるため
、その詳しい動作の説明を省略する。

一般に、画像信号のディジタル処理に用いられるクロッ
クパルスは数Ｍ）Ｉｚから数１０ＭＨｚの範囲の高い周
波数を有しており、このような高い周波数のｏ　ｓ　ｃ
　（ｔ）の出力パルス（Ｂ）は、第６図（＾）　　　（
Ｂ）　　　（Ｃ）で示すＯＳ　Ｃ（１）のいずれの場合
でも、第７図（ａ）で示すように、５０％のデユーティ
比にならないことが多い。

他方、このクロックパルスで動作するメモリやＡ　／　
Ｄコンバータなどのディジタル回路素子においては、ク
ロックパルスの論理「１」レベルと「０」レベルの期間
のそれぞれについて、最小動作時間が規定されている。

また、その２つの最小動作時間に関しては同一と規定さ
れていることが多い、そのため、ディジタル回路素子を
性能の上限に近いクロックパルスで動作させるためには
、クロックパルスの論理「１」レベルの期間と論理「０
」レベルの期間とを同一にする必要がある。

すなわち、デユーティ比を５０％とする必要性がある。

ところで、上記第５図の構成のクロックパルス発生回路
によれば、ＯＳ　Ｃ（１）において、第７図で示すよう
に、実際に必要なりロックパルスの２倍の周波数のクロ
ックパルス（Ｂ）を発振して、このクロックパルス（８
）を１／２分周器（４）に入力し、正論理の出力パルス
（Ｃ）でトリガして分周することにより、デユーティ比
が５０％のクロックパルス（Ｄ）　　　（Ｅ）を出力す
る。このように１／２分周された目的のクロックパルス
（Ｅ）は、通常複数のメモリやＡ／Ｄコンバータなどの
ディジタル回路素子に供給されてこのディジタル回路素
子を動作する。

［発明が解決しようとする課題］ 従来のクロックパルス発生回路は以上のように構成され
ているので、５０％など目的のデユーティ比のクロック
パルスを得るために、その目的とするクロックパルスの
２倍の周波数のクロックパルスを発振するＯＳＣを用い
、その出力をフリップフロップなどを用いた１／２分周
器で１／２分周するなどの手段が必要であり、そのため
に回路の構成が複雑となる問題があった。また、高い周
波数のクロックパルスを必要とする場合は、さらにその
２倍の周波数で発振可能な高性能のＯＳＣを必要とする
問題があった。

この発明は上記のような問題点を解消するためになされ
たもので、目的とするクロックパルスと同一の周波数で
発振可能なＯＳＣを使用し、また全体の回路構成も簡単
でありながら、任意のデユーティ比のクロックパルスを
発生することができるクロックパルス発生回路を提供す
ることを目的とする。

［課題を解決するための手段］ この発明に係るクロックパルス発生回路は、ｏＳＣから
の出力パルスをフィルタに通して、その出力パルスの基
本周波数以外の成分を減衰させて正弦波に近い波形に変
換し、その変換された出力パルスに直流バイアスを与え
て波形整形するように構成したことを特徴とする。

［作用コ この発明によれば、ＯＳＣからの出力パルスは通常矩形
波で、そのパルスの繰り返し周期の逆数の周波数の正弦
波を基本波とし、その整数倍の周波数からなる無限級数
として表わされる。したがって、上記Ｏ３Ｃからの出力
パルスをフィルタにかけて基本周波数以外の成分を減衰
させることにより、デユーティ比がいかなるパルスであ
っても正弦波に近い波形に変換される。この正弦波はそ
の平均値を基準とすればデユーティ比が５０％であるか
ら、その平均値を所定のスレッショルドに一致させて人
力し整形することにより、デユーティ比５０％のクロッ
クパルスを得ることができる。

［発明の実施例］ 以下、この発明の一実施例を図面にもとづいて説明する
。

第１図はこの発明の一実施例によるクロック発生回路の
構成図であり、同図において、（１）はｏＳＣで、こ（
７）ＯＳＣ（１）は第６図（Ａ）　　　（Ｂ）（Ｃ）で
示すような回路構成のものが用いられる。

（２）はＬＰＦで、上記ＯＳ　Ｃ（１）から出力される
矩形波のクロックパルス（Ｂ）の基本周波数以外の成分
を減衰させて正弦波に近い波形の信号（Ｆ）に変換して
出力する。このＬ　Ｐ　Ｆ　（２）　　としては、第２
図の具体的な構成例で示すように、直列に接続した２つ
のインダクタ（２１）　、　（２２）の中間点に分岐さ
せてキャパシタ（２３）を接続してなるＴ型のＬＰＦが
用いられる。

（３）は波形整形器で、キャパシタ（３１）、入力イン
ピーダンス（３２）、電圧源（３３）および論理素子（
３４）により構成されており、上記Ｌ　Ｐ　Ｆ　（２）
からの出力信号（Ｆ）の直流分をキャパシタ（３１）で
カットし、これに電圧源（３３）からの直流電圧（Ｖ）
を与えてその平均値を論理素子（３４）のスレッショル
ド電圧（ｖｌ）と一致させて論理素子（３４）に人力し
波形整形することにより、デユーティ比５０％のクロッ
クパルス（Ｅ）を出力する。また、この波形整形器（３
）の論理素子（３４）はメモリやＡ／Ｄコンバータなど
のディジタル回路素子を駆動するためのバッファ／ドラ
イブ素子を共用している。

つぎに、上記構成の動作について説明する。なお、ここ
ではＯＳ　Ｃ（１）の出力がデユーティ比３３％の場合
を例にとって説明する。

第３図（ａ）で示すように、ＯＳ　Ｃ（１）から出力さ
れるデユーティ比３３％のクロックパルス（Ｂ）はｔ、
　ｐ　Ｆ　（２）に入力され、ここで上記クロックパル
ス（Ｂ）の基本周波数以外の成分が減衰されて第３図（
ｂ）で示すように、正弦波に近い波形の信号（Ｆ）に変
換されて出力される。ついで、この信号（Ｆ）が波形整
形回路（３）に人力され、その直流分がキャパシタ（３
１）でカットされ、電圧源（３３）から供給される直流
電圧レベル（Ｖ）　との平均値をスレッショルド電圧（
ｖｌ）とした第３図（Ｃ）で示すような波形の信号ＣＧ
）が論理素子（３４）に人力される。

これによって、出力に第３図（ｄ）で示すように、デユ
ーティ比５０％のクロックパルス（Ｅ）が得られ、この
デユーティ比５０％のクロックパルス（Ｅ）がメモリや
Ａ／Ｄコンバータなどのディジタル回路素子に入力され
てそれらを駆動する。

なお、上記実施例では、デユーティ比３３％の発振出力
の場合について説明したが、Ｌ　Ｐ　Ｆ　（２）または
それに代わるバンドパスフィルタ（以下、ＢＰＦと称す
）のカットオフ周波数を適宜に選定することにより、い
かなるデユーティ比の発振出力もデユーティ比５０％の
クロックパルスに変換することができる。

また、第４図は上記波形整形器（３）の具体的な構成図
であって、第１図の波形整形器（３）における電圧源（
３３）による直流電圧（Ｖ）が、電源電圧（Ｖｃｃ）を
抵抗（３２）および（３５）で分割した値とじて実現さ
れたもので、第１図の人力インピーダンス（３２）は抵
抗（３２）、（３５）および論理素子（３４）のインピ
ーダンスの並列合成インピーダンスとなる。

また、上記実施例では、デユーティ比５０％のクロック
パルスを得るために、直流電圧（Ｖ）をスレッショルド
電圧（ｖｌ）に一致させたが、直流電圧（Ｖ）をスレッ
ショルド電圧に対して大きくしたり、小さくすることに
よって、任意のデユーティ比のクロックパルスを得るこ
とが可能となる。

［発明の効果コ 以上のように、この発明によれば、発振出力をフィルタ
により正弦波に近い波形に変換したうえで、直流バイア
スを与えて波形整形するように構成したので、目的とす
るクロックパルスと同一の周波数で発振するＯＳＣを使
用し、また分周器の使用を不要にして全体の回路構成を
簡単かつ安価にするとともに、任意のデユーティ比をも
ったクロックパルスを得ることができる。とくに、画像
信号のディジタル処理に要求されるデユーティ比５０％
のクロックパルスを得るための回路とじて有効である。

【図面の簡単な説明】

第１図はこの発明の一実施例によるクロックパルス発生
回路の構成図、第２図はＬＰＦの具体的な構成例を示す
回路図、第３図は回路動作を説明するための信号波形図
、第４図は波形整形器の具体的な構成例を示す回路図、
第５図は従来のクロックパルス発生回路の構成図、第６
図（Ａ）（Ｂ）　　　（Ｃ）はそれぞれＯ３Ｃの具体例
の構成図、第７図は第５図の回路動作を説明するための
信号波形図である。 （１）・・・０ＳＣ１（２）・・・ＬＰＦ、（３）・・
・波形整形器、（３１）・・・キャパシタ、（３２）・
・・人力インピーダンス、（３４）・・・論理素子。 なお、図中の同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）発振器と、この発振器からの出力パルスの基本周
   波数以外の成分を減衰させて正弦波に近い波形に変換す
   るフィルタと、このフィルタからの出力に直流バイアス
   を印加して波形整形する波形整形器とを具備したことを
   特徴とするクロックパルス発生回路。