DE19649704A1 - Synchrone Halbleiterspeichereinrichtung mit einer Ausgabesteuerschaltung mit reduzierter belegter Fläche - Google Patents

Description

Die Erfindung betrifft eine synchrone Halbleiterspeicherein­ richtung. Speziell betrifft sie einen Aufbau eines Datenausga­ besteuerabschnittes, der die Aktivierung/Inaktivierung einer Ausgabepufferschaltung steuert, die im Gegenzug Daten synchron mit einem Taktsignal ausgibt.

Ein synchroner dynamischer Direktzugriffsspeicher (im folgenden ein "SDRAM" bezeichnet) kombiniert externe Steuersignale und Adreßsignale sowie Daten synchron mit einem extern angelegten Taktsignal, wie zum Beispiel ein Systemtakt, und gibt auch Da­ ten synchron mit dem Taktsignal aus. Die interne Betriebsart des SDRAMs ist typischerweise durch den Zustand der externen Taktsignale an der steigenden Kante des Taktsignales bestimmt. Eine Kombination von Zuständen von externen Taktsignalen an der ansteigenden Kante bzw. Flanke des Taktsignales wird als "eine Anweisung" bezeichnet. Da der SDRAM die externen Taktsignale synchron mit dem Taktsignal herein nimmt und den Inhalt der An­ weisung bestimmt, ist es nicht notwendig, einen Zeitspielraum für eine Asymmetrie der externen Steuersignale oder ähnlichem zu berücksichtigen und der Start des Zeitablaufs des internen Betriebes kann beschleunigt werden. Weiterhin kann, da ein Wert synchron mit dem Taktsignal eingegeben/ausgegeben wird, die Be­ triebsrate des SDRAMs durch das Taktsignal bestimmt werden und ein SDRAM, der mit hoher Geschwindigkeit arbeitet, kann ver­ wirklicht werden.

Bei einem Datenlesebetrieb werden jedoch typischerweise interne Betriebe benötigt, startend vom Anlegen einer Leseanweisung, internes Auswählen einer Speicherzelle und Ausgeben eines gül­ tigen Wertes. Die Anzahl der Zyklen eines Taktsignales die von dem Anlegen der Leseanweisung bis zu der Ausgabe des gültigen Wertes benötigt wird, wird als ZCAS Warte- Zugriffszeit be­ zeichnet. Die ZCAS Wartezeit kann auf einen geeigneten Wert von 1, 2, 3, 4 oder ähnlichen entsprechend einem externen Signal eingestellt werden.

Weiterhin werden in dem synchronen dynamischen Direktzugriffs­ speicher eine Mehrzahl von Speicherzellen gleichzeitig durch einen Zugriff (d. h. ein Spaltenauswahlbetrieb) ausgewählt und auf die gleichzeitig ausgewählten Speicherzellen wird sequen­ tiell synchron mit dem Taktsignal zugegriffen. Wenn ein Wert gelesen wird, kann ein Wert, der nicht durch eine CPU (zentrale Verarbeitungseinheit), die eine externe Verarbeitungseinheit ist, benötigt wird, in den ausgewählten Speicherzelldaten ent­ halten sein. In diesem Fall wird der Ausgabewert durch Setzen eines Maskenbefehlssignale DQM, welches wiederum extern in ei­ nem aktiven Zustand des H-Pegels angelegt wird, maskiert. Typi­ scherweise wird ein Wert in einem Zyklus in einem Ablauf der Anzahl der Taktzyklen, die als DQM Wartezeit bezeichnet wird, nachdem das Maskenbefehlssignal DQM in den aktiven Zustand des H-Pegels gesetzt ist, maskiert und wird nicht ausgegeben. Typi­ scherweise wird die DQM Wartezeit auf 2 gesetzt.

Fig. 5 zeigt schematisch die gesamte Anordnung eines der Anmel­ derin bekannten SDRAMs. In Fig. 5 enthält der SDRAM ein Spei­ cherzellenfeld 1 mit einer Mehrzahl von Speicherzellen, die in einer Matrix von Reihen und Spalten angeordnet sind, einen Adreßpuffer 2, der Adreßsignalbits A0-An enthält bzw. kombi­ niert, die extern synchron mit einem Taktsignal CLK angelegt sind, und erzeugt ein internes Adreßsignal, eine Leseschaltung 4, die aktiviert ist, wenn ein Lesewert zum Lesen von einem Wert einer durch das Adreßsignal bestimmten Speicherzelle in dem Speicherfeld 1, und eine Ausgabepufferschaltung 6, die die von der Leseschaltung 4 gelesenen Daten sequentiell zu einem Dateneingabe/-ausgabeanschluß DQ ausgibt. In Fig. 5 ist ein Schaltungsabschnitt, der eine Reihe und eine Spalte in dem Speicherfeld 1 auswählt, nicht dargestellt, um die Figur zu vereinfachen.

Der SDRAM enthält weiter eine Steuerpufferschaltung 8, die ex­ tern angelegte Steuersignale enthält, das heißt ein externes Zeilenadressenfreigabesignal (Auslöseimpuls für die Adreßzeile) extZRAS, ein externes Spaltenadreßfreigabesignal (Auslöse­ impuls für die Adreßspalte) extZCAS und ein externes Schreib­ freigabesignal extzWE, und erzeugt interne Steuersignale, einen Anweisungsdekoder 10, der die Zustände der von der Steuerpuf­ ferschaltung 8 angelegten internen Steuersignale bestimmt, um ein Auslösesignal aus zugeben, das einen bestimmten Betriebsmo­ dus aktiviert, eine Feldsteuerschaltung 12, die ein Steuersi­ gnal zum Durchführen eines entsprechenden bestimmten internen Betriebes in dem Speicherfeld 1 entsprechend einem internen Be­ triebsauslösesignal (ein Zeilen- oder Spaltenauswahlbetriebsak­ tivierungssignal), das von dem Spaltendekoder 10 zum Anlegen an das Speicherfeld 1 ausgegeben wird, ausgibt, eine Lesefreigabe­ schaltung 14, die Datenlesefreigabesignale OEMF und OEMFD als Reaktion auf die Aktivierung eines Lesebetriebsauslösesignals R erzeugt, das von dem Anweisungsdekoder 10 angelegt ist, einen DQM-Puffer 16, der ein extern angelegtes Datenmaskenbefehls­ signal extDQM synchron mit dem Taktsignal CLK kombiniert und ein internes Maskenbefehlssignal QM erzeugt, eine Maskenfreiga­ beschaltung 18, die das von dem DQM-Puffer 16 angelegte interne Maskenbefehlssignal QM für eine vorbestimmte Zeitdauer verzö­ gert und ein Maskenfreigabesignal ZQMD erzeugt, und eine Ausga­ besteuerschaltung 20, die ein Ausgabefreigabesignal OEM aus­ gibt, das einen Datenausgabebetrieb (d. h. Aktivierung) der Aus­ gabepufferschaltung 6 entsprechend dem Datenlesefreigabesignal OEMFD von der Lesefreigabeschaltung 14 und dem Maskenfreigabe­ signal ZQMD von der Maskenfreigabeschaltung 18 freigibt.

Die Lesefreigabeschaltung 14 gibt das Datenlesefreigabesignal OEMF aus, das für eine vorbestimmte Zeitdauer (eine Taktzy­ klusperiode, die durch die Signal/Impuls-Länge dargestellt ist) als Reaktion auf die Aktivierung des Lesebetriebsauslösesignals R aktiviert ist. Weiterhin verzögert die Lesefreigabeschaltung 14 das Lesefreigabesignal OEMF um eine vorbestimmte Zeitdauer (eine Zeitdauer, die kürzer ist als die ZCAS Wartezeit um einen Taktzyklus), um das Lesefreigabesignal OEMFD auszugeben. Die Maskenfreigabeschaltung 18 verzögert das Maskenbefehlssignal QM um einen Taktzyklus, um das Maskenfreigabesignal ZQMD auszuge­ ben.

Die Ausgabesteuerschaltung 20 aktiviert das Ausgabefreigabesi­ gnal OEM, wenn das Datenlesefreigabesignal OEMFD in einem akti­ ven Zustand ist und das Maskenfreigabesignal ZQMD in einem in­ aktiven Zustand ist. Wenn das Maskenfreigabesignal ZQMD akti­ viert ist und die Maskierung der Ausgabedaten anweist, deakti­ viert die Ausgabesteuerschaltung 20 das Ausgabefreigabesignal OEM. Nun wird der Datenlesebetrieb des in Fig. 5 gezeigten SDRAM mit Bezug zu dem Zeitablaufdiagramm, das in Fig. 6 ge­ zeigt ist, beschrieben. Fig. 6 zeigt einen Datenlesebetrieb, wenn die Signallänge (die Anzahl der nacheinander gelesenen Da­ ten durch eine Leseanweisung) 8 ist, die ZCAS Wartezeit 3 und die DQM Wartezeit 2 ist.

An einer bestimmten Zeit vor der Zeit T0 wird eine Aktivanwei­ sung angelegt, die den Beginn des Speicherzellenauswahlbetrie­ bes befiehlt, und zu einer Zeit T0, ist eine Speicherzelle in dem ausgewählten Zustand in dem Speicherfeld 1.

Zu der Zeit T0 wird eine Leseanweisung angelegt (externe Steu­ ersignale extZRAS, extZCAS und extZWE werden beim Anstieg des Taktsignals CLK in vorbestimmte Zustände gesetzt), die Lesen von Daten befiehlt, und entsprechend einem von der Steuerpuf­ ferschaltung 8 angelegten internen Steuersignal setzt der An­ weisungsdekoder 10 das Lesebetriebsauslösesignal R in einen ak­ tiven Zustand des H-Pegels für eine vorbestimmte Zeitdauer. Als Antwort auf das Lesebetriebsauslösesignal R aktiviert die Lese­ freigabeschaltung 14 das Datenlesefreigabesignal OEMF. Das Da­ tenlesefreigabesignal OEMF wird für acht Taktzyklen (die Si­ gnallänge) folgend auf dem Taktzyklus, bei dem die Leseanwei­ sung angelegt wird, aktiviert gehalten. Weiterhin verzögert die Lesefreigabeschaltung 14 das Datenlesefreigabesignal OEMF um zwei Taktzyklen, um das Lesefreigabesignal OEMFD zu aktivieren. Somit wird das Datenlesefreigabesignal OEMFD für acht Taktzy­ klen nach einem Ablauf von zwei Taktzyklen entsprechend der zum Zeitpunkt T0 angelegten Leseanweisung (d. h. von dem Zyklus be­ ginnend zu Zeit T2) aktiv gehalten. Als Antwort zu der Aktivie­ rung des Datenlesefreigabesignals OEMF wird die Leseschaltung 4 aktiviert und ein Wert der in dem Speicherfeld 1 ausgewählten Speicherzellen wird ausgelesen. Weiterhin bezeichnet die Le­ seanweisung den Spaltenauswahlbetrieb und wählt auch Speicher­ zellen von den Speicherzellen aus, die wiederum in dem Spei­ cherfeld 1 entsprechend dem Aktivierungsbefehl ausgewählt wur­ den.

In einem Taktzyklus startend zur Zeit T2 wird das Datenlese­ freigabesignal OEMFD aktiviert. Zu dieser Zeit ist das Masken­ freigabesignal ZQMD immer noch in einem inaktiven Zustand des H-Pegels und die Ausgabesteuerschaltung 20 aktiviert das Daten­ ausgabefreigabesignal OEM. Somit wird die Ausgabepufferschal­ tung 6 freigegeben und gibt von der Leseschaltung 4 angelegte Daten synchron mit dem Taktsignal aus.

An der steigenden Flanke des Taktsignals CLK zur Zeit T3 wird das externe Maskenbefehlssignal extDQM in einen aktiven Zustand des H-Pegels gesetzt. Als Antwort auf das aktivierte Maskenbe­ fehlssignal extDQM wird das Maskenbefehlssignal QM, das für ei­ ne vorbestimmte Zeitperiode auf den H-Pegel gesetzt ist, von dem DQM-Puffer 16 ausgegeben. Das Maskenbefehlssignal QM wird durch die Maskenfreigabeschaltung 18 um zwei Taktzyklen verzö­ gert. Somit ist das Maskenfreigabesignal ZQMD zur Zeit T4 noch im H-Pegel eines inaktiven Zustandes und in diesem Zyklus ist das Ausgabefreigabesignal OEM in einem aktiven Zustand und die Ausgabepufferschaltung 6 gibt einen Wert aus.

Zur Zeit T5 ist das Maskenfreigabesignal ZQMD von der Masken­ freigabeschaltung 18 in einen aktiven Zustand des L-Pegels ge­ setzt und folglich deaktiviert die Ausgabesteuerschaltung 20 das Ausgabefreigabesignal OEM. Folglich ist die Ausgabepuffer­ schaltung 6 deaktiviert und der Datenausgabebetrieb wird ge­ stoppt. Somit wird ein Wert in einem Zyklus startend zur Zeit T5 nicht ausgegeben.

Da das externe Maskenbefehlssignal extDQM für nur eine Taktzy­ klusdauer aktiviert ist, ist das Maskenfreigabesignal ZQMD wie­ der in einem Taktzyklus startend zur Zeit T6 deaktiviert und folglich ist das Datenausgabefreigabesignal OEM aktiviert. So­ mit gibt die Ausgabepufferschaltung 6 von der Leseschaltung 4 angelegte Daten zu dem Datenausgabeanschluß DQ aus.

In dem Taktzyklus startend zur Zeit T8 ist das Lesefreigabesi­ gnal OEMF in den L-Pegel eines inaktiven Zustandes (das Daten­ lesefreigabesignal OEMF ist entsprechend einem Resetsignal RESET zurückgesetzt, das von einem später beschriebenen Si­ gnallängenzähler ausgegeben ist) gesetzt und die Leseschaltung 4 ist somit deaktiviert. Es gibt eine Verzögerung in der Daten­ übertragung von der Leseschaltung 4 zu der Ausgabepufferschal­ tung 6. Da das Datenlesefreigabesignal QEMFD in einem aktiven Zustand ist, wird das Ausgabefreigabesignal OEM von der Ausga­ besteuerschaltung 20 in einem aktiven Zustand gehalten und die Ausgabepufferschaltung 6 gibt sequentiell von der Leseschaltung 4 angelegte Daten synchron mit dem Taktsignal CLK aus. In einem Taktzyklus startend zur Zeit T10 ist das Lesefreigabesignal QEMFD deaktiviert, folglich ist das Ausgabefreigabesignal OEM deaktiviert und die Ausgabepufferschaltung 6 ist deaktiviert und ist in einen Ausgabezustand hoher Impedanz gesetzt.

Wie oben beschrieben können Daten sequentiell synchron mit dem Taktsignal CLK ausgegeben werden und können Daten mit hoher Ge­ schwindigkeit ausgelesen werden.

Weiterhin kann durch Verwendung des Maskenbefehlsignals extDQM die Ausgabe von unnötigen Daten verhindert werden.

Die Anzahl der Taktzyklen zwischen dem Zeitpunkt T0, bei dem eine Leseanweisung ausgegeben wird, und dem Zeitpunkt T3, bei dem zum ersten Mal ein gültiger Wert an den Dateneingabe/- ausgabeanschluß DQ ausgegeben wird, wird als ZCAS Zugriffszeit bezeichnet, und ein Intervall von dem Zeitpunkt T3, zu dem das externe Maskenbefehlssignal extDQM aktiviert wird, bis zu dem Zeitpunkt T5, bei dem ein Ausgabewert maskiert wird, wird als DQM Zugriffszeit bezeichnet.

Fig. 7 zeigt schematisch die Anordnung der Lesefreigabeschal­ tung 14, der Maskenfreigabeschaltung 18 und der Ausgabesteuer­ schaltung 20, die in Fig. 5 gezeigt sind. In Fig. 7 enthält die Lesefreigabeschaltung 14 eine OEMF Erzeugungsschaltung 14a, die auf das Lesebetriebsauslösesignal R zum Erzeugen des Lesefrei­ gabesignals OEMF reagiert, das für eine vorbestimmte Zeitdauer aktiviert ist, und eine (N - 1)-Taktverschiebeschaltung 14b, die das von der OEMF Erzeugungsschaltung 14a angelegte Lese­ freigabesignal OEMF um (N - 1) Taktzyklen verzögert, wobei N die ZCAS Zugriffszeit darstellt.

Die Maskenfreigabeschaltung 18 enthält einen Inverter 18a, der das Maskenbefehlsignal QM empfängt, und eine Eintaktverschiebe­ schaltung 18b, die ein Ausgabesignal des Inverters 18a um einen Taktzyklus verzögert.

Die Ausgabesteuerschaltung 20 enthält eine AND-Schaltung 20a mit zwei Eingängen, die ein verzögertes Lesefreigabesignal OEMFD von der (N - 1)-Taktverschiebeschaltung 14b und ein Mas­ kenfreigabesignal ZQMD von der Eintaktverschiebeschaltung 18b empfängt und gibt ein Ausgabefreigabesignal OEM aus.

Die (N - 1)-Taktverschiebeschaltung 14b und die Eintaktver­ schiebeschaltung 18b verzögern Eingangssignale wie benötigt durch Verschieben der an ihre Eingangsabschnitte angelegten Si­ gnale synchron mit dem Taktsignal CLK.

Wie in Fig. 7 gezeigt ist, sind die Lesefreigabeschaltung 14 und die Maskenfreigabeschaltung 18 jeweils einzeln mit den Ver­ schiebeschaltungen 14b und 18b vorgesehen. Daher ist das Anord­ nungsgebiet des Datenausgabebetriebssteuerabschnittes uner­ wünscht erhöht.

Fig. 8 zeigt eine Zeitablaufbeziehung zwischen dem Datenausga­ befreigabesignal OEM und dem Taktsignal CLK. Wenn das Ausgabe­ freigabesignal OEM als Reaktion der Aktivierung des Lesefreiga­ besignals OEMFD ansteigt, wird der Anstieg des Ausgabefreigabe­ signals OEM durch die Reaktion bzw. Antwort der (N - 1)-Takt­ verschiebeschaltung 14b, die in der Lesefreigabeschaltung 14 enthalten ist, auf das Taktsignal CLK bestimmt, und das Ausga­ befreigabesignal QEM wird in einen aktiven Zustand des H-Pegels nach Ablauf der Zeitdauer ta0 aufgrund eines Anstiegs des Takt­ signals CLK gesetzt. Weiterhin wird, wenn das Ausgabefreigabe­ signal QEM als Reaktion auf die Deaktivierung des Lesefreigabe­ signals OEMFD deaktiviert wird, das Ausgabefreigabesignal OEM nach einem Ablauf der Zeitdauer tb0 aufgrund eines Anstiegs des Taktsignals CLK in einen inaktiven Zustand des L-Pegels ge­ setzt, ähnlich der Betriebscharakteristik der (N - 1)-Takt­ verschiebeschaltung 14b der Lesefreigabeschaltung 14.

Andererseits wird, wenn das Ausgabefreigabesignal OEM entspre­ chend dem Maskenbefehlssignal QM geändert wird, das Ausgabe­ freigabesignal OEM durch die Maskenfreigabeschaltung 18 akti­ viert/deaktivert. Das heißt, wenn das Maskenfreigabesignal ZQMD in den L-Pegel gesetzt wird, wird das Ausgabefreigabesignal QEM in den L-Pegel eines inaktiven Zustands gesetzt. Wenn das Mas­ kenfreigabesignal ZQMD in einen inaktiven Zustand des H-Pegels gesetzt wird, kehrt das Ausgabefreigabesignal QEM in einen ak­ tiven Zustand des R-Pegels zurück. Wenn entsprechend der Be­ triebseigenschaft der Eintaktverschiebeschaltung 18b maskiert wird, wird das Ausgabefreigabesignal OEM nach Ablauf der Zeit­ dauer tb1 aufgrund eines Anstiegs des Taktsignals CLK deakti­ viert. Weiterhin wird während einer Maskierung das Ausgabefrei­ gabesignal OEM in einen aktiven Zustand des H-Pegels nach Ab­ lauf der Zeitdauer ta1 aufgrund eines Anstiegs des Taktsignales CLK zu dem H-Pegel gesetzt.

In Fig. 8 ist gezeigt, daß die Antwort des Ausgabefreigabesi­ gnal OEM auf das Maskenfreigabesignal ZQMD langsamer ist als die des Ausgabefreigabesignals OEM auf das Lesefreigabesignal OEMFD, was nur veranschaulichend ist. Somit ist, wenn die Ant­ worten der Taktverschiebeschaltungen 14b und 18b auf das Takt­ signal voneinander verschieden sind, der Zeitablauf der Akti­ vierung/Deaktivierung des Ausgabefreigabesignals OEM verschie­ den in Bezug zu einem Änderungspunkt des Taktsignals CLK, wobei eine solche Änderung des Zeitablaufs des Bestimmens des Ausga­ befreigabesignals OEM berücksichtigt werden sollte beim Ausge­ ben von Daten, was bedeutet, daß die Daten nicht mit hoher Ge­ schwindigkeit ausgegeben werden können. Sogar wenn die Taktver­ schiebeschaltungen 14b und 18b die gleiche Antwort in bezug auf das Taktsignal CLK aufweisen, sind, wenn der Abstand zwischen der Ausgabesteuerschaltung 30 und der Lesefreigabeschaltung 14 verschieden ist von dem zwischen der Ausgabesteuerschaltung 20 und der Maskenfreigabeschaltung 18, die Verbindungsleitungslän­ gen verschieden und folglich sind die Laufzeitverzögerungen der Signale OEMFD und ZQMD verschieden voneinander und der Zeitab­ lauf der Änderung des Ausgabefreigabesignals QEM ist ebenso verschieden in bezug zu einem Änderungspunkt des Taktsignals CLK.

Somit können, da Freigeben (Aktivierung)/Sperren (Deaktivieren) der Ausgabepufferschaltung verschieden ist in Bezug zu dem Taktsignal CLK, gültige Daten teilweise maskiert werden oder zu maskierende Daten können nicht komplett maskiert werden, so daß eine richtige Datenausgabe nicht erreicht werden kann.

Es ist Aufgabe der vorliegenden Erfindung einen synchronen dyna­ mischen Direktzugriffsspeicher zur Verfügung zu stellen, der in der Lage ist, ein Ausgabefreigabesignal mit dem gleichen Timing in Bezug zu einem Taktsignal zu aktivieren/deaktiviren, wenn ein Maskenfreigabesignal und ein Lesefreigabesignal aktiviert sind.

Ein synchroner dynamischer Direktzugriffsspeicher entsprechend der vorliegenden Erfindung enthält:
eine Ausgabepufferschaltungsanordnung, die mit einem Datenaus­ gabeanschluß verbunden ist, zum Ausgeben der Daten zu dem Daten­ ausgabeanschluß, wenn aktiviert;
eine Datenlesefreigabesignalerzeugungsschaltungsanordnung, die auf ein extern angelegtes Datenlesebefehlsignal reagiert, zum Erzeugen eines Datenlesefreigabesignals, das ein Datenlesen be­ fiehlt;
eine Maskensignalerzeugungsschaltungsanordnung, die auf eine Aktivierung eines extern angelegten Lesedatenmaskenbefehls­ signals reagiert, zum Ausgeben eines Ausgabemaskenbefehlsignals zum Aktivieren der Ausgabepufferschaltungsanordnung und
eine Ausgabesteuerschaltungsanordnung zum Empfangen des Daten­ lesefreigabesignals und des Ausgabemaskenbefehlssignals und zum Aktivieren der Ausgabepufferschaltungsanordnung synchron mit dem Taktsignal, wenn das Datenlesefreigabesignal und das Ausga­ bemaskenbefehlssignal beide Datenausgabe befehlen.

Durch Vorsehen eines gemeinsamen Ausgabesteuerschaltungsab­ schnittes, der als Reaktion auf das Taktsignal mit Bezug zu dem Maskenbefehlsignal und dem Datenlesefreigabesignal arbeitet, und durch Steuern der Freigabe/Sperrens der Ausgabepufferschal­ tungsanordnung durch den gemeinsamen Ausgabesteuerschaltungsab­ schnitt, werden der Zeitablauf bzw. das Timing des Freigebens/ Sperrens des Ausgabefreigabesignals entsprechend dem Masken­ freigabesignal und der des Freigebens/Sperrens des Ausgabefrei­ gabesignals entsprechend dem Datenlesefreigabesignal miteinan­ der gleich gemacht in Bezug zu dem Taktsignal und der Spielraum für den Zeitablauf des Freigebens/Sperrens der Ausgabepuffer­ schaltungsanordnung muß nicht in Betracht gezogen werden, wo­ durch stabile Datenausgabe mit hoher Geschwindigkeit erreicht werden kann und es, wenn maskiert, sichergestellt ist, daß die Daten so maskiert werden wie gefordert.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 eine Anordnung des Hauptabschnittes ei­ nes synchronen dynamischen Direktzu­ griffsspeichers entsprechend einer Aus­ führungsform;

Fig. 2 ein Zeitablaufdiagramm, das den Betrieb der in Fig. 1 gezeigten Schaltung zeigt, bei der die ZCAS Zugriffszeit drei ist;

Fig. 3 ein Zeitablaufdiagramm, das den Betrieb der in Fig. 1 gezeigten Schaltungen zeigt, wobei die ZCAS Zugriffszeit 1 ist;

Fig. 4 ein Beispiel einer Anordnung von einer Stufe der in Fig. 1 gezeigten Taktver­ schiebeschaltung;

Fig. 5 schematisch die gesamte Anordnung eines der Anmelderin bekannten synchronen dy­ namischen Direktzugriffsspeichers;

Fig. 6 ein Zeitablaufdiagramm, das den Betrieb des in Fig. 5 gezeigten synchronen dy­ namischen Direktzugriffsspeichers zeigt;

Fig. 7 schematisch einen Aufbau eines Datenaus­ gabesteuerabschnittes eines der Anmelde­ rin bekannten synchronen dynamischen Di­ rektzugriffsspeichers und

Fig. 8 die Nachteile der in Fig. 7 gezeigten Anordnung.

Fig. 1 zeigt eine Anordnung eines Datenausgabesteuerabschnittes eines SDRAM entsprechen einer Ausführungsform. In Fig. 1 ent­ hält der SDRAM eine Steuerpufferschaltung 8, die extern ange­ legte Steuersignale extZRAS, extCAS und extZWE synchron mit ei­ nem Taktsignal CLK zum Erzeugen interner Steuersignale kombi­ niert, und einen Anweisungsdekoder 10, der die von der Steuer­ pufferschaltung 8 angelegten internen Steuersignale derart de­ kodiert, daß ein Signal ausgegeben wird, das dekodierte Ergeb­ nis anzeigt. In Fig. 1 ist nur ein Leseanweisungsdekoder 10a, der eine Leseanweisung dekodiert, die einen Datenlesebetrieb befielt, in dem Anweisungsdekoder 10 gezeigt. Wenn die von der Steuerpufferschaltung 8 angelegten internen Steuersignale syn­ chron mit dem Taktsignal CLK in einer Kombination von vorbe­ stimmten Zuständen sind, aktiviert der Leseanweisungsdekoder 10a ein Datenlesebetriebsauslösesignal R für eine vorbestimmte Zeitdauer. Die Leseanweisung wird durch Setzen der externen Steuersignale extZRAS und extZWE auf H-Pegel und des externen Steuersignals extCAS auf L-Pegel bei einem Anstieg des Taktsi­ gnals CLK angelegt.

Der SDRAM enthält auch eine DQM Pufferschaltung 16, die ein ex­ tern angelegtes Maskenbefehlssignal extDQM synchron mit dem Taktsignal CLK derart kombiniert, daß ein internes Datenmasken­ befehlssignal QM erzeugt wird. Die DQM Pufferschaltung 16 ent­ hält eine NAND-Schaltung 16a, die das Taktsignal CLK und ein externes Maskenbefehlssignal extDQM empfängt, und einen Pulsge­ nerator 16b, der ein einzelnes Pulssignal als Reaktion auf das Fallen eines Ausgabesignals der NAND-Schaltung 16a zum Aktivie­ ren des internen Maskenbefehlssignals QM erzeugt. In der Steu­ erpufferschaltung 8 ist eine Anordnung vorgesehen, die ähnlich zu der der DQM-Pufferschaltung 16 ist, entsprechend zu jedem externen Steuersignal.

Der SDRAM enthält auch eine Lesefreigabesignalerzeugungsschal­ tung 24, die ein Lesefreigabesignal QEMF erzeugt, das für eine vorbestimmte Zeitdauer aktiviert ist, als Reaktion auf das Lesebetriebsauslösesignal R von dem Leseanweisungsdekoder 10a, und eine Ausgabesteuerschaltung 30, die das interne Maskenbe­ fehlssignal QM von der DQM-Pufferschaltung 16 empfängt, und ei­ ne Lesefreigabesignal OEMF zum Erzeugen eines Datenausgabefrei­ gabesignals QEM zum Anlegen an die Ausgabepufferschaltung 6. Wenn aktiviert, gibt die Ausgabepufferschaltung 6 von einer Le­ seschaltung 4, die als Reaktion auf das Lesefreigabesignal OEMF aktiviert wird und nacheinander intern ausgelesene Daten ID synchron mit dem Taktsignal CLK ausgibt, angelegte Daten zu ei­ nem Datenausgabeanschluß DQ aus.

Die Lesefreigabesignalerzeugungsschaltung 24 enthält einen Im­ pulslängenzähler 24a, der als Reaktion auf das Lesebetriebsaus­ lösesignal R gestartet wird, um die Taktzyklusperioden einer Signallänge zu zählen, ein Flipflop 24b, das als Reaktion auf die Aktivierung des Lesebetriebsauslösesignals R gesetzt wird, um das Lesefreigabesignal OEMF zu aktivieren, und das als Reak­ tion auf ein Vorwärtszähl- bzw. Hochzählsignal von dem Si­ gnallängenzähler 24a zurückgesetzt wird, um das Lesefreigabesi­ gnal QEMF zu deaktivieren, und eine Auswahlschaltung 24c, die als Reaktion auf ein Auswahlsignal SEL ein Stromversorgungspo­ tential Vdd oder ein Lesefreigabesignal OEMF auswählt. Der Im­ pulslängenzähler 24a ist beispielsweise durch eine Schiebe­ schaltung gebildet und gibt das Zähl- bzw. Hochzählsignal durch Verschieben des Lesebetriebsauslösesignals R um die Taktzy­ klusperioden der Impulslänge aus. Die durch den Impulslängen­ zähler 24a gezählte Impulslänge ist durch in einem Register, das nicht in der Figur gezeigt ist, gespeicherten Impulslängen­ wert bestimmt.

Das Flipflop 24b enthält einen Inverter 25b, der das Lesebe­ triebsauslösesignal R empfängt, einen Inverter 25a, der ein Zählsignal des Impulslängenzählers 24a empfängt, und eine NAND- Schaltung 26a, die an ihrem einen Eingang ein Ausgabesignal des Inverters 25a empfängt, und eine NAND-Schaltung 26b, die an ih­ rem einen Eingang ein Ausgabesignal des Inverters 25a empfängt. Das Lesefreigabesignal OEMF wird von der NAND-Schaltung 26b ausgegeben. Ein Ausgabesignal der NAND-Schaltung 26a wird an den anderen Eingang der NAND-Schaltung 26b angelegt. Genauso wird das von der NAND-Schaltung 26b ausgegebene Lesefreigabesi­ gnal OEMF an den anderen Eingang der NAND-Schaltung 26a ange­ legt.

Der Pegel des an die Auswahlschaltung 24c angelegten Auswahlsi­ gnales SEL wird entsprechend zu dem in einem Register, das nicht in der Figur gezeigt ist, gespeicherten ZCAS-Zugriffs­ wertes eingestellt. Die Auswahlschaltung 24c wählt das Lese­ freigabesignal OEMF aus, wenn das Auswahlsignal SEL anzeigt, daß die ZCAS-Zugriffszeit eins ist, sonst wählt sie das Strom­ versorgungspotential Vdd aus. Das Stromversorgungspotential Vdd wird als normalerweise aktiviertes Signal verwendet.

Die Ausgabesteuerschaltung 30 enthält eine (N - 2)-Taktver­ schiebeschaltung 30a, die das Lesefreigabesignal OEMF um (N - 2)-Taktzyklusperioden verzögert, eine Auswahlschaltung 30b, die entsprechend dem Auswahlsignal SEL ein Ausgabesignal von der (N - 2)-Taktverschiebeschaltung 30a oder das Stromver­ sorgungspotential Vdd auswählt, einen Inverter 30c, der ein Ausgabesignal der Ausgabeschaltung 30b invertiert, eine NOR- Schaltung 30d, die ein Ausgabesignal des Inverters 30c und das interne Maskenbefehlssignal QM empfängt, eine Eintaktverschie­ beschaltung 30e, die ein Ausgabesignal der NOR-Schaltung 30d um eine Taktzyklusperiode verzögert, und eine AND-Schaltung 30f, die eine UND-Verknüpfung bzw. ein logisches Produkt eines Aus­ gabesignals OEMQM der Eintaktverschiebeschaltung 30e und eines Ausgabesignals der Auswahlschaltung 24c durchführt. Das Daten­ ausgabefreigabesignal OEM wird von der AND-Schaltung 30f ausge­ geben.

Die (N - 2)-Taktverschiebeschaltung 30a verzögert das Lesefrei­ gabesignal OEMF um (N - 2) Taktzyklusperioden, das heißt eine Periode, die um zwei Taktzyklen kürzer als die ZCAS Zugriffs­ zeit ist, und gibt das verzögerte Lesefreigabesignal OEMF aus. Die Auswahlschaltung 30b wählt das Stromversorgungspotential Vdd aus, wenn die ZCAS Zugriffszeit ein ist, sonst wählt sie das verzögerte Lesefreigabesignal von der (N - 2)-Taktver­ schiebeschaltung 30a aus. Der Betrieb des in Fig. 1 gezeigten Datenausgabesteuerabschnittes wird nun mit Bezug zu den in Fig. 2 und 3 gezeigten Ablaufdiagrammen beschrieben.

Mit Bezug zuerst zu Fig. 2 wird der Betrieb beschrieben, wenn die ZCAS Zugriffszeit drei ist. Wenn die ZCAS Zugriffszeit 3 ist, wählt die Auswahlschaltung 24c das Stromversorgungspoten­ tial Vdd aus. Folglich legt die Lesefreigabesignalerzeugungs­ schaltung 24 an die AND-Schaltung 30f ein Signal an, das norma­ lerweise im H-Pegel ist. Weiterhin wird die Auswahlschaltung 30b in einen solchen Zustand gesetzt, daß sie ein Ausgabesignal der (N - 2)-Taktverschiebeschaltung 30a auswählt, das ist ein verzögertes Lesefreigabesignal OEMF. Somit ist der Zustand des Datenausgabefreigabesignals OEM von der AND-Schaltung 30f ent­ sprechend einem Ausgabesignal der Eintaktverschiebeschaltung 30e bestimmt, das ist ein verzögertes Lesefreigabesignal OEMF und ein internes Maskenbefehlssignal QM.

Zuerst wird beispielsweise zur Zeit T0 vor der Zeit T1 eine Startanweisung, die in der Figur nicht gezeigt ist, angelegt, der SDRAM wird aktiviert und der Speicherzellenauswahlbetrieb wird intern durchgeführt.

Zur Zeit T1 wird eine Leseanweisung angelegt und das Lesebe­ triebsauslösesignal R von dem Leseanweisungsdekoder 10a wird in einen aktiven Zustand des H-Pegels für eine vorbestimmte Zeit­ dauer gesetzt. Entsprechend der Aktivierung des Lesebetrieb­ sauslösesignals R wird das Flipflop 24b gesetzt und das Lese­ freigabesignal OEMF wird in einen aktiven Zustand gesetzt. Wei­ terhin wird der Impulslängenzähler 24a als Reaktion auf die Ak­ tivierung des Lesebetriebsauslösesignals R gestartet und be­ ginnt den Zählbetrieb.

Die (N - 2)-Taktverschiebeschaltung 30a verzögert ein angeleg­ tes Lesefreigabesignal OEMF um einen Taktzyklus (diese Verzöge­ rung wird durch einen Schiebebetrieb ausgeführt) und zur Zeit T2 steigt ein Potential eines Ausgabeknotens A der Schaltung 30a zu dem H-Pegel an. Die ZCAS Zugriffszeit ist drei und die (N - 2)-Taktverschiebeschaltung 30a führt einen Verschiebebe­ trieb um einen Taktzyklus so durch, daß eine Verzögerung um ei­ nen Taktzyklus zur Verfügung gestellt wird. Die Auswahlschal­ tung 30b wählt das Ausgabesignal der (N - 2)-Taktverschiebe­ schaltung 30a aus. Weiterhin ist das externe Maskenbefehls­ signal extDQM im L-Pegel und das interne Maskenbefehlssignal QM ist im L-Pegel. Folglich steigt als Reaktion auf den Anstieg des Potentials des Knotens A ein Potential eines Ausgabeknotens B der NOR-Schaltung 30 zu dem H-Pegel an.

Da die Eintaktverschiebeschaltung 30e ein Ausgabesignal der NOR-Schaltung 30d um einen Taktzyklus verzögert und das verzö­ gerte Ausgabesignal ausgibt, wird das Ausgabesignal QEMQM in einen H-Pegel in einem Taktzyklus, der zur Zeit T3 beginnt, ge­ setzt. Als Antwort auf den Anstieg des Signals OEMQM zu dem H- Pegel wird das von der AND-Schaltung 30f aus gegebene Freigabe­ signal OEM in einen aktiven Zustand des H-Pegels gesetzt. Somit ist die Ausgabepufferschaltung 6 aktiviert und gibt die von der Leseschaltung 4 angelegten Daten aus.

In einem Taktzyklus, der zur Zeit T4 startet, wird das externe Maskenbefehlssignal extDQM in den H-Pegel gesetzt. Synchron mit einem Anstieg des Taktsignals CLK fällt ein Ausgabesignal der NAND-Schaltung 16 in den L-Pegel und das vom Pulsgenerator 16b ausgegebene interne Maskenbefehlssignal QM wird in einen akti­ ven Zustand des H-Pegels für eine vorbestimmte Zeitdauer ge­ setzt und gehalten. Als Antwort auf die Aktivierung des inter­ nen Maskenbefehlssignals QM fällt ein Potential des Ausgabekno­ tens B der NOR-Schaltung 30d zu dem L-Pegel und der Potential­ pegel des Knotens B wird in der Eintaktverschiebeschaltung 30e aufgenommen.

In einem Taktzyklus, der zur Zeit T5 beginnt, verschiebt die Eintaktverschiebeschaltung 30e das aufgenommene L-Pegelsignal und setzt ihr Ausgabesignal OEMQM auf den L-Pegel. Das Signal OEMQM wird für eine Taktzyklusperiode durch die Verschiebe­ schaltung 30e, die den Verschiebebetrieb synchron mit dem Takt­ signal durchführt, in den L-Pegel gesetzt. Als Reaktion auf das Fallen des Signals OEMQM in den L-Pegel wird das von der AND- Schaltung 30f ausgegebene Datenausgabefreigabesignal OEM in ei­ nen aktiven Zustand des L-Pegels gesetzt und die Ausgabepuffer­ schaltung 6 wird gesperrt (d. h. in einen Zustand mit hoher Aus­ gangsimpedanz gesetzt). Somit wird der zur Zeit T6 auszugebende Wert, der auf den zur Zeit T5 ausgegebenen Wert DQ (1) folgt, nicht ausgegeben.

Das externe Maskenbefehlssignal extDQM wird nur zur Zeit T4 in den H-Pegel gesetzt und das Potential des Ausgabeknotens B der NOR-Schaltung 30d kehrt in einem Taktzyklus, der zur Zeit T5 startet, in den H-Pegel zurück. Somit kehrt in einem Taktzy­ klus, der zur Zeit T6 startet, ein Ausgabesignal der Eintakt­ verschiebeschaltung 30e in den H-Pegel zurück und das von der AND-Schaltung 30f ausgegebene Datenausgabefreigabesignal OEM wird folglich in einen aktiven Zustand des H-Pegels gesetzt. Somit wird in einem Taktzyklus, der zur Zeit T7 startet, die Ausgabepufferschaltung 6 wieder freigegeben und von der Lese­ schaltung 4 angelegte Daten werden nacheinander ausgegeben. Zu den Zeiten T7, T8 und T9 werden die Werte DQ(3), DQ(4) und DQ(5) ausgegeben.

Da die Impulslänge auf acht eingestellt ist, wird in einem Taktzyklus, der zur Zeit T9 beginnt, ein Zählsignal RESET von dem Impulslängenzähler 24a in den H-Pegel gesetzt, wird das Flipflop 24b zurückgesetzt, wird das Lesefreigabesignal OEMF in einen inaktiven Zustand des L-Pegels gesetzt und wird die Lese­ schaltung 4 deaktiviert. Nach einer Verzögerung um einen Takt­ zyklus fällt in einem Taktzyklus, der zur Zeit T10 beginnt, das Potential des Ausgabeknoten A der (N - 2)-Taktverschiebeschal­ tung 30a in den L-Pegel. Als Antwort auf das Fallen des Poten­ tials des Knotens A fällt das Potential des Ausgabeknotens B der NOR-Schaltung 30d in den L-Pegel.

Das Fallen des Potentials des Knotens B wird um einen Taktzy­ klus verzögert und durch die Eintaktverschiebeschaltung 30e übertragen, und in einem Taktzyklus, der zur Zeit T11 beginnt, wird das Signal OEMQM in einen inaktiven Zustand des L-Pegels gesetzt. Als Antwort wird das von der AND-Schaltung 30f ausge­ gebene Datenausgabefreigabesignal OEM in einen inaktiven Zu­ stand des L-Pegels gesetzt und die Ausgabepufferschaltung 6 wird in einen gesperrten Zustand gesetzt (ein Zustand mit hoher Ausgangsimpedanz). Somit endet eine Reihe von Datenausgabeope­ rationen.

Die Anzahl der durch die (N - 2)-Taktverschiebeschaltung 30a und durch die Eintaktverschiebeschaltung 30e vorgesehenen Takt­ verschiebungen (Verzögerung) ist (N - 1) Taktzyklen und die Kombination der Schaltungen 30a und 30b ist äquivalent zu einer Taktverschiebeschaltung, die das Signal OEMFD in einer der An­ melderin bekannten Anordnung ausgibt. Weiterhin verzögert die Eintaktverschiebeschaltung 30e das Maskenbefehlssignal QM um einen Taktzyklus und ist äquivalent zu einer Taktverschiebe­ schaltung, die zur Verwirklichung einer der Anmelderin bekann­ ten DQM Warte- bzw. Zugriffszeit verwendet wird.

Gleichgültig ob das Freigeben/Sperren des Datenausgabefreigabe­ signals OEM durch das Signal QEMF oder durch das Signal QM ge­ steuert wird, wird der Ablauf des Freigebens/Sperrens des Da­ tenausgabefreigabesignal OEM in Bezug zu dem Taktsignal CLK gleich gebildet, da das Freigeben/Sperren des Datenausgabefrei­ gabesignals OEM durch die Eintaktverschiebeschaltung 30e be­ stimmt ist, die synchron mit dem gleichen Taktsignal arbeitet, und es nicht notwendig, die Zeitablaufabweichung des Datenaus­ gabefreigabesignals OEM, wenn ein Wert maskiert und wenn ein Wert ausgegeben wird, zu berücksichtigen, und eine schnelle und genaue Datenausgabe kann erreicht werden.

Fig. 3 ist ein Zeitablaufdiagramm, das den Datenlesebetrieb zeigt, wenn die ZCAS Zugriffszeit eins ist. Wenn die ZCAS Zu­ griffszeit eins ist, ist die Auswahlschaltung 24c so einge­ stellt, daß sie das Lesefreigabesignal QEMF auswählt, und die Auswahlschaltung 30b ist so eingestellt, daß sie das Stromver­ sorgungspotential Vdd auswählt. Bei dieser Bedingung ist ein Ausgabesignal der Ausgabeschaltung 30b normalerweise im H-Pegel und die NOR-Schaltung 30b ist normalerweise derart freigegeben, daß sie als Inverter arbeitet. In diesem Beispiel ist die Im­ pulslänge acht.

Vor der Zeit T1 wird eine Startanweisung angelegt und eine Speicherzelle wird intern ausgewählt.

Zur Zeit T1 setzt der Leseanweisungsdekoder 10a, wenn eine Le­ seanweisung angelegt ist, das Lesebetriebsauslösesignal R in einen aktiven Zustand des H-Pegels entsprechend den internen Steuersignalen von der Steuerpufferschaltung 8. Als Reaktion auf die Aktivierung des Lesebetriebsauslösesignals R wird das Flipflop 24b gesetzt und das Lesefreigabesignal OEMF wird in einen aktiven Zustand des H-Pegels gesetzt. Das Lesefreigabesi­ gnal QEMF wird durch die Auswahlschaltung 24c ausgewählt und an die AND-Schaltung 30f angelegt. Auch als Reaktion auf die Akti­ vierung des Lesebetriebsauslösesignals R wird der Impulslängen­ zähler 24a gestartet, um den Zählbetrieb durchzuführen.

Das externe Maskenbefehlssignal extDQM ist noch in dem L-Pegel und das interne Maskenbefehlssignal QM ist in dem L-Pegel. Da die NOR-Schaltung 30d als Inverter arbeitet und das von der Eintaktverschiebeschaltung 30e aus gegebene Signal OEMQM im H- Pegel ist (das Potential des Knotens B ist im H-Pegel), wird das von der AND-Schaltung 30f aus gegebene Datenausgabefreigabe­ signal OEM in einen aktiven Zustand des H-Pegels als Antwort auf den Anstieg des Lesefreigabesignals OEMF gesetzt und die Ausgabepufferschaltung wird aktiviert. Ein von der Leseschal­ tung 4, die als Reaktion auf das Lesefreigabesignal OEMF akti­ viert ist, angelegter Wert wird zu dem Datenausgabeanschluß DQ über die Ausgabepufferschaltung 6 übertragen. Somit wird der Wert DQ(0) zur Zeit T2 nach einem Ablauf eines Taktzyklus von der Zeit T1, zu der die Leseanweisung angelegt wird, ausgege­ ben.

Zu der Zeiten T2 und T3 werden die Werte DQ(0) und DQ(1) nach­ einander synchron mit dem Taktsignal CLK ausgegeben. Zur Zeit T4 wird das externe Maskenbefehlssignal extDQM in den H-Pegel gesetzt und folglich wird das interne Maskenbefehlssignal QM von der DQM-Pufferschaltung 16 in einen aktiven zustand des H- Pegels gesetzt. Als Reaktion wird das Potential des Ausgabekno­ tens B der NOR-Schaltung 30d in den L-Pegel gesetzt. Das Fallen des Potentials des Knotens B wird um einen Taktzyklus durch die Eintaktverschiebeschaltung 30e verzögert. Somit wird, nachdem die Werte DQ(2) und DQ(3) zu den Zeiten T4 und T5 ausgegeben werden, das Ausgabesignal OEMQM der Eintaktverschiebeschaltung 30e während einer Taktzyklusperiode in einem Taktzyklus, der zur Zeit T5 beginnt, in den L-Pegel gesetzt. Als Reaktion auf das Fallen des Signals OEMQM in den L-Pegel wird das Datenaus­ gabefreigabesignal OEM von der AND-Schaltung 30f in den L-Pegel gesetzt und die Ausgabepufferschaltung 6 wird gesperrt. Somit wird der zur Zeit T6 auszugebende Wert DQ(4) nicht ausgegeben.

In einem Taktzyklus, der zur Zeit T6 beginnt, wird der H-Pegel des Potentials des Knotens B über die Eintaktverschiebeschal­ tung 30e übertragen, wird das Signal OEMQM in einen aktiven Zu­ stand des H-Pegels gesetzt und folglich wird das von der AND- Schaltung 30f ausgegebene Datenausgabefreigabesignal OEM in ei­ nen aktiven Zustand des H-Pegels gesetzt. Somit wird die Ausga­ bepufferschaltung 6 wieder freigegeben und die von der Lese­ schaltung 4 angelegten Wert DQ(S), DQ(6) und DQ(7) werden zu den Zeiten T7, T8 und T9 ausgegeben.

Die Impulslänge ist acht und in einem Taktzyklus, der zur Zeit T9 beginnt, wird das Zählsignal RESET von dem Impulslängenzäh­ ler 24a in einen aktiven Zustand des H-Pegels gesetzt, wird das Flipflop 24b zurückgesetzt und wird das Lesefreigabesignal OEMF in einen inaktiven Zustand des L-Pegels gesetzt. Das Lesefrei­ gabesignal OEMF wird über die Auswahlschaltung 20c an die AND- Schaltung 30f angelegt und folglich wird als Reaktion auf die Deaktivierung des Lesefreigabesignals OEMF das Datenausgabe­ freigabesignal OEM in einen inaktiven Zustand des L-Pegels ge­ setzt und die Ausgabepufferschaltung 6 wird gesperrt (deaktiviert).

Wenn die ZCAS Wartezeit eins ist, wird nur die Eintaktverschie­ beschaltung 30e zur Verwirklichung der DQM Zugriffszeit verwen­ det. Die (N - 2)-Taktverschiebeschaltung 30a wird nicht verwen­ det. Daher ist es, wenn die ZCAS Zugriffszeit eins ist, nicht notwendig die Zeitablaufbedingungen in Betracht zu ziehen, an­ ders als in dem Fall, bei dem die Taktverschiebeschaltungen verschieden sind, da nur eine einzelne Taktverschiebungsver­ schiebeschaltung für beides, den Fall der Eingabe einer Lesean­ weisung und den Fall des Anlegens eines Maskenbefehlssignals, verwendet wird, und das Freigeben/Sperren des Datenausgabefrei­ gabesignals kann im selben Zeitablauf bestimmt werden.

Weiterhin wird die ZCAS Zugriffszeit im allgemeinen geeignet entsprechend der Anwendung des SDRAMs bestimmt (z. B. entspre­ chend der Frequenz des Systemtaktes oder ähnlichem). Eine Takt­ verschiebeschaltung zur Verwirklichung der ZCAS Zugriffszeit ist immer vorgesehen. Durch das gemeinsame Bilden einer Takt­ verschiebeschaltung, die die ZCAS Zugriffszeit bestimmt, und einer Taktverschiebeschaltung, die die DQM Zugriffszeit be­ stimmt, wird die Anzahl der Komponenten der Taktverschiebe­ schaltung zur Verwirklichung der Zugriffszeit reduziert und folglich wird die durch die Schaltung belegte Fläche reduziert.

Fig. 4 zeigt eine Anordnung einer Stufe einer Taktverschiebe­ schaltung. In Fig. 4 enthält eine Stufe einer Taktverschiebe­ schaltung (30a oder 30e) hintereinander geschaltete Flipflops FF1 und FF2. Das Flipflop FF1 enthält eine NAND-Schaltung 40a, die ein Eingabesignal IN und ein Taktsignal CLK empfängt, eine NAND-Schaltung 40b, die das Taktsignal CLK und ein invertiertes Eingabesignal ZIN empfängt, eine NAND-Schaltung 41a, die an ih­ rem einen Eingang ein Ausgabesignal der NAND-Schaltung 40a emp­ fängt, und eine NAND-Schaltung 41b, die an ihrem einen Eingang ein Ausgabesignal der NAND-Schaltung 40b empfängt. Einen Aus­ gang der NAND-Schaltung 41a und der andere Eingang der NAND- Schaltung 41b sind gegenseitig verbunden. Die NAND-Schaltung 41a gibt ein Ausgabesignal Qi aus und die NAND-Schaltung 41b gibt das komplementäre (invertierte) Ausgabesignal ZQi aus.

Das Flipflop FF2 enthält eine NAND-Schaltung 42a, die ein in­ vertiertes Taktsignal ZCLK und das Signal Qi empfängt, eine NAND-Schaltung 42b, die das invertierte Taktsignal ZCLK und das Signal ZQi empfängt, eine NAND-Schaltung 43a, die an ihrem ei­ nen Eingang ein Ausgabesignal der NAND-Schaltung 42a empfängt, und eine NAND-Schaltung 43b, die an ihrem einen Eingang ein Ausgabesignal der NAND-Schaltung 42b empfängt. Ein Ausgang der NAND-Schaltung 43a und der andere Eingang der NAND-Schaltung 43b sind miteinander verbunden. Die NAND-Schaltung 43a gibt ein Ausgabesignal Q aus und die NAND-Schaltung 43b gibt ein Signal ZQ aus. Die Taktsignale CLK und ZCLK sind Taktsignale, die zu­ einander komplementär bzw. invertiert sind.

Wenn das Taktsignal CLK im H-Pegel ist, ist das Taktsignal ZCLK im L-Pegel. In diesem Zustand dienen die NAND-Schaltungen 40a und 40b in dem Flipflop FFI als Inverter und die NAND- Schaltungen 41a und 41b halten die Eingabesignale IN und ZIN. In dem Flipflop FF2 ist das Taktsignal ZCLK im L-Pegel und die Ausgabesignale der NAND-Schaltungen 42a und 42b sind beide im H-Pegel und die Zustände der Ausgabesignale Q und ZQ sind un­ verändert.

Wenn das Taktsignal CLK in dem L-Pegel gesetzt ist und das Taktsignal ZCLK in dem H-Pegel gesetzt ist, sind die Ausgabesi­ gnale der NAND-Schaltungen 40a und 40b in dem Flipflop FF1 in den H-Pegel gesetzt und ihre Ausgabesignale Qi und ZQi bleiben unverändert. In dem Flipflop FF2 dienen die NAND-Schaltungen 42a und 42b als Inverter und die NAND-Schaltungen 43a und 43b halten die Signale Qi und ZQi. Somit sind die Ausgabesignale Q und ZQ in den Zuständen gesetzt, die denen der angelegten Si­ gnale Qi und ZQi entsprechen.

In anderen Worten nimmt die eine Stufe (Flipflops FF1 und FF2) der Taktverschiebeschaltung das Eingabesignal IN als Reaktion auf einen Anstieg des Taktsignals CLK und hält es und gibt die Ausgabesignale Q und ZQ synchron mit einem Abfall des Taktsi­ gnals CLK aus. Somit ändern sich die Ausgabesignale Q und ZQ mit einer Verzögerung einer halben Taktzyklusperiode relativ zu den Eingabesignalen IN und ZIN und ihre Zustände werden für ei­ ne Taktzyklusperiode gehalten. Da die nachfolgende Taktver­ schiebestufe die Signale Q und ZQ als Reaktion auf einen An­ stieg des Taktsignals CLK auf den H-Pegel nimmt, wird eine Ein­ taktverschiebeschaltung verwirklicht. Durch Hintereinander­ schalten der benötigten Anzahl der Taktverschiebeschaltung der einen Stufe, die durch die in Fig. 4 gezeigten Flipflops FF1 und FF2 gebildet ist, und durch Auswählen der Ausgabesignale Q, ZQ einer geeigneten Stufe kann eine gewünschte Taktverschiebe­ schaltung verwirklicht werden.

In dem Fall, bei dem die ZCAS Zugriffszeit nicht kleiner als 2 ist, wenn eine Leseanweisung angelegt wird, muß die Leseanwei­ sung um eine Taktzyklusperiode kürzer als die ZCAS Zugriffszeit verschoben werden. Andererseits muß in dem Fall der Ausgabe­ steuerung durch das externe Maskenbefehlssignal extDQM das Mas­ kenbefehlssignal durch Verschieben um eine Taktzyklusperiode verzögert werden. Somit muß, wenn die ZCAS Zugriffszeit nicht kleiner als zwei ist, entweder die Leseanweisung oder das Mas­ kenbefehlssignal (eine Maskenanweisung) um eine Taktzyklusperi­ ode verschoben werden und durch gemeinsames Benutzen des Ver­ schiebeabschnittes kann die Anordnungs- bzw. Layoutfläche des Ausgabesteuerabschnittes reduziert werden. Da weiterhin das Da­ tenausgabefreigabesignal OEM entsprechend einem Signal von ei­ nem gemeinsamen Schaltungsabschnitt, in Fällen, bei dem eine Leseanweisung angelegt wird und bei dem eine Maskenanweisung angelegt wird, erzeugt wird, wird die benötigte Zeit von einem Anstieg des Taktsignals CLK zum Freigeben/Sperren der Ausgabe­ pufferschaltung 6 gleich gemacht, egal welche Anweisung ange­ legt wird, und es wird es nicht notwendig, einen Zeitablauf­ spielraum in Betracht zu ziehen und eine schnelle und stabile Datenausgabe kann erreicht werden.

Claims (8)

1. Synchrone Halbleiterspeichereinrichtung, die synchron mit einem externen periodischen und wiederholt angelegten Taktsi­ gnal (CLK) arbeitet, mit
einer Ausgabepufferschaltung (6), die mit einem Datenausgabean­ schluß (DQ) verbunden ist, zum Ausgeben, wenn aktiviert, eines angelegten Wertes an den Datenausgabeanschluß (DQ),
einer Lesefreigabesignalerzeugungseinrichtung (8, 10, 24), die auf ein extern angelegtes Datenlesebefehlssignal zum Erzeugen eines Datenlesefreigabesignals (OEMF), das ein Datenlesen be­ fielt, reagiert,
einer Maskensignalerzeugungseinrichtung (16), die auf eine Ak­ tivierung eines extern angelegten Lesedatenmaskenbefehlssignal (extDQM) reagiert, zum Ausgeben eines Ausgabemaskenbefehls­ signals (QM), das die Ausgabepufferschaltung (6) deaktiviert, und
einem Ausgabesteuermittel (30), das das Datenlesefreigabesignal (OEMF) und das Ausgabemaskenbefehlssignal (QM) empfängt, zum Aktivieren der Ausgabepufferschaltung (6) synchron mit dem Taktsignal (CLK) als Reaktion auf das Datenlesefreigabesignal (OEMF) und das Ausgabemaskenbefehlssignal (QM), die beide eine Datenausgabe befehlen.

2. Synchrone Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgabesteuereinrichtung (30) aufweist:
eine erste Verzögerungseinrichtung (30a, 30b) zum Verzögern des Datenlesefreigabesignals (OEMF) um eine erste vorbestimmte An­ zahl von Zyklen des Taktsignals (CLK),
eine Gattereinrichtung (30c, 30d), die derart verbunden ist, daß sie ein Ausgabesignal der ersten Verzögerungseinrichtung (30a, 30b) und das Ausgabemaskenbefehlssignal (QM) empfängt, zum Deaktivieren des Ausgabesignals der ersten Verzögerungsein­ richtung (30a, 30b), wenn das Ausgabemaskenbefehlssignal (QM) aktiviert ist,
ein zweites Verzögerungsmittel (30e) zum Verzögern eines Ausga­ besignals der Gattereinrichtung (30a, 30b) um eine zweite vor­ bestimmte Taktzyklusdauer des Taktsignals (CLK), und eine Einrichtung (30f), die auf die Aktivierung eines Ausgabe­ signals (OEMQM) der zweiten Verzögerungseinrichtung (30e) rea­ giert, zum Aktivieren der Ausgabepufferschaltung (6).

3. Synchrone Halbleiterspeichereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Datenlesefreigabesignalerzeugungseinrichtung (10, 24) eine Einrichtung (24a, 24b) aufweist, die auf die Aktivierung des Datenlesebefehlssignals reagiert, zum Aktivieren des Datenlese­ freigabesignals (OEMF) für eine Zyklusperiode des Taktsignals (CLK), die als Impulslänge bestimmt ist.

4. Synchrone Halbleiterspeichereinrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß
eine erste Verzögerungseinrichtung (30a, 30b) eine Verzöge­ rungsschaltung (30a) aufweist, die das Datenlesefreigabesignal (OEMF) um zwei Zyklusperioden kürzer als die Taktzyklusperiode, die vom Anlegen des Datenlesebefehlssignals bis zur Ausgabe des Wertes an den Ausgabeanschluß (DQ) über die Ausgabepufferschal­ tung (6) benötigt wird, verzögert, und wobei
die zweite Verzögerungseinrichtung (30e) eine Verzögerungsschal­ tung (30e) aufweist, die ein Ausgabesignal der Gattereinrich­ tung (30d) um eine Taktzyklusperiode des Taktsignals (CLK) ver­ zögert.

5. Synchrone Halbleiterspeichereinrichtung nach einem der An­ sprüche 1 bis 4, dadurch gekennzeichnet, daß
die Lesefreigabesignalerzeugungseinrichtung (8, 10, 24) eine Pulserzeugungseinrichtung (8, 10), die das extern angeleg­ te Datenlesebefehlssignal synchron mit dem Taktsignal (CLK) kombiniert, zum Erzeugen eines Einzelpulses (R) als Reaktion auf das Datenlesebefehlssignal, das aktiv ist, um einen Daten­ lesebetrieb zu befehlen,
eine Zähleinrichtung (24a), die auf den Einzelpuls (R) derart reagiert, daß ein Zählbetrieb des Taktsignals (CLK) beginnt zum Erzeugen eines Endzählsignals, wenn die Zählung eine vorbe­ stimmte Nummer erreicht, und
eine Flipflop-Einrichtung (24b), die als Reaktion auf den Ein­ zelpuls (R) gesetzt wird zum Aktivieren des Datenlesebefehls­ signals (OEMF) und die als Reaktion auf das Endzählsignal zu­ rückgesetzt wird zum Deaktivieren des Datenlesebefehlssignals (OEMF), enthält.

6. Synchrone Halbleiterspeichereinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Zähleinrichtung (24a) einen Schieber (FF1, FF2) zum Ver­ schieben des Einzelpulses (R) synchron mit dem Taktsignal (CLK) um die vorbestimmte Anzahl von Zyklen des Taktsignals (CLK) aufweist.

7. Synchrone Halbleiterspeichereinrichtung nach einem der An­ sprüche 1 bis 6, dadurch gekennzeichnet, daß
die Ausgabesteuereinrichtung (30) eine erste Schiebeschaltung (30a), die derart verbunden ist,
daß sie das Datenlesefreigabesignal (OEMF) zum Verschieben des empfangenen Datenlesefreigabesignals (OEMF) um eine vorbestimm­ te Anzahl von Zyklen des Taktsignals (CLK) synchron mit dem Taktsignal (CLK) empfängt,
eine Gatterschaltung (30d), die derart verbunden ist, daß sie das Ausgabemaskenbefehlssignal (QM) und eine Ausgabe der ersten Schiebeschaltung (30a) empfängt, um ein Signal in einem aktiven Zustand zu erzeugen, wenn die Ausgabe der ersten Schiebeschal­ tung (30a) aktiv ist, um die Ausgabe eines Wertes zu befehlen,
und wobei das Ausgabemaskenbefehlssignal (QM) inaktiv ist, um die Ausgabe des Wertes zu befehlen, und
eine zweite Schiebeschaltung (30e), die derart verbunden ist,
daß sie das Signal von der Gatterschaltung (30a) empfängt, um das empfangene Signal um einen Zyklus des Taktsignals (CLK) zu verschieben, um ein Signal zum Aktivieren der Ausgabepuffer­ schaltung (6) zu erzeugen.

8. Synchrone Halbleiterspeichereinrichtung, die einen Wert synchron mit einem extern angelegten Taktsignal (CLK) einer vorbestimmten Pulsbreite eingibt und ausgibt, mit
einer Anweisungsdekodiereinrichtung (8, 10), die externe Signa­ le synchron mit dem Taktsignal (CLK) zum Dekodieren der exter­ nen Signale derart kombiniert, daß ein Lesebestimmungssignal (R) entsprechend mit dem Ergebnis der Dekodierung erzeugt wird,
einem ersten Zähler (24a), der derart verbunden ist, daß er das Lesebestimmungssignal (R) empfängt und derart auf das Lesebe­ stimmungssignal (R), das aktiv ist, reagiert, daß ein Zählen des Taktsignals (CLK) beginnt zum Erzeugen eines Zurücksetzsi­ gnales, wenn die Zählung einen Wert erreicht, der gleich einer Impulslänge ist,
einem Flipflop (24b), das derart verbunden ist, daß es das Lesebestimmungssignal (R) und das Zurücksetzsignal empfängt, und als Reaktion auf das Lesebestimmungssignal (R), das aktiv ist, derart gesetzt wird, daß ein Lesefreigabesignal (OEMF) an seinem Ausgang aktiviert wird und als Reaktion auf das Zurück­ setzsignal derart zurückgesetzt wird, daß das Lesefreigabesi­ gnal (OEMF) deaktiviert wird,
einem ersten Wähler (24c) zum Durchlassen entsprechend einem Auswahlsteuersignal (SEL) eines von dem Lesefreigabesignal (OEMF) und eines Referenzsignales (Vdd) eines ersten Pegels, das einen aktiven Zustand anzeigt,
einem Pulsgenerator (16), der ein externes Datenausgabemasken­ befehlssignal (extDQM) synchron mit dem Taktsignal (CLK) kombi­ niert zum Erzeugen eines Einzelpulses (QM) als Reaktion auf das externe Datenausgabemaskenbefehlssignal (extDQM), das aktiv an einer führenden Flanke des Taktsignals (CLK) ist,
einem zweiten Zähler (30a), der derart verbunden ist, daß er das Lesefreigabesignal (OEMF) von dem Flipflop (24b) empfängt, zum Verschieben des Lesefreigabesignals (OEMF) synchron mit dem Taktsignal (CLK) um N-2 Zyklen/Zyklus des Taktsignales (CLK) zum Ausgeben, wobei N eine ZCAS Zugriffszeit anzeigt,
einem zweiten Wähler (30b) zum Durchlassen entsprechend dem Auswahlsignal (SEL) in einer komplementären Art zu dem ersten Wähler (24c) eines von einem Ausgabesignal des zweiten Zählers (30a) und dem Referenzsignal (Vdd) in dem ersten Pegel,
einer Gatterschaltung (30c, 30d), die derart verbunden ist, daß sie den Einzelpuls (QM) und eine Ausgabe der zweiten Wählers (30b) empfängt, um eine logische Verknüpfung der empfangenen Signale derart durchzuführen, daß ein Lese/Maskensteuersignal (B) in einem aktiven Zustand erzeugt wird, wenn die Ausgabe des zweiten Wählers (30b) aktiv ist und der Einzelpuls (QM) inaktiv ist, wobei die Gatterschaltung (30c, 30d) derart deaktiviert wird, daß das Lese/Maskensteuersignal (B) als Reaktion auf die Erzeugung des Einzelpulses (QM) inaktiv gemacht wird,
einem dritten Zähler (30e), der derart verbunden ist, daß er das Lese/Maskensteuersignal (B) empfängt, um das Lese/Masken­ teuersignal (B) um einen Zyklus des Taktsignals (CLK) zu ver­ schieben, zum synchronen Ausgeben mit dem Taktsignal (CLK), einem Gatter (30f), das derart verbunden ist, daß es die Ausga­ ben des ersten Wählers (24c) und des dritten Zählers (30e) emp­ fängt und auf die Ausgabe des ersten Wählers (24c), der aktiv ist, zum unabhängigen Durchlassen der Ausgabe des dritten Zäh­ lers (30e) reaktiv gemacht wird, und
einer Ausgabepufferschaltung (6), die auf eine Ausgabe des Gat­ ters (30f), das aktiv ist, aktiviert wird zum Empfangen und Puffern eines intern gelesenen Wertes, der synchron mit dem Taktsignal (CLK) angelegt ist, zum Ausgeben an einen Datenaus­ gabeanschluß (DQ).