KR970051305A

KR970051305A - 동기형 반도체 기억 장치

Info

Publication number: KR970051305A
Application number: KR1019960068300A
Authority: KR
Inventors: 세이지 사와다; 야수히로 코니시
Original assignee: 키타오카 타카시; 미쓰비시 덴키 가부시끼가이샤
Priority date: 1995-12-19
Filing date: 1996-12-19
Publication date: 1997-07-29
Also published as: KR100256466B1; DE19649704B4; JPH09167485A; CN1157986A; DE19649704A1; TW351811B; CN1158669C; US6157992A; JP3756231B2

Abstract

입력 코맨드에 응답하여 활성 상태로 되는 판독 인에이블 신호가 OEMF가 ZCAS레이턴시를 실현하기 위해 출력 제어 회로(30)에 포함된 (N-2) 클럭 쉬프트 회로(30a)에 제공된다. 이 (N-2) 클럭 쉬프트 회로의 출력신호와 외부로부터의 마스크 지시 신호에 응답하여 활성 상태로 되는 내부 마스크 지시신호(QM)는 논리처리되어 1클럭 쉬프트 회로(30e)에 제공된다. 이1 클럭 쉬프트 회로(30e)의 출력신호 OEMF에 따라서 버퍼 회로(6)이 활성/비활성을 제어하는 데이타 출력 인에이블신호 OEM이 활성/비활성 상태로 된다. 동기형 다이나믹 랜뎀 액세스 메모리의 데이타 출력 제어부 점유 면적이 감소하고, 다른 코맨드에 의해 데이타 출력의 활성/빌활성 타이밍이 동일하게 이루어진다.

Description

동기형 반도체 기억장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 실시예에 따른 동기형 다이나믹 랜덤 액세스 메모리의 주요 부분의 구성을 도시한 도면,

제2도는 ZCAS레이턴시가 3개인 제1도에 도시한 회로의 동작을 예시한 타이밍 차트도

제3도는 ZCAS레이턴시가 1개의 제1도에 도시한 회로의 동작을 예시한 타이밍 차트도,

제4도는 제1도에 도시된 클럭 쉬크르 회의 한 단의 구성의 일례를 도시한 도면.

Claims

외부로 부터 주기적으로 반복하여 제공되는 클럭 신호에 동기하여 동작하는 동기형 다이나믹 랜덤 액세스 메모리에 있어서, 다이타 출력 단자(DQ)에 결합되어, 활성화시 제공된 데이타를 상기 데이타 출력 단자에 출력하기 위한 출력 버퍼 회로(6)와 외부로 부터 제공되는 데이타 판독 지시 신호에 응답하여 데이타 판독을 지시하는 데이타 판독 인에이블 신호를 발생하기 위한 인에이블 신호발생수단(8, 10, 24)과 외부로부터 제공되는 판독 데이타 마스크 지시 신호이 활성화에 응답하여 상기 출력 버퍼 회로를 비활성화 하기 위한 출력 마스크 지시 신호를 출력하는 마스크 신호 발생수단(16)과 상기 데이타 판독 인에이블시 신호와 상기 출력 마스크 지시 신호를 수신하여 상기 데이타 판독 인에이블 신호 및 상기 출력 마스크 지시 신호가 모두 데이타 출력을 지시하는 것에 응답하여 상기 클럭 신호에 동기하여 상기 출력 버퍼회로를 활성상태로 하는 출력 제어수수단(30)을 포함하는 동기형 다이나믹 랜덤 액세스 메모리
제1항에 있어서, 상기 출력 제어수단(30)은 상기 데이타 판독 인에이블 신호를 상기 클럭 신호의 제1사전 결정된 사이클 수만큼 지연하는 1지연 수단(30a,30b)과, 상기 제1지연 수단의 출력 신호와 상기 출력 마스크지시신호를 수신하도록 결합되고, 상기 출력 마스크 지시 신호의 활성화시 상기 제1지연 수단의 출력 신호를 비활성 상태로 하는 게이트(30c,30d)과, 상기 게이트 수단의 출력 신호를 상기 클럭 신호의 제2사전 결정된 클럭 사이클 기간 만큼 지연하는 제2지연 수단(30e)과 상기 제2지연수단의 출력 신호의 활성화에 응답하여 상기 출력 버퍼 회로(6)를 활성상태로 하는 수단(30f)을 포함하는 동기형 다이나믹 랜덤 액세스 메모리
제1항에 있어서, 상기 데이타 판독 인에이블 발생수단(10, 24)은 상기 데이타 판독 지시 신호의 활성화에 응답하여 버스트 길이로서 정해진 상기 클럭 신호의 사이클 기간의 상기 데이타 판독 인에이블 신호를 활성태로 하는 수단(24a, 24b)을 포함하는 동기형 다이나믹 렌덤 액세스 메모리.
제2항에 있어서, 상기 제1지연 수단(30a,30b)은 상기 데이타 판독 지시 신호가 제공된 후, 상기 출력 버퍼 회로(6)를 통하여 상기 데이타 출력 단자(DQ)에 데이타가 출력되기까지 필요로 되는 클럭 사이클 기간보다도 2사이클 기간 작은 사이클 기간동안 상기 데이타 판독 인에이블 신호를 지연하는 지연회로(30a)를 포함하고, 상기 제2지연수단(30e)은 상기 클럭 신호의 1클럭 사이클 기간만큼 상기 게이트 수단(30d)의 출력 신호를 지연하는 지연 회로(30e)를 포함하는 동기형 다이나믹 랜덤 액세스 메모리.
제1항에 있어서, 상기 판독 인에이블 신호 발생수단(8, 10, 24)은 상기 클럭 신호에 동기하여 외부로부터 제공되는 데이타 판독 지시 신호를 수신하여 활성 상태인 데이타 판독지시 신호에 응답하여 원샷 펄스를 발생해서 데이타 판독 동작을 지시하는 펄스 발생수단(8, 10)과 카운트가 사전 결정된 수에 도달할 때 카운트 업 신호를 발생하기 위해 상기 원샷 펄스에 응답하여 상기 클럭 신호의 카운트 동작을 시작하는 카운터 수단(24a)과, 상기 데이타 판독 지시 신호를 활성화 하기 위해 상기 원샷 펄스에 응답하여 세트되고, 상기 데이타 판독지시 신호의 비활성화를 위해 상기 카운트업 신호에 응답하여 리셋되는 플립플롭 수단(24b)을 포함하는 동기형 다이나믹 랜덤 액세스 메모리.
제5항에 있어서, 상기 카운터 수단(24a)은 상기 클럭 신호에 동기하여 상기 사전 결정된 상기 클럭 신호의 사이클의 수만큼 상기 원샷 펄스를 쉬프트하기 위한 쉬프터(FF1,FF2)를 포함하는 동기형 다이나믹 랜덤 액세스 메모리.
제1항에 있어서, 상기 출력 제어수단(30)은 데이타 판독 인에이블 신호를 수신하도록 결합되어, 상기 클럭 신호에 동기하여 사전결정된 클럭 신호의 사이클 수만큼 수신된 데이타 판독 인에이블 신호를 쉬트프하는 제1쉬프트 회로(30a)와 상기 출력 마스크 지시 신호와 상기 제1쉬프터 회로의 출력을 수신하기 위해 결합되어, 싱기 제1쉬프터 회로의 출력 데이타의 출력을 지시하도록 활성상태로 되고, 상기 출력 마스크 지시 신호가 데이타의 출력을 지시하도록 비활성상태로 될때, 활성 상태시 신호를 발생하는 게이트 회로(30d)와, 상기 게이트 회로로 부터의 신호를 수신하도록 결합되어, 상기 출력 버퍼회로를 활성화 하기 위한 신호를 발생하도록 상기 클럭 신호의 1사이클 만큼 수신된 신호를 쉬프트하는 제2쉬프터 회로(30e)를 포함하는 동기형 다이나믹 랜덤 액세스 메모리.
외부로 부터 제공되는 사전결정된 펄스 폭의 클럭 시호에 동기하여 데이타를 입출력하는 동기형 반도체 기억장치에 있어서, 클럭 신호에 동기하여 외부 신호를 수신하고, 상기 외부 신호를 디코딩하여 디코딩 결과에 따라 판독지시신호(R)을 발생하는 코맨드 디코더 수단(8,10)과 상기 판독지시 신호를 수신하도록 결합되고, 활성화 되는 상기 판독 지시 신호에 응답하여 카우트가 버스트 길이와 동일한 값에 도달할때, 리셋 신호를 발생하기 위해 클럭 신호의 카운트를 시작하는 제1카운터(24a)와 판독지시 신호와 리렛 신호를 수신하도록 결합되고, 활성화 되는 판독지시 신호에 응답하여 그의 출력에서 판독 인에에블 신호(OEMF)를 활성 상태로 하도록 세트되고, 리셋 신호에 응답하여 판독 인에이블 신호를 비활성 상태로 하도록 리셋되는 플립플롭(24b)과 선택 제어 신호에 따라 활성상태를 지시하는 제1레벨 기준전위와 판독 인에이블 신호중 하나를 통과시키기 위해 제1선택기와 상기 클럭 신호에 동기하여 외부 데이타 출력 마스크 지시신호(extDQM)을 수신해서 클럭신호의 판독 에지에서 활성 상태인 외부 데이타 출력 마스크 지시 신호에 응답하여 원샷펄스(QM)를 발생시키는 펄스 발생기(16)와 상기 플립플롭(24b)으로 부터 판독 인에이블 신호를 수신하도록 결합되어, ZCAS 레이턴시를 N이라 할때 출력을 위해 클럭 신호의 N-2 사이클만큼 클럭 신호에 동기하여 판독인에이블 신호를 쉬프트하는 제2카운터(30a)와, 상기 선택 제어 신호에 따라서 제1레벌 기준 신호와 상기 제2카운터의 출력 신호중 하나를 상기 제1선택기에 상보적인 방식으로 통과하시키는 제2선택(30b)와, 상기 원샤펄스와 상기 제2선택기의 출력을 수신하도록 결합되고 상기 선택기의출력이 활성상태이고 상기 원샷 펄스가 비활성 상태일 때, 활성 상태의 판독/ 마스크 제어 신호(B)를 발생하기 위해 선택된 신호상에서 논리적 동작을 수행하고, 상기 원샷 펄스의 발생에 응답하여 판독/ 마스크 제어 신호를 비활성 상태로 하기 위해 디스에이블이 되는 게이트 회로(30c,30d)와, 판독/ 마스크 제어 신호를 수신하도록 결합되고, 클럭 신호에동기하여 출력을 위해 클럭 신호의 1 사이클 만큼 판독/마스크 제어 신호를 쉬프트하는 제3카운터(30e)와, 상기 제1선택기(24c)와 제3카운터의 출력을 수신하도록 결합되고 제3카운터의 출력을 완전하게 전달하기 위해 활성상태인 상기 제1선택기의 출력에 응답하여 인에이블되게 게이트(30f)와 활성상태인 상기 게이트의 출력에 응답하여 활성화 되어, 클럭 신호에 동기하여 제공되는 내부 판독 데이타를 수신 및 버퍼링하여 데이타 출력 단자(DQ)에 출력하는 출력 버퍼 회로(6)를 포함하는 동기형 반도체 메모리 장치.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.