KR960018830A - 반도체집적회로 - Google Patents

반도체집적회로 Download PDF

Info

Publication number
KR960018830A
KR960018830A KR1019950041172A KR19950041172A KR960018830A KR 960018830 A KR960018830 A KR 960018830A KR 1019950041172 A KR1019950041172 A KR 1019950041172A KR 19950041172 A KR19950041172 A KR 19950041172A KR 960018830 A KR960018830 A KR 960018830A
Authority
KR
South Korea
Prior art keywords
clock signal
circuit
functional block
signal
system clock
Prior art date
Application number
KR1019950041172A
Other languages
English (en)
Other versions
KR100363983B1 (ko
Inventor
나오끼 미쯔이시
겐이찌 이시바시
고이찌 하시무라
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR960018830A publication Critical patent/KR960018830A/ko
Application granted granted Critical
Publication of KR100363983B1 publication Critical patent/KR100363983B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

클럭신호에 동기동작되는 여러개의 기능블럭을 구비한 반도체집적회로에 관한 것으로서, 시스템클럭신호에 대해 반도체집적회로의 저소비전력화를 실현하기 위해, 발진기로부터의 출력에 따라서 형성된 주파수가 일정한 제1신스템클럭신호를 주변기능블럭에 공통으로 공급하고, 발진기로부터의 출력에 따라서 형성되고, 이 주파수가 가변이고 또한 그 주파수가 상기 제1시스템클럭신호 이하로 된 제2시스템클럭신호를 CPU등의 버스마스터모듈에 공급하며, 제1시스템클럭신호가 공급되는 기능블럭의 데이타버스를 분리시키는 구성으로 하였다.
이러한 구성에 의해 클럭에 동기해서 동작하는 시스템을 구성하는 반도체집적회로에 적용할 수 있다.

Description

반도체집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 반도체집적회로의 1실시예인 싱글칩 마이크로컴퓨터의 블럭도.
제2도는 제1도의 싱글칩 마이크로컴퓨터의 변형예를 도시한 블럭도.
제3도(A)는 가 기능블럭의 대표적인 논리회로의 구성예를 도시한 도면이고,
제3도(B)는 순서회로를 CMOS다이나믹회로로 구성한 예를 도시한 도면이고,
제3도(C)는 본 실시예의 싱글칩 마이크로컴퓨터에 사용되고 있는 COMS다이나믹회로의 1예를 도시한 도면.

Claims (22)

  1. 공급되는 시스템클럭신호에 따라서 동작하는 제1기능블럭, 공급되는 시스템클럭신호에 따라서 각각 동작하는 여러개의 제2기능블럭, 소정의 클럭신호에 따라서 형성된 제2주파수를 갖는 제2시스템클럭신호를 상기 여러개의 제2기능블럭에 공통으로 공급하는 제2클럭신호배선, 그 분주비가 가변의 클럭형성회로를 포함하고, 상기 소정의 클럭신호를 분주하는 것에 의해 제1시스템클럭신호를 형성하는 클럭제어회로 및 상기 제1시스템클럭신호를 상기 제1기능블럭에 공급하는 제1클럭신호배선을 포함하는 반도체집적회로.
  2. 제1항에 있어서, 상기 제1기능블럭과 상기 제2기능블럭에 결합된 버스를 또 포함하고, 상기 제1기능블럭은 버스마스터로서 동작하는 기능을 갖는 반도체집적회로.
  3. 제2항에 있어서, 상기 제2기능블럭은 버스슬레이브로서 동작하는 기능을 갖는 반도체집적회로.
  4. 제3항에 있어서, 상기 클럭제어회로는 상기 분주비를 결정하기 위한 정보를 유지하는 레지스터수단을 갖고, 상기 레지스터수단으로의 정보는 상기 제1기능블럭에 의해 설정되는 반도체집적회로.
  5. 제3항에 있어서, 상기 버스는 상기 제1기능블럭이 접속된 제1내부데이타버스와 상기 제2기능블럭이 접속된 제2내부데이타버스를 갖고, 상기 반도체집적회로는 상기 버스마스터에 의한 상기 버스슬레이브에 대한 액세스에 따라서 상기 제1내부데이타버스를 상기 제2내부데이타버스에 접속하는 버스컨트롤러를 또 포함하는 반도체집적회로.
  6. 제5항에 있어서, 상기 제2 내부데이타버스에 접속되고, 상기 제2기능블럭의 출력이 하이임피던스상태일때, 상기 제2내부데이타버스의 상태를 유지하고, 상기 제2기능블럭이 리드 또는 라이트동작을 실행할 때, 상기 제2내부데이타버스가 리드될 데이타 또는 라이트될 데이타에 따라서 변화하는 것을 허용하는 홀드회로를 또 포함하는 반도체집적회로.
  7. 제3항에 있어서, 상기 제1기능블럭은 상기 제1시스템블럭신호에서 서로 노오버랩의 제1 2상의 클럭신호을 형성하는 노오버랩신호형성회로를 갖고 상기 제2기능블럭은 상기 제2시스템클럭신호에서 서로 노오버랩의 제2 2상클럭신호를 형성하는 노오버랩신호형성회로를 갖고, 상기 제1 2상클럭신호와 상기 제2 2상클럭신호는 부분적으로 위상이 일치하고, 상기 위상이 일치하는 타이밍에 동기해서 상기 제1기능블럭에 공급되는 신호가 변화되는 반도체집적회로.
  8. 제3항에 있어서, 상기 제1기능블럭은 상기 제1시스템클럭신호에서 서로 노오버랩의 제1 2상클럭신호를 형성하는 노오버랩신호형성회로를 갖고, 상기 제2기능블럭은 상기 제2시스템클럭신호에서 서로 노오버랩의 제2 2상클럭신호를 형성하는 노오버랩신호형성회로를 갖고, 상기 제1 2상클럭신호중 한쪽의 클럭신호의 로우레벨기간이 상기 제2 2상클럭신호중 한쪽의 클럭신호의 로우레벨기간과 일치하고, 상기 제1 2상클럭신호중 다른쪽의 클럭신호의 하이레벨기간은 상기 제2 2상클럭신호중 다른쪽의 클럭신호의 하이레벨기간과 일치하는 반도체집적회로.
  9. 제3항에 있어서, 외부단자, 상기 외부단자와 클럭신호배선 사이에 결합되고, 클럭신호배선상의 클럭신호를 선택적으로 상기 외부단자로 출력하는 출력회로 및 상기 제1시스템클럭신호와 상기 제2시스템클럭신호를 받고 상기 외부단자에서 상기 제1시스템클럭신호 또는 제2시스템클럭신호를 출력할 때, 상기 클럭신호배선에 상기 제1시스템클럭신호 또는 제2시스템클럭신호를 공급하고, 상기 출력회로가 상기 외부단자로 클럭신호를 출력하지 않을 때, 상기 출력신호배선을 소정의 전위로 고정하는 논리회로를 또 포함하는 반도체집적회로.
  10. 소정의 클럭신호를 받고, 여러상의 내부블럭신호를 형성하는 클럭형성회로를 포함하고, 형성된 내부클럭신호에 따라서 동작하는 여러개의 기능블럭 및 상기 여러개의 기능블럭에 대해서 공통으로 마련되고, 각 기능블럭에 각각 대응한 제어정보를 유지하는 레지스터수단을 포함하고, 상기 클럭형성회로는 대응하는 제어정보에 따라서 선택적으로 상기 내부클럭신호의 형성을 금지하고 소정상태의 신호를 출력하는 제어회로를 포함하는 반도체집적회로.
  11. 제10항에 있어서, 상기 기능블럭은 그 기능블럭에 대한 선택에 응답해서 상기 여러 상의 내부클럭신호에서 내부타이밍신호를 형성하는 회로를 또 갖고, 상기 회로는 그 기능블럭에 대한 비선택에 응답해서 상기 내부타이밍신호를 소정의 상태로 제한하는 제어회로를 포함하는 반도체집적회로.
  12. 제11항에 있어서, 상기 내부타이밍신호는 서로 노오버랩의 2상타이밍신호이고, 상기 기능블럭은 상기 2상의 타이밍신호중 한쪽의 타이밍신호에 의해서 동적으로 동작하는 다이나믹회로와 상기 다이나믹회로와 직렬로 접속되고, 상기 2상의 타이밍신호중 다른쪽의 타이밍신호에 의해서 정직으로 동작하는 스테이틱회로를 포함하는 반도체집적회로.
  13. 제1시스템클럭신호에 따라서 제1처리와 예외처리를 실행하는 제1기능블럭, 이벤트의 발생을 검출하고, 상기 제1기능블럭에 대해서 예외처리의 실행을 요구하는 요구신호를 출력하는 이벤트검출회로, 이벤트를 발생하는 제2기능블럭 및 상기 제1시스템클럭신호의 주파수를 변경하고, 상기 요구신호에 응답해서 상기 제1시스템클럭신호를 소정의 주파수로 변경하는 제어회로를 포함하는 반도체집적회로.
  14. 제13항에 있어서, 상기 제어회로는 상기 제1기억영역과 제2기억영역을 갖는 레지스터수단 및 상기 소정의 주파수를 포함하는 서로 다른 주파수의 여러개의 클럭을 받고, 상기 레지스터수단내의 제1기억영역이 제1상태로 되어 있을 때, 상기 소정의 주파수의 클럭신호를 상기 제1시스템클럭신호로서 출력하고, 상기 레지스터수단내의 제1기억영역이 제2상태로 되어 있을 때, 상기 제2기억영역에 유지되어 있는 정보에 따라서 상기 여러개의 클럭신호 중 1개를 상기 제1시스템클럭신호로서 출력하는 셀렉터를 포함하는 반도체집적회로.
  15. 제14항에 있어서, 상기 제1기능블럭은 상기 예외처리로부터의 복귀시에 상기 레지스터내의 제1기억영역을 상기 제2상태로 설정하는 중앙처리장치를 포함하는 반도체집적회로.
  16. 제14항에 있어서, 상기 제1기능블럭은 상기 예외처리의 종료에 응답해서 종료신호를 출력하는 데이타트랜지스터 컨트롤러로서, 상기 종료신호에 의해서 상기 레지스터 중 제1기억영역이 상기 제2상태로 설정되는 반도체집적회로.
  17. 제13항에 있어서, 상기 제2기능블럭은 상기 제2기능블럭을 동작시키기 위한 내부클럭신호를 소정의 주파수를 갖는 제2시스템클럭신호에서 형성하는 클럭형성회로를 갖고, 상기 반도체집적회로는 상기 클럭형성회로에 의한 내부클럭신호의 형성을 제어하기 위한 제어정보를 유지하는 제2레지스터수단을 또 갖고, 상기 제2레지스터수단은 상기 이벤트검출회로로부터의 검출출력에 응답해서 상기 클럭형성회로에 의한 내부클럭신호의 형성을 금지하는 정보가 세트되는 반도체집적회로.
  18. 제13항에 있어서, 상기 이벤트검출회로는 상기 제1시스템클럭신호에 따라서 동작하는 반도체집적회로.
  19. 예외처리의 요구에 응답하기 위해 그 예외처리에 대응하는 벡터영역에서 정보를 페치하고, 제1시스템클럭신호에 따라서 동작하는 중앙처리장치, 이벤트의 발생을 검출하고, 상기 중앙처리장치로 예외처리의 요구를 출력하는 이벤트검출회로, 상기 제1시스템클럭신호의 주파수를 지정하는 정보를 유지하는 제1레지스터수단, 제2시스템클럭신호를 받고, 내부클럭신호를 형성하는 클럭신호형성회로를 갖고, 형성된 내부클럭신호에 따라서 동작하는 주변회로 및 상기 주변회로내의 클럭신호형성회로에 의한 내부클럭신호의 형성을 제어하는 정보를 유지하는 제2레지스터수단을 포함하고, 예외처리의 요구시에 상기 제1레지스터수단 및 상기 제2레지스터수단에 세트될 정보는 상기 벡터정보와 쌍을 형성하는 영역에 유지되고, 예외처리가 요구되었을 때, 상기 벡터영역과 쌍을 형성하는 영역에서 상기 정보가 상기 제1레지스터수단 및 제2레지스터수단에 세트되는 반도체집적회로.
  20. 제19항에 있어서, 상기 중앙처리장치는 상기 벡터영역과 쌍을 형성하는 영역에서 상기 정보를 상기 제1레지스터수단 및 제2레지스터수단에 세트하기 전에 상기 제1레지스터수단 및 상기 제2레지스터수단에 유지되어 있는 정보를 스택영역으로 세이브하는 반도체집적회로.
  21. 제19항에 있어서, 상기 이벤트검출회로는 상기 제1시스템클럭신호에 따라서 동작하는 반도체집적회로.
  22. 시스템클럭신호에 따라서 동작하는 여러개의 기능블럭을 갖는 반도체집적회로로서, 클럭신호를 형성하는 클럭신호형성회로 및 상기 클럭신호를 제1분주비보다 큰 분주비로 분주하고, 형성된 제1클럭신호를 클럭신호배선을 거쳐서 상기 여러개의 기능블럭내의 여러개의 기능블럭에 공급하는 공통 프리스케일러를 포함하고, 상기 여러개의 기능블럭내의 소정의 기능블럭은 상기 제1분주비 보다 작은 분주비로 상기 클럭신호를 분주하는 분주회로를 포함하는 반도체집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950041172A 1994-11-22 1995-11-14 반도체집적회로 KR100363983B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP31243094 1994-11-22
JP94-312430 1994-11-22
JP95-286599 1995-10-06
JP95-512704 1995-10-06
JP28659995A JP3505018B2 (ja) 1994-11-22 1995-10-06 半導体集積回路

Publications (2)

Publication Number Publication Date
KR960018830A true KR960018830A (ko) 1996-06-17
KR100363983B1 KR100363983B1 (ko) 2003-02-11

Family

ID=26556380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041172A KR100363983B1 (ko) 1994-11-22 1995-11-14 반도체집적회로

Country Status (4)

Country Link
US (1) US5774702A (ko)
JP (1) JP3505018B2 (ko)
KR (1) KR100363983B1 (ko)
TW (1) TW308657B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974259A (en) * 1996-09-18 1999-10-26 International Business Machines Corporation Data processing system and method of operation having input/output drivers with reduced power consumption and noise levels
JP3406790B2 (ja) * 1996-11-25 2003-05-12 株式会社東芝 データ転送システム及びデータ転送方法
US5918058A (en) * 1997-02-20 1999-06-29 Arm Limited Routing of clock signals in a data processing circuit with a power saving mode of operation
JPH1139868A (ja) * 1997-07-18 1999-02-12 Matsushita Electric Ind Co Ltd 半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法
US6208542B1 (en) * 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
JP2000066759A (ja) * 1998-08-17 2000-03-03 Oki Electric Ind Co Ltd クロック制御回路
JP3625688B2 (ja) * 1999-04-30 2005-03-02 富士通株式会社 メモリデバイス
JP2001147821A (ja) * 1999-09-10 2001-05-29 Toshiba Corp プロセッサ
JP2002041452A (ja) * 2000-07-27 2002-02-08 Hitachi Ltd マイクロプロセッサ、半導体モジュール及びデータ処理システム
TW484306B (en) * 2000-10-20 2002-04-21 Acer Peripherals Inc Digital image converting device for converting screen signals
US6792582B1 (en) * 2000-11-15 2004-09-14 International Business Machines Corporation Concurrent logical and physical construction of voltage islands for mixed supply voltage designs
JP3880310B2 (ja) * 2000-12-01 2007-02-14 シャープ株式会社 半導体集積回路
US6680631B2 (en) * 2001-03-27 2004-01-20 Intel Corporation Setting the speed of clocked circuitry
JPWO2003009533A1 (ja) * 2001-07-11 2004-11-11 富士通株式会社 インタフェース装置及びその制御方法
US6667704B1 (en) * 2001-08-15 2003-12-23 Cirrus Logic, Inc. Data conversion circuits and methods with input clock signal frequency detection and master mode output clock signal generation
JP3696194B2 (ja) * 2002-10-10 2005-09-14 株式会社東芝 半導体集積回路
JP4335561B2 (ja) * 2003-03-28 2009-09-30 Ｎｅｃエレクトロニクス株式会社 半導体集積回路装置
JP2005011166A (ja) 2003-06-20 2005-01-13 Renesas Technology Corp 情報処理装置
JP3963158B2 (ja) * 2003-08-19 2007-08-22 ソニー株式会社 半導体回路装置及びそのテスト方法
FI20040418A (fi) * 2004-03-18 2005-09-19 Nokia Corp Digitaalijärjestelmän kellokontrolli
KR100591524B1 (ko) * 2004-05-14 2006-06-19 삼성전자주식회사 버스 구조하에서 다이나믹 클록 게이팅이 가능한 슬레이브장치 및 그 동작방법
US7605723B2 (en) * 2004-12-14 2009-10-20 Cirrus Logic, Inc. Circuits and methods for implementing mode selection in multiple-mode integrated circuits
KR100649882B1 (ko) * 2005-07-19 2006-11-27 삼성전자주식회사 비정상 조건 검출회로, 집적회로 카드, 및 ｃｐｕ 작동방법
JP4764696B2 (ja) * 2005-10-07 2011-09-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100826496B1 (ko) 2007-02-06 2008-05-02 삼성전자주식회사 반도체 집적 회로 장치 및 그 동작 방법
JP2009211870A (ja) * 2008-03-03 2009-09-17 Ushio Inc 紫外線照射用光源
CN101452337A (zh) * 2008-12-18 2009-06-10 北京中星微电子有限公司 一种外接设备的控制方法和装置
JP2009187585A (ja) * 2009-05-25 2009-08-20 Renesas Technology Corp スタンバイモードからの復帰処理方法
DE102011076838A1 (de) * 2011-05-31 2012-12-06 Endress + Hauser Flowtec Ag Meßgerät-Elektronik für ein Meßgerät-Gerät sowie damit gebildetes Meßgerät-Gerät
US20130097568A1 (en) * 2011-10-14 2013-04-18 William W. Yang Global clock handler object for hdl environment
GB2513529A (en) 2012-11-15 2014-11-05 Ibm System and method of low latency data tranfer between clock domains operated in various synchronization modes
US9086688B2 (en) * 2013-07-09 2015-07-21 Fisher-Rosemount Systems, Inc. State machine function block with user-definable actions on a transition between states
US10732689B2 (en) * 2013-07-09 2020-08-04 Texas Instruments Incorporated Controlling the number of powered vector lanes via a register field
KR102488584B1 (ko) * 2018-07-13 2023-01-17 에스케이하이닉스 주식회사 다양한 주파수의 클럭 신호들을 수신하는 반도체 장치 및 이를 포함하는 시스템

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5266346A (en) * 1975-11-29 1977-06-01 Tokyo Electric Co Ltd Synch. clock control of microcomputer system
US4835728A (en) * 1986-08-13 1989-05-30 Amdahl Corporation Deterministic clock control apparatus for a data processing system
US5163146A (en) * 1988-10-14 1992-11-10 International Business Machines Corporation System responsive to interrupt levels for changing and restoring clock speed by changing and restoring a register value
US5115503A (en) * 1989-01-12 1992-05-19 Dell U.S.A. Corporation System for adapting its clock frequency to that of an associated bus only when it requires usage thereof
JPH0358207A (ja) * 1989-07-27 1991-03-13 Nec Corp マイクロコンピュータ
JP2762670B2 (ja) * 1990-03-30 1998-06-04 松下電器産業株式会社 データ処理装置
JP3089646B2 (ja) * 1990-05-17 2000-09-18 日本電気株式会社 Ｐｗｍ出力回路
KR930001417B1 (ko) * 1990-08-10 1993-02-27 금성일렉트론 주식회사 반도체 소자의 노이즈 방지방법
US5560017A (en) * 1990-11-09 1996-09-24 Wang Laboratories, Inc. System with clock frequency controller responsive to interrupt independent of software routine and software loop repeatedly executing instruction to slow down system clock
JPH0581447A (ja) * 1991-09-24 1993-04-02 Nec Corp マイクロコンピユータ
GB2260631B (en) * 1991-10-17 1995-06-28 Intel Corp Microprocessor 2X core design
DE69327612T2 (de) * 1992-05-08 2000-08-31 Nat Semiconductor Corp Schaltung und Verfahren zur Generierung eines stabilen Taktsignals mit Frequenzvervielfachung
JP3291569B2 (ja) * 1993-08-30 2002-06-10 三菱電機株式会社 マイクロコンピュータ
JPH07141053A (ja) * 1993-11-17 1995-06-02 Nec Niigata Ltd クロック発生回路
US5479648A (en) * 1994-08-30 1995-12-26 Stratus Computer, Inc. Method and apparatus for switching clock signals in a fault-tolerant computer system
US5586308A (en) * 1994-10-19 1996-12-17 Advanced Micro Devices, Inc. Clock control unit responsive to a power management state for clocking multiple clocked circuits connected thereto

Also Published As

Publication number Publication date
KR100363983B1 (ko) 2003-02-11
TW308657B (ko) 1997-06-21
US5774702A (en) 1998-06-30
JPH08234864A (ja) 1996-09-13
JP3505018B2 (ja) 2004-03-08

Similar Documents

Publication Publication Date Title
KR960018830A (ko) 반도체집적회로
US6525988B2 (en) Clock generating circuits controlling activation of a delay locked loop circuit on transition to a standby mode of a semiconductor memory device and methods for operating the same
KR960029960A (ko) 데이타 처리장치
US20060044925A1 (en) Limited output address register technique providing selectively variable write latency in DDR2 (double data rate two) integrated circuit memory devices
KR20000023258A (ko) 반도체 집적 회로 장치의 제어 방법, 반도체 집적 회로장치 및 반도체 기억 장치
GB2370667A (en) Semiconductor memory device having different clock frequencies for address and/or command signals, and data signals
KR970003207A (ko) 반도체 메모리 장치의 클럭 발생 장치
KR970024134A (ko) 두 차동 클록신호에 의해서 구동된 전압 발생 회로를 갖는 반도체 집적회로(Semiconductor integrated circuit having voltage generation circuit drove by two different clock signals)
KR100281896B1 (ko) 저속 테스트 장비로 테스트되는 더블 데이터 레이트 동기식 디램 집적 회로 장치
KR960025733A (ko) 디램(dram) 리프레쉬 회로
KR970051305A (ko) 동기형 반도체 기억 장치
KR960032501A (ko) 반도체 집적 회로 장치에 사용하는 스캔 테스트 회로
KR20020019375A (ko) 고주파 클럭 신호의 주파수를 낮추어 어드레스 및커맨드의 동작 주파수로 사용하고 서로 다른 주파수의클럭 신호들을 수신하는 반도체 메모리 장치, 이를포함하는 메모리 모듈 및 시스템 메모리 모듈
KR940007829B1 (ko) 싱글칩 마이크로 컴퓨터를 구비한 데이터 처리 장치
US20040093478A1 (en) Integrated circuit device and method for applying different types of signals to internal circuit via one pin
KR19980041606A (ko) 가변 억세스 타임을 보장하는 동기형 반도체 메모리 장치
KR100800132B1 (ko) 반도체 메모리 장치의 테스트 모드 엔트리 방법 및 이를 이용한 테스트 모드 신호선이 배치된 반도체 메모리 장치
KR100209218B1 (ko) 가변 주파수 클럭 발생회로
JP2001035148A (ja) データ処理装置
JP2004258888A (ja) 半導体集積回路
KR101161403B1 (ko) 공통 어드레스 버스를 가지는 반도체 메모리 장치의 내부어드레스 분배기
JP2001022692A (ja) マイクロコンピュータ及び制御システム
JP3166828B2 (ja) 半導体メモリ装置
JPH05327422A (ja) Ｄフリップフロップ回路
JPH06138191A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee