TW308657B - - Google Patents

Description

3u〇657 A7 B7 五、發明説明（1 ) 〔發明之背景〕 本發明係有關具備同步動作於時脈信號的複數個機能 組塊之半導體稹體電路，特別是有關利用在必須低消耗電 力的單晶片微電腦之技術。 於日本平成6年3月從日立公司所發行的「 H8/3048系列，硬體操作」被載示在P607〜P 3 2，單晶片微電腦的各機能組塊，係爲將系統時脈信號 0作基準而動作。所外加的系統時脈信號#，係從以被輸 入至設在單晶片微電腦的處所之外部時脈輸入端子（ EXTAL)之外部時脈、或是被連接至設在微晶腦的處 所之振盪端子的水晶或是陶瓷等的振盪子所產生的原振盪 而被產生。另外，在微電腦內的各機能組塊供給固有的時 脈信號之例被載示在日本專利特開平3 — 2 8 6 2 1 3號 。另外在日本專利特開平5 — 8 1 44 7號；載示針對含 有C P U (中央處理裝置）及其周邊電路之微電腦在各個 周邊電路配置時脈信號的分頻器及時脈選擇手段之技術。 在曰本專利特開平3 - 5 8 2 0 7載示以分頻電路分頻振 螢電路的輸出，並且從所被分頻的時脈信號選擇1個作爲 系統時脈信號之技術。 〔發明之作用〕 本發明者係爲關於單晶片微電腦用的半導體積體電路 的系統時脈信號進行以下的檢討· 系統時脈信號可以選擇是否作爲與原振盪相同的周波 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I j·--·- I- I - - 11 -I ·ι 二/ -......J·n 1-- i I I . * (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準扃負工消费合作社印装 A7

30〇65V B7 五、發明説明（2 ) 數、或是選擇所謂齒輪機能即是選擇是否作爲分頻原振盡 而得到的周波數。該樣的系統時脈信號係被共通的供給至 c P U (中央處理裝置）或其周邊的電路。針對上述齒輪 機能，係從單晶片微電腦的低消耗電力化之觀點，因應於 C P U所處理的內容，而期予轉換系統時脈信號的周波數 。另外，考童選擇一定不變的將原振盪分頻爲工作爲系統 時脈信號的情況、和預先將原振盪的振盪周波數變成 1/2 ，再將其與作爲系統時脈信號的該原振盪相同的周 波數的情況，兩情況相比較，則在兩者間若爲同於原振盪 的周波數時，系統時脈信號的周波數係前者爲後者的2倍 ，因此原振盪器的消耗電流就形成爲2倍。 然而，因應於C P U所處理的內容，在動作中轉換系 統時脈信號的周波數之情況，產生了以下的問題。例如使 用系統時脈0作爲串行通信介面（S C I )的基準時脈， 系統時脈信號的分頻比形成爲1/2的情況，SC I的發 信收信的位元比率或是波特（baud )比率形成爲1 / 2， 特別是起止同步式通信的情況就形成爲無法通信。因而， 在轉換系統時脈信號的周波數之際，必須變更S C I的位 元比率或是波特比率的設定，使其對應於所轉換後的系統 時脈信號。因此該系統時脈信號周波數的轉換必須在 SCI的動作停止中進行。 同樣的，一般的計時器等也使系統時脈信號時脈源的 情況•因減半系統時脈信號的周波數則該周期也變成2倍 ，所以對計時器不作變更設定則絕對的計時時間就形成差 本紙張尺度遑用中國國家標率（CNS ) A4现格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央樣隼扃貝工消費合作社印製 A7 308657 B7 五、發明説明（3 ) 異。對S C I或計時器以外的幾乎所有的周邊電路或是周 邊機能也必須進行同樣的再設定處理，該處理所須的軟體 負擔不會因忽視而得以減少》 (請先閲讀背面之注意事項再填寫本頁) 進而，將系統時脈信號的分頻比從1/2變更成 1 / 1而提高系統時脈信號的周波數時也是同的狀況。特 別是至高速的變更係爲產生高速處理作爲對C P U的處理 之情況，但在該情況，在周邊的機能因幾乎都進行上述設 定變更，加大時間的浪费，而成爲無法對應於高速處理所 必要的狀況。 然而，於上述的日本專利特開平3 — 2 8 6 2 1 3號 在微電腦的各機能組塊，供給固有的時脈信號，係形成爲 可以獨立的設定被供給至各機能組塊的時脈信號之分頻比 。因此，對於1個機能組塊其時脈信號分頻比的變更，但 不會影響到其他機能組塊，因而減少軟體的負擔。 經濟部中央樣準局貝工消费合作社印製 不過，供給獨立在各機能組塊的時脈信號時，必然形 成爲較長組塊配線的長度總和，換言之則爲變大容量。消 耗電流係爲信號線的容量（C)、電壓（V)、周波數（ f )之積的總和：由於是以Σ C · V · f表示，所以在所 使用的時脈配線所被消耗的消耗電流也依比例而變大。時 脈信號係爲在微電腦內部周波數（f )最髙的信號，因而 無法忽視所消耗的消耗電流。最少對於促使達到低消耗電 力不是個良策。 另外，當以任意的分頻比動作各機能組塊時，一端的 時脈信號的上昇變化點，不知形成在他端的時脈信號的那 本紙張尺度適用中國國家標準（CNS ) A4規格（2 i 〇 X 297公釐） 經濟部中央標準局員工消費合作社印製 A7 _ B7 五、發明説明（4 ) —相，因此信號的設定時間或吸持時間之確保會有困難， 當然會成爲非同步的介面。在所形成的非同步的介面，邏 設計爲複雜，並且在所形成的介面其必要的邏輯規模也變 大。 進而，以專用軟體實行時脈信號的轉換，則發生所定 的事像例如發生歸位或所定的插入要求時，c P U的高速 處理若爲必要的情況，辨識所形成的事像作爲其插入後， 實施插入例外處理，在插入處理過程中，轉換系統時脈信 號的分頻比後，形成爲進行所須的處理。因此，發生前述 事像後至所須的處理爲止的時間則增長，所以不適當。 本發明的目的係提供關於系統時脈信號並且可以賁現 低消耗電力化之半導體積體電路。 本發明的其他目的係提供其減少軟體負擔而將C P U 等的內藏機能組塊的動作速度形成爲可變之半導體積體電 路。 本發明的另外目的係提供在發生所定事像可以縮短作 所須的處理之時間之半導體稹體電路。 本發明的最後目的係提供將在不同所被供給的系統時 脈信號的周波數之機能組塊間的介面形成爲能簡單化之半 導體積體電路。 本發明的前述目的與新型的特徵由本說明書的記述及 附層的圓面就可了解。 以下，簡單的說明本申請案所揭示的發明當中較具代 表性的概要。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐) —^1 - - ---1 —^1 - - - - - 1-· ^^1 I— : n If— ^^1 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作杜印策

A7 B7五、發明説明（5 ) 〔1〕半導體稹體電路，具備振盪器（12)，及根 據該振遒器的輸出所形成的周波數，用以將一定的第2系 統時脈信號（< S )共通的供給至複數個機能組塊之第2 時脈信號配線（L2)、及對從上述振盪器（12)的輸 出被形成爲分頻比可選擇，並且形成周波數爲低於上述第 2系統時脈信號的第1系統時脈信號（0B)之時脈控制 電路（1 3 )及爲了將在上述時脈控制電路（1 3 )所形 成的第1系統時脈信號供給至所須的機能組塊之第1時脈 信號配線（L 1 ) » 〔2〕介由上述第1時脈信號配線而供給第1系統時 脈信號的機能組塊，係被形成爲主匯流排（1 ，2)。針 對微電腦等的資料處理，形成爲主匯流排所動作的C P U ，一般是由於命令及資料的取出而頻繁地的起動匯流排循 環。因此，在該些個主匯流排供給分頻比爲可變的系統組 塊信號，對於使半導體稹體電路成爲低消耗電力化係爲良 策。 〔3〕介由上述第2時脈信號配線而供給第2系統時 脈信號的機能組塊，係被形成爲輔匯流排（7，8，9 ， 10)。就是變更主匯流排的系統時脈信號之周波數，也 使其將串行通信介面的位元比率或是波特（band )比率， 再則計時器的計時周期等保持一定，這些係爲了使其不要 設定變更周邊機能組塊。 〔4〕在上述時脈控制電路（13)，可以備有以上 述主匯流排使其能設定爲了選擇第1系統時脈信號（史B (請先聞讀背面之注意事項再填寫本頁)

*tT 本紙張尺度通用中國國家標準（CNS ) A4規格（2丨0'〆297公釐） 305657 B7 經濟部中央標隼局貝工消费合作社印製 五、 發明説明（ 6 ) ) 的 分 頻 比 之 資 訊 的 蓄 碼 器 手 段 ( 1 3 2 ) 0 係 爲 了 使 其 以 C P U 等 的 主 控 匯 流 排 能 任 意 地 選 擇 分 頻 比 0 C 5 ) 在 介 由 上 述 第 1 時 脈 信 號 配 線 而 供 給 第 1 系 統 時 脈 信 ( Φ Β ) 並 且 連 接 作 爲 主 匯 流 排 所 動 作 的 機 能 時 脈 之 第 1 內 部 資 料 匯 流 排 ( I D Β ) 與 介 由 上 述 第 2 時 脈 信 號 配 線 而 供 給 第 2 系 統 時 脈 信 號 ( Φ S ) 並 且 連 接 作 爲 輔 匯 流 排 所 動 作 的 機 能 時 脈 之 第 2 內 部 資 料 匯 流 排 ( P D B ) » 資 料 匯 流 排 被 分 離 〇 以 被 連 接 在 第 1 內 部 資 料 匯 流 排 的 主 匯 流 排 » 而 選 取 被 連 接 在 第 2 內 部 資 料 匯 流 排 處 的 輔 匯 流 排 時 因 ntg 應 該 選 取 而 具 備 將 上 述 第 1 內 部 資 料 匯 流 排 連 接 在 第 2 內 部 資 料 匯 流 排 之 匯 流 排 控 制 器 ( 3 ) 0 在 第 2 內 部 資 料 匯 流 排 當 所 被 連 接 的 機 能 時 脈 的 輸 出 爲 全 部 高 阻 抗 狀 態 時 保 持 該 匯 流 排 的 狀 態 並 且 上 述 被 連 接 機 能 組 塊 在 被 讀 出 或 是 寫 入 時 依 此 而 設 有 容 許 改 變 匯 流 排 的 狀 態 之 吸 持 電 路 ( Η D 1 Η D 2 ) 〇 由 於 將 如 C P U 等 的 主 匯 流 排 頻 繁 地 起 動 匯 流 排 循 環 之 機 能 組 塊 9 連 接 至 與 輔 匯 流 排 不 同 的 資 料 匯 流 排 因 而 頻 繁 的 減 小 所 被 選 取 的 資 料 匯 流 排 之 負 荷 〇 關 於 被 利 用 在 選 取 的 頻 度 爲 相 對 較 低 的 資 料 匯 流 排 * 係 在 該 處 以 吸 持 電 路 吸 持 資 料 » 因 而 減 少 在 該 資 料 匯 流 排 上 的 充 放 尾 次 數 所 以 達 到 低 消 耗 尾 力 化 〇 C 6 供 給 上 述 第 1 系 統 時 脈 信 wt ( Φ B ) 的 機 能 組 塊 1 係 爲 提 供 以 該 第 1 系 統 時 脈 信 號 形 成 第 1 Arc 撕 交 叠 的 2 相 時 脈 信 號 ( Φ 1 Β » Φ 2 Β ) 之 ΛηΤ. m 交 叠 產 生 電 路 » 供 給 本紙張尺度適用中國國家標準（CNS > A4規格（210X25»7公釐） 經濟部中央標準局員工消費合作社印製 A7 _____B7_ 五、發明説明（7 ) 第2系統時脈信號（0 S )的機能組塊，係爲提供以該第 2系統時脈信號形成第2無交叠2相時脈信號（4 1 S、 02S)之無交叠產生電路（700)，第1無交！ft 2相 時脈信號（01B，02B)與第2無交叠2相時脈信號 (01S，02S)部分的位相爲一致（例如在第23圖 01S與02B的上昇時間），供給第2系統時脈信號的 機能組塊（例如第1 9圖的輔匯流排）係針對第2無交叠 2相時脈信號同步於上述位相一致的時間（例如在第2 3 圖的狀態301S的上昇），使其變化供給至被供給有第 1系統時脈信號的機能組塊（例如第1 9圖的主匯流排） 之信號。如果隨著該介面規格在使其相異系統時脈信號的 機能組塊間從資料被输出至输入且鎖定該输出資料爲止可 以確保第2系統時脈信號（0 S )的1周期以上的期間。 因此，將在系統時脈信號的周波數相異的機能組塊間之介 面簡易化，換言之則是簡易化爲了介面的時間設計。 〔7〕供給上述第1系統時脈信號（4 B )的機能組 塊係爲提供從該第1系統信號形成第1無交叠2相時脈信 號（01B，0.2 B)之無交叠產生電路；供給第2系統 時脈信號（¢) S )的機能組塊係爲提供從該第2系統時脈 信號形成第2無交叠2相時脈信號（41S，02S)之 無交叠產生電路（ 7 0 0 )。上述第1無交叠2相時脈信 號的第1相其時脈信號（例如第2 0圖的4 1 B)之低準 位期間係與第2無交叠2相時脈信號的第1相其時脈信號 (例如第2 0圖的0 1 S )之低準位期間爲一致；第1的 本紙張又度適用中國國冢橾準(CNS ) A4規格（210 X297公釐） " -10 - (請先閲請背面之注意Ϋ項再填寫本頁) 訂 經濟部中央標孪局員工消費合作社印製 A7 __B7_ 五、發明説明（8 ) 無交疊2相時脈信號的第2相其時脈信號（例如第2 0圖 的Φ 2 B )之高準位期間係與第2的無交叠2相時脈信號 的第2相其時脈信號（例如第2 0圖的0 2 S )之高準位 期間爲一致。各機能組塊的輸出與輸入，係爲使其同步於 第1相或是第2相的其中的時脈信號，在相異系統時脈信 號的機能組塊間，從資料被輸出至輸入且鎖定該輸出資料 爲止係可以確保第2系統時脈信號（0 S )的高於1周期 以上的期間。這會使在系統時脈信號的周波數所相異的組 塊間的介面簡易化，換之之係爲使介面之時間簡易化。 〔8〕被設置有將上述第1系統時脈信號（0 B )與 第2系統時脈信號（Φ S )選擇性的輸出至外部之輸出電 路（例如第26、27圖的1〇卩60、61) '及從上 述輸出電路的輸出形成爲非選擇狀態時，將該輸出電路的 時脈输入配線（1310，1311)強制在所定準位之 邏輯電路（1300、1301、1307)。在不須系 統時脈信號的外部輸出時，於上述時脈輸入配線抑止充放 電並且達成低消耗電力化。 〔9〕在每個機能組塊個別地抑止內部時脈信號等的 產生之其他觀點之發明係爲提供接受根據從振盪器（12 )的輸出所被形成的系統時脈信號（0S)，且形成同步 於該系統時脈信號之複數相的內部時脈信號（0 1 S， Φ 2 S )，再隨著所被形成的內部時脈信號而作動之複數 個機能組塊（7，8，9，10)，及爲了將以上述機能 組塊單位使其禁內部時脈信號的形成之資訊保持爲可換寫 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X297公釐） ^^^1 m^i ^^^^1 ^IBI— nn Bn^i Mae— f^n 一· . * 乂 'vs (請先閱讀背面之注意事項再填寫本頁) 11 S〇〇657 A7 __*_ _B7 五、發明説明（9 ) (請先閱讀背面之注意事項再填寫本頁) 之蓄碼器手段（133)，上述機能組塊具備以由上述蓄 碼器手段之對應資訊而在禁止內部時脈信號的形成時將該 內部時脈信號的變化使其停止在一定的狀態後保持內部狀 態之第1內部時脈控制手段（700)，且被形成在1個 的半導體基板。在未利用內藏的機能組塊內，內部時脈信 號的變化被停止，抑制因時脈信號的無意義變化之充放電 流其電力消耗。針對內部時脈信號停止狀態而使其保持內 部狀態，係爲省掉在選擇動作再開時改變內部電路而設定 的時間》 經濟部中央橾準局員工消費合作社印製 〔1 0〕上述機能組塊進而具備以選擇自身的作動而 以上述複數相的內部時脈信號（01S，02S)形成內 部時間信號（0 1 — PWM，02 — PWM)，且以自身 的動作成爲非選擇而將內部時間信號的變化使其停止在一 定的狀態後保持內部狀態之內部時脈控制手段（710) 。針對動作的非選擇狀態抑制在接受內部時間信號（多1 —PWM、0 2 — PWM)的電路之電力消耗。針對作動 作選擇狀態在停止內部時間信號的變化時使其保持內部狀 態，係爲在動作再開時節省更改內部電路而重新設定的時 間。 〔1 1〕上述內部時間信號係爲無交叠的2相時間信 號（Φ 1 — PWM，#2 — PWM);接受該時間信號而 動作的電路，係含有接受該第1相的時間信號而機動地動 作之動態電路（2 3)、及串連在該動態電路且接受第2 相的時脈信號而靜態地作動之靜態電路（21)等而形成 本紙张尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 12 - 經濟部中央橾準局員工消费合作社印製 A7 ____ B7 五、發明説明（l〇 ) 。無交S2相的靜態信號（¢1- PWM、02 — PWM )當中由於工作較大的相之時脈信號供給至動態電路的輸 出負荷容量的保持時間就是爲有限鎖定時間也相對的變短 ，所以可以擴展周波數低減範圍。進而與用靜態鎖定電路 構成雙方的情況作比較，則可以縮小電路的物理規模。 〔1 2〕根據事像檢出而強制地變更系統時脈信號的 周波數之其他觀點的發明，係爲具有單數或複數個第1機 能組塊（1 、2)、及對第1機能組塊在檢出要求例外的 處理之內外的事像（EVENT)之發生而對應的第1機 能組塊輸出要求例外的處理的信號之事像檢出電路（4) 、及對第1機能組塊使其發生要求例外的處理之事像的單 數或複數個第2機能組塊（7，8，9 > 10)、及將被 供給至上述第1機能組塊和事像檢出電路之第1系統時脈 信號（0 B )的周波數使其可選擇的形成爲可變的同時， 根據以上述事像檢出電路的所須事像的檢出而將周波數的 選擇狀態強制在所定的狀態之選擇控制手段（1 3 1 ，1 3 2 )等之半導體稹體電路。當發生所須的事像時，所被 設定的系統時脈信號周波數就是較低，選擇控制手段也可 以將系統時脈信號周波數的選擇狀態強制在所須的狀態例 如強制在最高周波數選擇狀態，依此，在發生所定的事像 時，縮短至作所須的處理爲止的時間。 〔1 3〕上述選擇手段，具有將用以周波數選擇的控 制資訊保持在可改寫之第1蓄碼器手段（13 2)、及隨 著保持該第1蓄碼器手段之控制資訊而選擇第1系統時脈 本紙張尺度遑用中國國家標隼（CNS ) A4况格（210X 297公釐） ' -13 ~

In ^^^1 —^n I ........ = L HI ! - 1.^1 nn ^^^1 ,-·-* (請先閲讀背面之注意事項再填寫本頁) 308657 A7 B7 五、發明説明（12 ) 係以被供給該周波數爲一定的第2系統時脈信號（0 S ) 形成內部時脈信號（01S ’ 02S)後依該信號而動作 ，並且在第2機能組塊單位設置保持在可改寫爲了使其禁 止上述內部時脈信號的形成之資訊的第2蓄碼器手段，根 據以上述事像檢出電路的所定事像的檢出（例如重設）， 上述第2蓄碼器手段，係被初化成爲禁止內部時脈信號的 形成之狀態。爲了使其減低在重設等的所定事像發生時其 初期狀態的電力消耗。 〔1 7〕爲了強制的變更系統時脈信號的周波數而利 用插入向量等的向童與成對的控制資訊之另外觀點的發明 ，係提供中央處理裝置（1)、及對中央處理裝置輸出要 求例外的處理的信號之事像檢出電路（4)、及中央處理 裝置的周邊電路（7，8，9，10)，及可選擇地指示 被供給至上述中央處理裝置及事像檢出電路之第1系統時 脈信號（0B)的周波數之第1蓄碼器手段（132)、 及在接受第2系統時脈信號（4 S )而動作的上述周邊竃 路單位將爲了使其禁止該內部時脈信號的形成之資訊保持 爲可改寫的第2蓄碼器手段（1 3 3 ):上述中央處理裝 置當從事像檢出電路具有例外的處理要求時，從因應於該 要求的向量與成對的區域（第3 0圖的位址0 ，4 ，8 ， 1 2 )取得設定在第1及第2的蓄碼器手段之控制資訊》 係爲了因應事像的種類而使其能仔細的實行低消耗電力設 定。 〔18〕上述中央處理裝置（1)，當從事像檢出電 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央橾隼局員工消費合作社印製 經濟部中央榡準局員工消費合作杜印製 A7 B7 一—— -- — —--五、發明説明（11) 信號的周波數之選擇器’第1蓄碼器手段，具備在於第1 狀態（ = 〇)指示特定周波數（0OSC)的選擇的同時 根據以上述事像檢出電路的所定事像的檢出而被強制在上 述1狀態之第1記憶區域（MSME )、及針對在該第1 記億區域其第2狀態（MSME=1)儲存爲了所須的周 波數選擇之資訊的第2記憶區域（CKS1 ，CKS〇) 等而形成。當發生所定的事像時，因可以將第1記憶區域 (MSME )強制在第1狀態（=0 )，所以能簡單處理 就將系統時脈信號強制在特定周波數。 〔1 4〕上述第1機能組塊係爲中央處理裝置（1 ) ，從上述事像檢出電路供給要求上述例外處理的信號之中 央處理裝置，係爲在從該例外的處理之復歸之際，可以將 第1記憶區域設定在第2狀態（MSME=1)。因此， 中央處理裝置.在實行所被要求的例外處理後，就是復歸在 具有該要求時的處理或是其次的情況，也不須使其退避及 復歸第2記憶區域（CKS1 ，CKS2)之值其自體。 〔1 5〕上述第1機能組塊係爲資料傳送控制器（2 )’從上述事像檢出電路供給要求上述例外的處理之信號 的資料傳送控制器，係輸出指示該例外的處理完了之信號 (132)，上述邏輯手段係可以指示該完了之信號的活 性狀態而將第1記憶區域設定在第2狀態（MSME = 1 )°依此將系統時脈信號恢復至原樣，因而在中央處理裝 置或是軟體不須任何負擔。 〔16〕上述第2機能組塊（7，8，9，10)， 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 14 - 經濟部中央標準局員工消費合作社印製 A7 _____B7 五、發明説明（13 ) 路（4 )具有例外的處理要求時，以第1及第2蓄碼器手 段，在設定從因應於該要求的向量與成對的區域所取得的 控資訊之前，爲了從該例外的處理復歸而使其退避第1及 第2蓄碼器手段之值》在所被要求之例外的處理完了後， 係爲了對處必須復歸至事像發生之前的狀態之情況。 〔1 9〕用分頻電路可產生低分頻比的分頻電路信號 未從分頻電路器供給，用機能組塊內的分頻器個別的產生 之其他觀點的發明，針對具備振盪器（12)，及根據從 振盪器的輸出而形成系統時脈信號之時脈控制電路（13 )、及接受從時脈控制電路的系統時脈信號而動作之複數 個機能組塊等而形成的半導體稹體電路，系統時脈信號（ 0 S )係在其他相對的必要分頻比較小的時脈信號（第6 圖的0 S/2 )之機能組塊，於每個機能組塊設置分頻系 統時脈信號之分頻器，並且對於相對的必要分頻比較大的 時脈信號（0/8、¢/1 6 )之複數個機能組塊而設置 共通的產生該時脈信號而供給的分頻電路後所被構成。在 低比的時脈信號也直接供給至複數個機能組塊之情況，由 於是低分頻比在該時脈信號傳輸系因而形成較大電力消耗 〇 依據上述過的手段，被供給至如周邊電路或是輔匯流 排的機能組塊之系統時脈信號（也示爲周邊時脈信號）係 爲獨立的；由於被供給至如主匯流排的機能組塊之系統時 脈信號（也示爲主匯流排時脈信號）的分頻比成爲可變’ 所以因應C P U等的動作狀態，而增加上述主匯流排時脈 本紙張尺度通用中國國家標準（CNS ) A4規格（210X：297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經潦部中央樣率扃負工消費合作社印製 A7 _B7________五、發明説明（l4 ) 信號之分頻比，可以實現低消耗電力化。 上述周邊時脈信號因可以固定，所以就是變更上述主 匯流排時脈信號，s C I的位元比率至波特比率’或時間 的周期爲了保持一定，也不須因至c P U等的系統時脈信 號的周波數變更而使其變更這些個周邊機能組塊的設定。 周邊機能組塊因與主匯流排比較而動作頻度較低’所 以只在所定的信號被輸入時使其動作，另外’由於因應於 所須可禁止其動作，所以半導體稹體電路成爲更低消耗電 力化。此時，在於動作禁止狀態之周邊機能組塊保持內部 狀態，係使其在動作許可後就可以直接再開動作。 將上述周邊時脈信號等的時脈信號儒入至複數個機能 組塊作爲共通的時脈信號，係比在各機能組塊供給獨立的 時脈信號，還減小時脈配線的配線容量，並且使其減小消 耗電力。 將主匯流排信號，比周邊時脈信號經常是同等或是遲 緩，並且將主匯流排與周邊機能組塊間的介面信號，由於 使其同步於主匯流排時脈信號與周邊時脈信號的例如共通 的變化點，因而將主匯流排與周邊機能組塊間的介面使其 可以作爲簡易的同步介面。進而縮小半導體積體電路的邏 輯規模，並且達到製造費用的減低及低消耗電力化。 〔圖面之簡單說明〕 第1圖係爲有關本發明的半導體稹體電路之一實施例 其單晶片微電腦之方塊圖。 (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 經濟部中央標準局員工消費合作杜印裝 θ 0 δ 6 5 7 Α7 Β7 五、發明説明（I5 ) 第2圇係表示第1圖的單晶片微電腦之變形例的方塊 圖。 第3 (A)圖係表示各機能組塊的代表性的邏輯電路 之構成例；第3 ( B )圖係表示以CMO S動態電路構成 順序電路之例：第3(C)圖係表示被用於本實施例的單 晶片微電腦其CMO S動態電路的一例之圖。 第4圖係表示分頻電路的一例之方塊圖。 %#*是羞一分頻電路的一例之動作時間圖。 看概PWM時間的一例之方塊圖。 第7 (A)圖係表示無交叠產生電路的一例之邏輯電 路圓；第7 (B)圚係表示時脈控制電路的一例之邏輯電 路圖；第7 ( C )圖係表示被採用於的無交叠產生電路的 一例之邏輯電路圖。 第8圖係爲第6圖的P W Μ時間的一例的動作之時間 圖。 第9圓係表示第1圖所示的單晶片微電腦之時脈振盪 器及時脈控制電路的一例之方塊圖。 第10 (Α)圖係爲將以MSM位元、CKS1位元 、CK S0位元的邏輯值其時脈信號的選擇形態之一例作 爲說明圖；第10(B)圖係表示選擇器的一實施例之邏 輯電路圖》 第1 1 (A)圖及第1 1 (B)圖係表示控制模組制 動模式之模組制動控制蓄碼器之蓄碼器構成，以及控制中 速模式之時脈控制蓄碼器之蓄碼器構成例其說明圖》 本紙張尺度適用中國國家標準（CNS ) A4規格（210'X 297公釐） (請先閲讀背面之注意事項再填寫本頁) J· 訂 (44.¾ 弟中 正修 丹 774/ A B 年 5 8國 民 常 Ψ 利頁專正 號修

AM e C 其 撕2器 説1碼 明第蓄 發 制五.控

S 圖 Τ 第 7 制 組 模。 於圓 在明 爲說 係之 圖 5 NJ/ P c T ( S 2 Μ 制 組 模 於 在 爲 碼 蓄 制 。 控 圖脈 明時 說爲 係之係 圖 3 圖 ) Ρ \1/ B T C ( S ( 3 Μ 4 IX~IX 第 4 第 ? p t 圖 T 圖 % S \1/ ΑΜΑ C 其 C 3 器 4 1 碼 1 第蓄第 制 控 煩餚凑員砂71-沐溱是否變更實質内容 經濟部中央橾率局員Η消費合作社印製 系 其 腦 電 微 片 晶 單 的 例 施 實 本 在 於 眼 著 爲 係 。 圖 圖 5 明 1 說第 之 器 圈 塊 方 之 例 - 的 略 概 之 元 位 。 Ε 圖 Μ 作 S 動Μ 的示 略表 概係 之圖 號 6 信 1 脈第 時 統 間 時 作 動 的 例1 其 時 生 發 求 要 入 gm 推 於 在 爲 係 圖 7 τ-Η 第 ----------.裝-- (請先閱讀背面之注意事項再填寫本頁) 圖 動 的 例 1 其 時 生 發 求 要 動 起 C T D 於 在 爲 係 圖 8 · 1圖 第間 時 作 介 IX 第 其 間 之 排 流 匯 辅 每 排 流 匯 主 於 在 爲· 係圖 η略 9 概 1 之 第格 規 面 流 匯 輔 與 脈 時 排 流 匯 主 的 圖 9 X 第 * 著圖 鼸間 爲時 係之 Η 例 ο 1 2 的 第脈 時 介 2 第 其 間 之 tr 0 流 匯 輔 與 kr 流 匯 主 於。 在圖 爲明 係說 圖略 1 概 2 之 第格 規 面 流 匯 輔 與 脈 時 kr 流 匯 主 的 圖 IX 2 第。 著圖 隨間 爲時 係之 圖例 2 | 2 的 第脈 時 動 他 其 之 脈 時 OIL· 5¾ 流 匯 輔 與 脈 時 μρ 0 流 匯 主 爲 係 圖 3 . 2Η 第間 時 作 本紙張尺度逋用中國國家橾率（CNS ) Μ规格（210Χ297公釐） 19 - 訂 a: A7 B7 經濟部中央標隼局員工消費合作社印裝 五、 發明説明 〔17) 1 第 2 4 rgri 圖 係 爲 在 於 對 輔 匯 流 排 的 讀 出 動 作 其 匯 流 排 介 1 I 面 的 — 例 之 時 間 圖 0 1 I 第 2 5 圖 係 爲 在 於 對 輔 匯 流 排 的 寫 入 動 作 其 匯 流 排 介 1 1 I 面 的 —. 例 之 時 間 ran 圓 〇 請 1 1 1 第 2 6 圖 係 爲 了 說 明 使 其 選 擇 性 的 能 外 部 輸 出 時 脈 信 讀 背 1 Si# φ S 及 Φ B 的 構 成 之 —* 例 其 說 明 圖 〇 I 意 1 1 第 2 7 圖 係 爲 了 說 明 使 其 選 擇 性 的 能 外 部 输 出 時 脈 信 事 項 I 號 φ S 或 是 Φ B 的 其 中 —· 個 的 構 成 之 —. 例 其 說 明 圖 Q 再 填 寫 1 本 第 2 8 ( A ) 圖 及 第 2 8 ( B ) 圖 係 爲 在 第 2 7 圖 的 頁 、_〆 1 I 構 成 所 必 要 的 P Η I S / 位 元 之 說 明 圖 〇 1 I 第 2 9 圖 係 表 示 單 晶 片 微 電 腦 的 內 部 匯 流 排 的 其 他 分 1 1 | 割 例 之 概 略 方 塊 圖 〇 1 訂 第 3 0 ( A ) 圖 第 3 0 ( C ) 圚 係 爲 了 說 明 指 定 低 1 1 消 耗 電 力 狀 態 之 向 量 配 列 與 該 1 青 況 的 儲 存 棧 之 一 例 其 說 明 1 1 ΓΒΊ m 〇 1 1 第 3 1 圖 係 爲 在 於 將 低 消 耗 電 力 資 訊 配 置 成 向 量 之 實 / | 施 例 其 例 外 處 理 時 及 返 回 時 的 一 例 其 動 作 時 間 圖 0 1 I 第 3 2 圖 係 代 表 性 的 表 示 低 消 耗 電 力 控 制 蓄 碼 器 的 1 1 1 I 位 元 分 的 構 成 的 一 例 之 方 塊 ran 圍 〇 1 第 3 3 圖 係 表 示 時 脈 振 盪 器 及 時 脈 控 制 電 路 之 其 他 例 1 1 之 方 塊 圖 〇 1 1 第 3 4 圖 係 爲 專 門 表 示 從 第 3 3 rm 圖 的 時 脈 控 制 電 路 至 1 | 其 他 機 能 時 脈 的 時 脈 信 號 Φ 1 L Φ 2 L 之 供 給 形 態 其 單 1 I 晶 片 微 電 腦 之 俯 概 略 方 塊 圖 〇 1 1 1 本紙張尺度適用中國國家標準（CNS)M規格（则97公慶） 經濟部中央標準局員工消費合作社印製 A7 __B7 五、發明説明（丨8 ) 〔實施例〕 <<單晶片微電腦的機能訊息塊> > 在第1圖係表示有關本發明的半導體積體電路其一實 施例之單晶片微電腦的方塊圖》該單晶片微電腦，係提供 中央處理裝置（CPU) 1 、資料轉換控制器（DTC) 2、匯流排控制器（BSC) 3、插入控制器4、唯讀記 憶體（ROM) 5、隨機存取記憶體（RAM) 6、計時 器7 '時間監視計時器（WDT) 8、串行通信介面（ SC I ) 9、類比/數位（A/D)轉換器10、第1〜 第11輸出輸入通道I/O P 1 〜I/O P 1 1 、時脈振盪器（CPG) 12、時脈控制電路13、及分 頻電路14的機能時脈（亦稱爲電路模組），這些機能組 塊，並非被侷限於此組成，以皆知的CMO S半導體積體 電路之製造技術，而被形成在單結晶矽的一個半導體基板 上。上述計時器含有 PWM (Pulse Width Modulation) 計時器作爲範例，針對計時器7特別是指P W Μ計時器時 大致上係表示PWM計時器。 在上述單晶片微電腦，被設置有複數個外部端子。外 部端子當中在電源端子被供給有接地準位（Vss)、電源 電壓準位（Vcc)、類比信號用接地準位（AVSS)、類 比信號用電源電壓準位（AVCC)。在外部端子除了上述 電源端子以外具有重設（RES)、待命（STBY)、 模式控制（MD0〜MD2)、時脈輸入（EXTAL、 本紙張尺度適用中國國家樣率（CTNS > A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 -21 - 3ύδ657 Α7 Β7_ 五、發明説明（19) XTAL)、無法標記的插入（NMI)的各端子等作爲 專用控制端子。 (請先閱讀背面之注意事項再填寫本頁) < <單晶片微電腦內部匯流排構成> > 第1圖所示的上述各機能時脈，係以內部匯流排而相 互的被連接β內部匯流排係以含有位址匯流排及資料匯流 排的其他讀出信號 '寫入信號、匯流排大小信號等之控制 匯流排所形成。在內部的位址匯流排存有I ΑΒ、ΡΑΒ 。內部的資料匯流排則存在有I DB及PDB。這些個 I ΑΒ、ΡΑΒ及I DB、PDB的匯流排，係以匯流排 控制器了而相互介面。 經濟部中央樣準局員工消費合作社印製 內部賨料匯流排I DB、內部位址匯流排I ΑΒ，具 有作爲主匯流排而動作的C P U 1或是D T C 2的其中一 個爲選擇性的匯流排權而被使用。那一個給予匯流權’係 以匯流排控制器3的控制作決定。匯流排控制器3 ’含有 解讀被輸出至內部位址匯流排I A Β的資訊後’判定是否 選擇那個機能組塊之機能組塊選擇電路MS »機能組塊選 擇電路M S、係以位址信號辨識所被選擇的機能組塊’並 且活性化所被識別的機能組塊所對應的模組選擇信號（無 圖示）。依照以該機能組塊選擇電路MS所解讀的資訊’ 而決定（選擇）I AB與PAB之間、及Ϊ DB與PDB 之間是否連接或是不連接。即是此時的選取對象在被結合 在內部匯流排I ΑΒ、I DB的電路模組之情況匯流排控 制器3係未將內部匯流排PAB、PDB連接至I AB、 本紙張尺度適用中國國家標準（CNS > A4規格（2丨0X297公釐） - 22 ~ 經濟部中央標準局員工消費合作杜印裝 A7 -_____B7__________ 五、發明説明（2〇 ) I DB。然而選取對象在被結合在內部匯流排pab ' P D B的電路模組之情況匯流排控制器3係將內部匯流排 PAB、PDB 連接至 IAB、IDB。 針本本說明書，主匯流排係意味著可以輸入（形成） 或是輸出至匯流排的位址，亦可以輸入輸出資料之模組； 輔匯流排係意味著不能输出（形成：）至匯流排的位址’位 址的輸入及資料的输入輸出則爲可能之模組。 內部匯流排IAB、IDB被連接至CPU1 、 DTC2 、R0M5 、MAM6 ，匯流排控制器3。進而 ，內部位址匯流排I A B係爲了使其能與未圖示的外部位 址匯流排連接，因而被連接至輸入輸出進出口 I / 0 P 1 〜I /0P 3，內部資料匯流排I DB係爲了能與無圖示 的外部資料匯流排連接，因而被連接至輸入輸出進出口 I/0P4、I/0P5 » 內部匯流排 PAB、PDB 係 被連接至匯流排控制器3、計時器7、時間監視計時器8 ' SC I 9、A/D轉換器10、插入控制器4、及輸入 輸出進出口I/OP1〜I/OP11。內部匯流排 PAB、PDB介由輸入輸出進出口 I/OP1〜】/〇 P 1 1而被利用在外部選取時的匯流排介面控制’係以匯 流排控器3控制。 將上述內部匯流排形成爲I AB、I DB與PAB、 P D B的2系統化，則在隨著匯流排選取的利用頻度較多 的電路模組，考慮使其共有相對負荷較小的匯流排。另外 在以C P U 1的匯流排進出當中，命令給予的次數比資料 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 -23 - 經濟部中央標準局員工消費合作杜印製 五、發明説明（2!) 進出的次數還多。另外，爲了使其提高C P U 1的處理性 能，所以必須因應於所處理的內容而給予命令，因而增高 單位時間的命令給予次數。顧慮到此點，在本實施例將作 爲主匯流排模組的CPU1 、DTC2 ;及儲存作爲 CPU1的作業區域的RAM6 ，或程式等的R0M5等 與其他的電路模組分隔開後連接至相對負荷較小的內部匯 流排 I A B、I D B。 在以CPU1的匯流排進出當中，命令給予的次數比 資料進出的次數還多。另外爲了使其提高C P U 1的處理 性能，所以必須因應於所處理內容而給予命令，因而提高 單位時間的命令給予頻度。C P U 1的命令大多是設置在 內藏R0M5或是外部記億體（無圖示）。因此程式記憶 體若在外部記億體時也是介由輸入輸出進出口 I /0 P 1 〜I/0P5而利用內部匯流排IAB、IDB亦可，因 此不使用多數被連接與命令給予無關係的電路模組而造成 負荷較大的內部匯流排PAB、PDB亦可完成。 內部匯流排PAB、PDB，係使其當未使用該匯流 排時，而能保持在該匯流排之前的值。例如在內部匯流排 P D B的各信號線被結合有靜態鎖定電路，當未使用內部 匯流排P D B時，在該匯流排被連接有輸出端子之電路模 組之該輸出端子係爲髙輸出阻抗狀態，以上述靜態鎖定電 路而使其保持匯流排P D B之前的值。如果使用CMO S 電路時，該情況；因爲未變化信號狀態，所以可以將這些 個PDB的消耗電流視爲幾乎0。PAB、PDB如第1 (請先閱讀背面之注意事項再填寫本頁) 本紙垠尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -24 - 經濟部中央標準局員工消費合作社印製 A7 _____B7___五、發明説明（22) 圖所示，由於所被連接的對象較多、配線容量較大，因而 使其減少在這些匯流排所發生的信號變化頻度，換言之連 接相對利用頻度較低的電路模組，所以達到低消耗電力化 。即是在隨著匯流排進出的利用頻度較多的電路模組使其 共有相對負荷較小的匯流排I A B、I D B。 < <單晶片微電腦的時脈供給系統> > 本實施例的單晶片微電腦係同步於以時脈振盪器12 及時脈控制電路1 3所產生的系統時脈信號而動作。各機 能組塊係用以根據該系統時脈信號而形成的相互不交叠的 2相時脈信號而作動。依據本實施例，系統時脈信號大致 分爲08與#5。便利上統稱系統時脈信號05與08並 也單獨以0表示系統時脈。同樣的對於根據0 S所形成的 無交疊的2相時脈信號01S、02S ，然後對於/B所 形成的無交®的2相時脈信號0 1 B、2 B而總稱這些 也有只以01 、#2表示。另外，從時脈振盪器12所輸 出的時脈信號係如圓示作爲4 0 S C。 上述系統時脈信號4 B，例如被供給至CPU 1 、 DTC2、匯流排控制器3 、插入控制器4、外部匯流排 的介面用、輸入輸出進出口 I/OP 1〜I/OP 5作爲 主匯流排時脈。爲了將時脈信號0 B供給至各電路模組之 時脈信號配線係如圖所示作爲L 1 ，時脈信號^ B係針對 時脈控制電路13由於分頻時脈信號#〇SC而被形成》 針對本實施例，分頻比爲可選擇。時脈信號0 B的分頻比 (請先聞讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4说格（210X 297公釐） 25 - 經濟部中央標準局員工消費合作社印製 308657 A7 __B7_五、發明説明（23 ) 如果較大時，依此比例，接受系統時脈φ B之電路模組的 部分之動作周波數則降低，消耗電力也減低。所接受的部 分，原則上係隨時在動作狀態。例如插入控制·器4必須隨 時監視插入要求的發生，如果發生插入要求時，則發生所 定的狀態遷移，由於是必須在CPU1或DTC2要求處 理。因此針對該電路部份可以以時脈信號0 Β控制該作動 周波數，係爲實現因應於所須而減低在於單晶片微電腦全 體的消耗電力。 他方的系統時脈信號# S，被供給至計時器7、時間 監視計時器8、SC I 9、A/D轉換器、輸入輸出 Ι/ΟΡ1〜Ι/ΟΡ11 ，作爲周邊時脈。爲了將系統 時脈信號Φ S供給至各電路模組之時脈信號配線係如圖示 作爲L 2。 從第1圖明白，時脈信號，除了 ROM5 、ΜΑΜ6 之外被供給至各能組塊，作爲全體的時脈信號之配線長成 爲相當的長。如第1圖所示，供給時脈信號0 8的機能組 塊，及供給時脈信號0 S機能組塊，分別被一定程度的局 部存在化。依此，可以抑制爲了時脈信號之總配線長。至 少可以在全部的機能組塊各別供給獨立的時脈信號的情況 還縮短全體的配線長。由於抑制時脈信號的總配線長’因 而可以抑制寄生在該配線的容量成分。時脈信號因爲信號 變化的周數較大，由於抑制時脈信號配線的容量（由於縮 短配線長），所以可以抑制消耗電力。 系統時脈信號Φ Β的周波數，例如如後述可以逐次以 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率（CNS ) Α4规格（210X 297公釐） A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明（24 ) 軟體變更分類比的設定。對於此點，系統時脈信號0 S的 周波數係被固定。另外，時脈控制電路1 3係對D T C 2 、計時器7、時間監視計時器8、SC I 9、A/D轉換 電路1 0，供給時脈控制信號。所供給的時脈控制信號， 係爲許可/停止在上述機能組塊內其時脈信號的作動（時 脈信號的變化）。關於所供給的時脈控制，例如被記載在 曰本專利特開昭60 - 1 9 5 6 3 1號等。不過在所記載 的例未考量到關於停止時脈動作的期間中之機能組塊之作 動。依據本發明群的檢討，停止機能組塊的時脈之期間中 ，應保持內部狀態。該樣的機能組塊係爲同步作動於根據 系統時脈信號Φ S而形成的無交叠的2相時脈信號0 1 、 ¢2 ，其詳情依據第3 (A)圖〜第3 (C)圖載述於後 ，以靜態電路構成同步於Φ1的順序電路；以靜態電路構 成同步於4 2的順序電路。 <<在單晶片微電腦其模組制動> > 關於在單晶片微電腦其模組制動該詳情載述於後，概 略的如下所述。從時脈控制電路1 3、對DTC2、計時 器7、時間監視計時器8、SC I 9、A/D轉換器1 〇 供給時脈停止信號即是供給模組制動信號（在於第1圖係 將各別被供給模組制動信號總稱爲M S T P如圖示）。所 供給的模組制動信號MSTP係從時脈控制電路13對各 機能組塊供給作爲固有的信號》在以複數波道所形成的 SC I時於每個波道分配模組制動信號MSTP亦爲可能 I m - - 11 ii - -I n-L【1 ...... n - 1 I..... Τ» * 一 f ，T (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -27 302657 A7 __B7 五、發明説明（25 ) (請先閲讀背面之注意事項再填寫本頁) 。關於所供給的機能組塊單位之時脈停止，被記載在日本 平成6年3月，日立製作所發行「H8 / 3048系列， 硬體手冊」P · 607〜P632 ;及日本專利特開昭 6 0 — 1 9 5 6 3 1等。然而時間監視計時器8當作爲時 間監視計時器的機能時，模組制動信則爲無效。時間監視 計時器8係爲監視系統的機能上爲了防止因誤訊而停止。 關於其詳情載述於後。在前述日本平成6年3月，日立製 作所發行「H8/3048系列，硬體手冊」P607〜 P632 ，當時脈停止時，機能組塊形成爲重設狀態，而 造成必須再設定內部蓄碼器。例如，在起止同步式S C I ，當動作再開時，輸出1訊框分的序言後，無法立刻進行 作動。在PWM計時器7形成爲必須設定時脈選擇或工作 。對於此點，本實施例，當時脈停止時，機能組塊仍然保 持內部狀態》 < <時脈同步型內藏記憶體之採用> > 經濟部中央標準局員工消費合作社印製 第2圖表示第1圖的單晶片微電腦之變形例之方塊圖 。第2圖所示的單晶片微電腦，係對第1圖ROM5及 RAM 6形成爲同步動作於時脈信號之電路形式，例如在 這些ROM5及RAM6被供給有與供給至C P U 1相同 的時脈信號0 B。該樣由於使其將內藏記億體R 〇M 5、 RAM6同步於主匯流排CPU1、DTC2之時脈而使 其動作，因而可以進行高速的動作。作爲同步動作於時脈 之RAM6係可以列舉同步脈衝•靜態RAM等。作爲同 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -28 - A7 B7 經濟部中央橾準局員工消費合作社印製 五、 發明説明 (26 ) 1 步 動 作 於 時 脈 之R 0 Μ 5 係 可 以 列 舉 時 揚 R 0 Μ ' 1 | E E P R 〇 Μ 、及 瞬 時 記 憶 體 等 〇 1 1 I < < 各 機 能 組 塊的 內 部 電 路 > > 請 先 I 1 1 在 第 3 ( A ) 圖 表 示 構 成 各 機 能 組 塊 的 邏 輯 電 路 之 代 閲 讀 背 1 ! 表 性 組 塊 例 〇 各個 邏 輯 電 路 基 本 上 含 有 組 合 電 路 2 0 TE7 之 1 及 同 步 且 作 動 於時 脈 信 號 Φ 2 而 作 爲 該 輸 入 該 電 路 輸 出 之 忍 事 項 I 再 1 順 序 電 路 2 1 、及 輸 入 順 序 電 路 2 1 的 輸 出 之 組 合 電 路 2 填 寫 本 2 ' 同 步 且 作 動時 脈 信 號 Φ 1 而 作 爲 輸 入 組 合 電 路 2 2 的 頁 ^ 1 I 輸 出 之 順 序 電 路2 3 等 > 將 其 作 代 表 而 將 電 路 作 爲 單 位 〇 1 1 I 另 外 因 應 於 所 須， 從 順 序 電 路 2 3 至 組 合 電 路 2 0 信 號 構 1 1 I 成 爲 循 環 性 傳 達亦 可 〇 從 外 部 的 輸 入 信 號 被 输 至 其 中 的 電 1 訂 路 輸 入 至 外 部的 輸 出 信 號 係 從 其 中 的 電 路 輸 出 ( 未 圖 示 1 1 1 ) 在 第 3 ( B ) 圖 表 示 以 C Μ 0 S 動 態 電 路 構 成 上 述 順 1 1 | 序 電 路 2 1 2 3 之 例 0 例 如 順 序 電 路 2 1 係 以 C Μ 0 S / I 同 步 反 向 器 2 10 與 C Μ 〇 S 反 向 器 2 1 1 的 串 聯 電 路 所 1 1 I 稱 成 順 序 電 路2 3 係 以 C Μ 0 S 同 步 反 向 器 2 3 0 eta 與 1 I C Μ 〇 S 反 向 器2 3 1 的 串 聯 電 路 所 德 稱 成 0 針 對 順 序 電 路 1 1 2 1 同 步 反 向器 2 1 0 係 以 時 脈 信 號 Φ 2 的 高 準 位 而 可 1 1 能 輸 出 作 動 » 針對 順 序 電 路 2 3 » 同 步 反 向 器 2 3 0 係 以 1 | 時 脈 信 號 Φ 1 的高 準 位 而 能 輸 出 動 作 0 Ρ 通 道 型 Μ 0 S 電 1 I 晶 腰 2 1 2 係 在動 作 待 機 時 因 被 形 成 爲 低 準 位 的 信 號 1 1 I S I G 而 成 0 N狀 態 t 將 反 向 器 2 1 1 的 輸 入 強 制 成 電 源 1 1 1 本紙张尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） B7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（27 ) 電壓而將內部形成爲保持之前值的狀態。該信號S I G可 以使用類似於第9圖所示的振盪停止信號1 3 5 » 針對第3 ( B )圖所示之電路形式，資訊傳輸係以對 同步反向器2 1 〇、2 3 0的輸出負荷容量之充電及放電 而機能地實行。依該樣由於使用2相無交叠時脈信號沴1 、舍2與動態電路，所以能縮小電晶體數，並且能縮小半 導體積體電路之物理性規模。不過這是以儲存在負荷容量 之電荷進行資料的保持，由於存在從負荷容量的洩漏電流 ’所以資料的保持只能在有限的時間實行。例如，將洩漏 電流視爲一定時，在保持高準位的狀態，資料可以表示爲 V — i t/C。C爲容量、V爲電源電壓，i爲洩漏電壓 ’ t爲經過時間。隨著時間經過降低输出端子的電壓，以 V t h表示輸入該電壓的CMO S電路的臨界值電壓，只 能保持低於C (V — V t h) /i以下時間的資料。因此 在該時間內有必要更新資料》換言之如同步反向器21〇 、2 3 0的開關元件的開關周波數無法低於i/c (v- V t h )。所以在時脈停止時之內部動作停止時，如果開 關周波數較高則無法保持資料。 在該時脈停止狀態’若欲保持資料則考量在各個順序 電路2 1 、23不用靜態電路，而改用靜態電路。靜態電 路與動態電路比較，則是增加電晶體數，且使其增加半導 體稹體電路之物理性規模。如果增加電晶體數，則配線也 增加’並且與配線數及電晶體數成比例的消耗電流也增加 〇 &尺度適用中國®家標率（CNS ) A4規格（210X297公ft ) (請先閱讀背面之注意事項再填寫本頁) ,4. 訂 ___ B7 五、發明説明（28 ) 在第3 (C)圖表示使用本實施例的單晶片微電腦之 MO S動態電路例。於同圖同步於時脈信號0 ：[的順序電 路2 3爲動態電路；同步於時脈信號4 2的順序電路2 1 爲靜態電路所構成》該靜態電路係爲追加同步轉反向器 2 1 3反並聯連接在反向器2 1 1 ，同步反相器2 1 〇係 能逆相輸出作動。然而在順序電路2 3其輸出端的反向器 2 3 1係爲了合於邏輯極而附加但因應於所須亦可削除。 若根據第3 ( C )圖之例，在時脈停止時，及動作待機時 ，時脈信號1爲高準位，0 2爲低準位，順序電路2 1 係爲鎖定之前的輸入資料而供給供至後段的組合電路2 2 ’並且將順序電路2 3的狀態控制爲保持之前值之狀態。 然而，動作待機時時未被停止，在未發生有所定事像的情 況，意味著保持以前的狀態而停止動作的狀態。前述所定 的事像，例如，P W Μ計時器7的情況，會有以C P U 1 等的主匯流排的黷出或寫入，及後述的計數提高時脈的產 生。 在於第3 ( C )圖，構成順序電路2 3的時間電路係 經濟部中央樣準局員工消费合作杜印製 (請先閱讀背面之注意事項再填寫本頁) 以6個MOS電晶體所構成，相同的在於第3 (C)圖構 成順序電路2 1的靜態電路係以1 〇個MO S電晶體所構 成。在於第3 ( Β )圖，構成順序電路2 3的時間電路係 以6個電晶體所構成，相同的在於第3(Β)圖構成順序 電路2 1的時間電路係以7個MO S電晶體所構成。另外 若全部爲靜態電路，則任何的順序電路2 1 ，2 3皆以 1 0個MO S電晶體所構成。因此若比較該部分，對於在 本紙張尺度遑用中國國家標準（CNS Μ4规格（210Χ297公慶) ~ ' 308657 A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 (29 1 第 3 ( C ) 圖 的 構 成 之 1 6 個 電 晶 體 * 若 全 部 以 動 態 電 路 1 I 則 爲 1 3 個 電 晶 體 » 若 全 部 以 靜 態 電 路 則 爲 2 0 個 電 晶 體 1 I 第 3 ( C ) narl 圖 的 構 成 雙 方 以 動 態 電 路 的 情 形 作 比 較 則 I 1 I 約 爲 1 • 2 3 倍 雙 方 以 靜 態 電 路 的 情 形 作 比 較 則 爲 約 請 先 1 1 | 0 8 倍 之 電 晶 數 就 可 形 成 〇 讀 背 1 1 另 外 構 成 交 互 使 用 靜 態 電 路 與 動 態 電 路 » 作 爲 第 3 ( tS7 去 1 C ) )Hf| 所 示 的 順 序 雷 路 » 從 5 0 % 開 始 偏 位 無 7tV? 交 叠 的 2 相 事 項 I 再 1 d 時 脈 信 號 Φ 1 Φ 2 的 工 作 比 ( 在 本 丰 請 書 工 作 比 高 準 填 寫 本 位 的 期 間 / 1 周 期 ) j 工 作 比 較 大 側 動 態 電 路 之 時 脈 信 頁 1 1 號 0 因 此 例 如 成 爲 可 以 擴 張 對 系 統 時 脈 信 號 Φ B 的 周 波 1 1 I 數 之 減 低 範 圍 0 例 如 在 動 態 尾 路 的 時 脈 Φ 1 採 用 比 第 2 0 1 1 1 圖 所 示 的 5 0 % 還 大 的 工 作 時 脈 信 號 Φ 1 B 在 靜 態 電 路 1 訂 的 時 脈 Φ 2 採 用 比 5 0 % 還 小 的 工 作 時 脈 信 號 Φ 2 B 〇 1 1 1 < < 分 頻 電 路 時 脈 > > 1 1 除 了 系 統 信 號 之 外 尙 有 分 頻 電 路 信 號 供 給 至 所 定 的 I 機 能 組 塊 0 即 是 因 應 於 所 須 分 頻 系 統 時 脈 信 號 的 情 況 與 將 1 1 1 該 分 頻 器 配 置 在 個 個 機 能 組 塊 作 比 較 1 在 使 用 分 頻 電 路 的 1 1 I 情 況 集 中 形 成 各 種 分 頻 比 的 時 脈 信 號 後 將 必 要 的 分 頻 比 之 1 1 時 脈 分 開 在 必 要 的 機 能 組 塊 y 所 以 各 機 能 組 塊 的 分 頻 器 可 1 1 以 共 通 化 9 並 且 可 以 達 成 在 於 晶 片 全 體 的 邏 輯 規 模 〇 1 1 不 過 > 依 據 本 發 明 群 的 檢 討 > 分 頻 電 路 信 號 在 共 通 1 I 地 利 用 各 機 能 組 塊 的 特 性 上 形 成 爲 時 脈 配 線 長 較 長 配 1 I 線 容 童 較 大 〇 進 而 低 分 頻 比 的 分 頻 電 路 係 爲 信 號 變 化 較 局 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -32 - 經濟部中央標準局員工消费合作社印製 A7 B7 五、發明説明（30 ) 。因此，消耗電流也較大。衡量此點之本實施例，因應於 低分頻比的分頻電路時脈信號之周波數較高的時脈信號對 機能組塊而共通的分頻電路無法負擔，以用各個分頻電路 個別的產生各機能組塊。 在第4圖係以方塊圖表示分頻電路14的一例。在同 圖代表性的表示下位4位數分的構成，構成各位數的鎖定 電路以圖號1 4 0〜1 4 3表示，其電路構成與代表性表 示詳細的鎖定電路1 4 0之構成相同。鎖定電路1 4 0係 以2輸入'NOR#閘1401 、1402所形成的靜態 電路構成爲主體，在該輸出端被配置有用以端子C S所被 輸出控制的同步反向器1 4 0 3 ，在該靜態電路的輸入端 被配置有以端子CM的邏輯值實行開閉機能的2输入t AND"閘1404、1405。輸入端子T被結合在2 輸入型的排他邏輯和閘1 4 0 6的一方之輸入端子，在他 方的輸入端子被歸還有同步反向器1 4 0 3的輸出。在上 述'AND"閘1404及在上述¾ANDΛ^閘1405 用反向器1 4 0 7分轉後分別被供給至排斥邏輯和閘 1 4 0 6的輸出。在最下位的鎖定電路1 4 0的輸入端子 T被供給有邏輯值'1^·，下位側的向上計數時脈 0/4UP 、彡 /8UP 、0/1 6UP ..........被供給 至上位的输入端子T而連接成縱列形態。 各位數的鎖定電路140、141 、142、143 ..........端子CM爲更新保持在邏輯值'1'(沒有特別 的限制是本實施例爲高準位）之時的資料。端子T若爲邏 本紙張尺度逋用中國國家標窣（CNS ) A4规格（210 X 29"7公釐） .^ϋ ml I .1 —^n -I - nn - ml ml I I I 1^1 ^ - ^ 、T (請先聞讀背面之注意事項再填寫本頁) -33 - 經濟部中央標準局員工消费合作社印製 A7 _______B7 五、發明説明（31 ) 輯值"〇 ^ (沒有特別的限制但本實施例爲低準位）時則 保持資料；端子τ若爲邏輯值Λ 1 時則反轉資料。即是 端子CM與端子C S不能同時的成爲邏輯值1。換言之沴 1 、02則爲無交叠2相的時脈信號。針對端子CS的高 準位同步反相器1 4 0 3形成爲能輸出動作；端子C S的 低準位形成爲高输出阻抗狀態。在於端子CM的論理值^ 1 " > ^AND"閘1404、1、405的他方之輸入 被反映在該''AND'閘1404、1405的輸出後實 行鎖定資料的更新。此時端子T若爲低準位在在低準位爲 止所被鎖定的資料則被保持爲原樣；端子T若爲高準位在 其高準位爲止所被鎖定的資料則被反轉。在於端子CM的 低準位1 4 0 4、1 0 4 5的輸出雙方都被強制在低準位 而2個’NOR^閘1401、1402所形成的靜態鎖 定則在其低準位爲止的狀態保持爲靜態。 上述無交叠的2相時脈信號¢1 、《/2係從上述時脈 信號# 0 S而被產生。該產生電路1 4 4如第4圖所示相 互的一方的輸出介由延遲電路1441、1442復歸至 他方的輸入之一對|AND"閘1443、1444作爲 主體，在時脈信號¢1、#2的停止時，具備將強制 爲高準位之输出控制用閘1 445、1 445及 將02強制爲低準位之输出用、AND〃閘1446而形 成。'ΛAND#閘1 444對於介由0OSC及延遲電路 144 1之復歸信號的各個反轉信號採用邏輯稹。> AND，閘1443採用介由延遲電路1442之復歸信 本&張尺度適用中國國家橾準（CNS ) A4规格（210X297公釐1 ~ ~ (請先閱讀背面之注意事項再填寫本頁)

A7 A7 經濟部中央標隼局員工消費合作社印策 ______B7_ 五、發明説明（32 ) 號的反轉信號與0OSC之邏輯積》 ^AND〃閘 1 4 4 6對於分頻電路模組制動信號MSTP P S C的反 轉信號與"AND"閘1 444的输出採用邏輯積。關於 分頻電路模組制動信號MS T P P S C共詳情載述於後， 但依其邏輯值>0^容許時脈信號4 1 、0 2的輸出，依 其邏輯值'1〃禁止該時脈信號01、¢2的輸出。在於 時脈信號0 1 、02的輸出狀態47爲高準位、Φ2被固 定在低準位。因此，此時分頻電路時脈信號的變化也被抑 止。 在第4圖所示的分頻電路14向上計數前述時脈信號 必OSC »例如日本平成5年3月，日立製作所發行rH 8/3003，硬體手冊P555所記載的分頻電路，依 序產生分頻時脈0/2、¢/4、¢8 .........等。本實施 例的分頻電路14進而也產生各個位數的向上計數時脈 «^/2UP 、<?)/4UP 、0/8UP 。當該位數其向上 計數信號（進位信號）得有且作爲比該位數還下位側的全 部進位信號與該位數其鎖定電路之輸出》 針對本實施例用以分頻電路1 4所產生的時脈信號（ 分頻電路時脈信號）被供給至所定的機能姐塊，例如被供 給至計時器7，SC I 9、A/D轉換器1 0等。在此情 況，被供給至該機能組塊之分頻電路時脈，被作爲高於 ¢/8的分頻比之分頻電路時脈信號。如¢/2、¢/4 及0/2UP、0/4UP等的相對分頻比較小（周波數 較高）的時脈信號在於分頻電路14至外部的機能組塊未 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 -35 - A7 經 濟 部 中 k 標 準 員 工 消 費 合 作 社 印 製 B7 五、 發明説明 (33 1 1 被 輸 出 0 在 分 頻 比 較 低 的 時 脈 信 號 也 從 分 頻 電 路 1 4 一 起 1 I 供 給 至 各 機 能 組 塊 的 情 況 » 由 於 同 步 於 相 當 長 的 時 脈 配 線 1 I 上 而 造 成 的 較 局 周 波 數 而 快 速 施 行 放 電 ♦ 所 以 造 成 較 大 消 1 1 | 耗 電 力 f 而 且 各 機 能 組 塊 將 較 高 周 波 數 的 時 脈 信 號 利 用 別 請 先 1 1 的 系 統 時 時 脈 系 不 受 限 制 該 電 力 消 耗 可 預 想 會 有 較 大 浪 PQ 讀 背 1 1 費 〇 因 此 9 如 Φ / 2 周 波 數 較 高 的 時 脈 信 號 係 在 機 能 組 塊 m/ 之 注 1 I 意 1 1 內 部 分 頻 系 統 時 脈 信 號 Φ S 後 再 使 用 所 以 可 以 減 低 電 力 事 項 1 I 再 1 消 耗 〇 填 寫 本 在 第 5 ( A ) 5 ( I ) 圖 表 示 分 頻 電 路 1 4 的 動 作 頁 1 I 時 間 圖 0 分 頻 電 路 時 脈 信 號 係 在 同 步 於 時 脈 信 號 Φ 1 之 時 1 1 I 間 被 變 化 〇 各 個 位 數 向 上 計 數 時 脈 比 白 身 還 下 位 的 位 數 之 1 1 鎖 定 電 路 輸 出 形 成 爲 全 位 元 邏 輯 值 TV 1 ff 則 視 爲 邏 輯 值 % 1 訂 1 同 步 於 之 後 的 Φ 1 而 變 化 該 位 數 0 即 是 在 各 位 數 的 1 1 輸 出 Q 之 1 周 期 發 生 1 次 輸 至 上 位 位 數 的 向 上 計 數 時 脈 0 1 I 例 如 Φ / 8 與 Φ / 1 6 •U Ρ 持 有 同 — 周 期 的 信 號 1 Φ / 1 6 的 髙 準 位 期 間 一 致 於 時 脈 信 號 Φ / 2 的 高 準 位 時 I 間 〇 I 1 1 < < 模 組 制 動 > > 1 1 1 在 第 6 ffl 表 示 P W Μ 計 時 器 7 的 方 塊 圖 〇 P W Μ 計 時 1 1 器 7 係 以 Aft· 撕 交 叠 產 生 電 路 7 0 0 時 脈 控 制 電 路 7 1 0 、 1 I 分 頻 器 7 2 0 讀 出 / 寫 入 控 制 電 路 7 3 0 計 時 器 時 脈 1 1 I 控 制 電 路 7 4 0 輸 出 控 制 7 5 0 匯 流 排 介 面 7 6 0 1 1 I 控 制 蓄 碼 器 ( T C R ) 7 7 1 計 時 器 ( T C N T ) 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -36 - A7 ______B7 五、發明説明（34 ) 772、工作蓄碼器（DTR) 773 、比較器（CMP )7 7 4所構成- 無交叠產生電路7 0 0，輸入時脈信號0 S，相互的 無交曼之關係，分別產生與$ S同相的時脈信號0 1 s、 及對於時脈信號0 1 S爲逆相的時脈信號¢) 2 S。此無交 疊產生電路7 0 0的一例如第7 (A )圖所示，將相互一 方的輸出介由延遲電路7 0 1 、7 0 2復歸爲他方的輸入 之一對^AND^•閘703、704作爲主體，在應停止 時脈信號Φ 1 S、# 2 S時具備將時脈信號0 1 S強制爲 經濟部中央標隼局員工消費合作社印策 (請先閱讀背面之注意事項再填寫本頁) 高準位之輸出控制用'OR'閘7 0 5，將時脈信號 0 2 S強制爲低準位之輸出控制用^AND"閘7 0 6而 形成。''AND'閘704係對於介由時脈信號0S與延 遲電路701之復歸信號的各個反轉信號採用邏輯積。> AND#閘7 0 3採用介由時脈信號與延遲電路7 0 2之 復歸信號的反轉信號之邏輯積。¾AND,閘706係對 於被供給至一方的輸入之計時器模組制動信號 0SMSTPPWM之反應信號與''AND"閘7〇4的 輸出採用邏輯稹。關於計時器模組制動信號 MS TP PWM其詳情載述於後，但依其邏輯值>0"則 容許時脈信號01S、02S的輸出；依邏輯值則 禁止該時脈信號0 1 S、# 2 S的輸出。即是計時器模組 制動信號MSTPPWM爲邏輯值”1 〃時，<A1 S爲高 準位、0 2 S被固定在低準位的狀態。該計時器模組制動 信號M S T P PWM在不須使其作動PWM計時器7時被 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -37 - 經濟部中央標準局員工消費合作社印製 A 7 B7 五、發明説明（35 ) 作爲爲了以所定邏輯值使其停止時脈信號0 1 s、0 2 S 之控制信號。 用無交疊產生電路7 0 0所產生的時脈信號0 1 S、 必2 S只限制被供給至分頻器7 2 0、時脈控制電路 7 1 0、及計時器時脈控制電路740。 分頻器7 2 0輸入時脈信號0 1 S及0 2 S後’產生 時脈信號^ S/2 »該邏輯構成，可以以在第4圖說明過 的分頻電路1 4其最下位的邏輯構成而實現。對於時脈信 號0 S而關於分頻比較小的時脈信號4 S/2係用機能組 塊內的分頻器產生。這是以分頻電路的項目所說過旳方式 而達成低消耗電力化之顧慮。 計數器時脈控制電路740輸入¢/1 6UP、 0/64UP、及4/256UP作爲分頻電路時脈，並 且輸入以前述分頻器7 2 0所產生的時脈信號0 S/2 » 從這些個輸入時脈信號選擇所須的輸入時脈信號，所被選 擇的輸入時脈信號被使用爲向上計數。即是以控制蓄碼器 (TCR) 771的CK1 、CK0位元，指定所被選擇 的輸入時脈信號，由於該指定因而以計時器時脈控制電路 7 4 0實行输入時脈信號的選擇，同步於所被選擇的時脈 信號之周期而產生向上計數時脈信號7 4 1。該向上計數 時脈信號7 4 1的產生係在上述控制蓄碼器器（TCR) 內的OE (輸出•啓動）位元爲時被許可，在·"〇 ，時被禁止。計數器（TCNT) 772同步於該向上計 數時脈信號7 4 1而實行向上計數動作。 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X 297公釐） ^^1 -1 -% ......- -- I— - i ........ n (請先閱讀背面之注意事項再填寫本頁) 訂 38 A7 _B7__ 五、發明説明（36 ) 時脈控制電路7 1 0輸入以時脈信號0 1 S及必2 S 、C P U 1的輸出之位址信號所產生的PWM計時器選擇 信號MS PWM# (符號#附註該符號之信號爲負邏輯的 信號）、及從計數器時脈控制電路740所輸出的向上計 數時脈信號741後，將時脈信號01— PWM、02 — PWM 供給至 TCR771、TCNT772、CMP 774、DTR773、匯流排介面760、输出控制電 路750。時脈信號0 1-DWM、Φ2 — PWM ’係在 C P U 1讀出/寫入PWM計時器7時，或是產生向上計 數時脈信號時爲有效。其他的情況，0 1 — PWM被固定 在高準位，# 2 _ PWM被固定在低準位的狀態。 讀出/寫入控制電路7 3 0，介由匯流排控制器而輸 入CPU1的輸出內部位址、讀出信號RD、寫入信號 WR、PWM計時器選擇信號MS PWM#後，控制各蓄 碼器與匯流排介面，而控制各蓄碼器與例如C P U 1之間 的資料之輸入輸出。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 輸出控制電路7 5 0輸出CMP 7 7 4的輸出傳送匹 配信號780、及TCNT772的輸出溢出信號781 、及從TCR7 7 1的OE位元後，輸出PWM信號。 OE位元被設定爲邏輯值，1〃 ，則PWM信號從所定的 输入輸出進出口與兼用的端子輸出至外部。PWM信號在 傳送匹配時（傳送匹配信號7 8 0爲邏輯值""1"·)输入 邏輯值，並且在溢出時（溢流信號7 8 1爲邏輯值 )輸出邏輯值。 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） -39 - 經濟部中央標隼局員工消费合作杜印製

SuS 65 7 A7 _______B7 五、發明説明（叮） 匯流排介面7 6 0係以讀出寫入控制電路7 3 0的控 制，施行在內部資料匯流排P D B與PWM計時器7的內 部之模組資料匯流排之間的資訊之輸入輸出。 TCR77 1具有0E位元與CK1〜CKO位元， 隨著謓出/寫入控制電路7 3 0的控制而输入輸出資料。 0E位元被設定爲，PWM計時器7則作動。 C K 1〜C K 〇位元如前所述被作爲爲了選擇計數時脈周 期之位元。TCNT7 7 2隨著讀出/寫入控制電路 7 3 0的控制而輸入輸出資料。另外，以計數器時脈控制 電路7 4 0的輸出計數時時脈信號7 4 1施行向上計數動 作，以向上計數動作而產生溢流的情況，TCNT7 7 2 將溢流信號78 1作爲活性狀態。DTR77 3隨著讀出 /寫入控制電路7 3 0之控制而輸入輸出資料》CMP 7 7 4係爲輸入TCNT7 7 2及DTR7 7 3的輸出後作 比較，其結果爲一致時將傳送匹配信號7 8 0作爲活性狀 態。 在第7 (B)圖表示時脈控制電路7 1 0的一例。時 脈控制電路710，係以2個邏輯和電路711 、712 ;1個邏輯稹電路7 1 3所構成。計時器選擇信號 MS PWM#的反轉信號與向上計數時脈信號7 4 1被輸 入至邏輯和電路711。邏輯和電路711的輸出之反轉 信號與時脈信號1 S被輸入至邏輯和電路7 1 2，該輸 出被作爲時脈信號</> 1 — PWM。另外邏輯和電路7 1 1 的輸出與時脈信號P 2 S被輸入至邏輯稹電路7 1 3，該 本紙張尺度遑用中國國家標準 ( CNS ) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁)

L

*1T -40 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（38 ) 輸出被作爲時脈信號0 2 — PWM。時脈信號0 1 — PWM、0 2 — PWM，係爲了 CPU1讀出/寫入 PWM計時器7，所以將計時器選擇信號MSPWM#形 成爲活性狀態時，或是發生向上計數時脈信號7 4 1時爲 有效。其他的情況被固定在時脈信號¢) 1 — PWM爲高準 位，時脈信號0 2 - PWM爲低準位之狀態。也就是只在 產生所定的事像（C P U 1的黷出/寫入，及向上計數器 時脈信號的發生）時，被供給至各部的時脈0 1 - PWM 、02 — PWM施行時脈變化。因此接受時脈信號？）1一 PWM、0 2 — PWM而同步於該時脈信號而作動之電路 ，即是無交叠產生電路7 0 0、時脈控制電路7 1 0 ，分 頻器7 2 0、計數器時脈控制電路7 4 0以外的機能組塊 只在產生所定的事像時動作。在其他的狀態信號的變化被 抑止，並且消耗電流被抑制。 無交叠產生電路700被形成爲如上述第7 (A)圖 的構成，以模組制動信號MS TP PWM的高準位φ 1 S 被固定在高準位，02S被固定在低準位。從第7 (B) 圖也明白，針對在無交叠產生電路7 0 0其上述模組制動 狀態時脈信號41 — PWM、02PWM也被固定在各個 所定的準位。在完全不利用該PWM計時器7的情況用以 模組制動信號MSTPPWM抑止內部的時脈信號01S 、02S 、孕1 — PWM、冶2 — PWM的變化，在利用 P WM計時器7的情況也至產生上述所定的事像爲止抑止 內部時脈信號0 1 — PWM、於2 — PWM的變化，所以 本紙張尺度通用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明（39 ) 可以達成低消耗電力化。 選擇性抑止以上述無交叠產生電路7 0 0及時脈控制 電路7 1 0的內部時脈信號的變化之構成，係爲在該其他 電路模組例如在WDT8、SC I 9、A/D1 〇也同樣 地被適用。關於高分頻比的分頻電路時脈信號之供給與以 內部分頻器之低分頻比的時脈生成也爲同樣。 在第7 (C)圖表示被採用在WDT8之無交疊產生 電路的例。對第7 (A)圖所示的無交疊產生電路7 0 0 而被追加邏輯稹電路7 0 7。在邏輯積電路7 0 7的一方 之輸入被供給有分配在WD T 8的模組制動信號 MSTPWDT，在他方的輸入被供給有指定時間監視計 時器模式之WD TM位元的反轉信號。WD T 8也被形成 爲可利用作爲時間隔計時器，在利用該計時器作爲時間監 視計時器之情況WDTM位元被形成爲邏輯值，在 所定的蓄碼器被設置有WDTM位元，將該位元例如以 CPU 1形成邏輯值'1〃而指定時間監視計時器模式， 換言之暫時被指定有時間監視，以模組制動信號 MS T PWDT之模組制動的指示被忽略》所以可以防止 利用WD T 8之系統監視的機能誤差而被解除之事態，而 期待系統的信賴性提高。 在第8圖表示第6圓的PWM計時器之動作時間圖。 CPU 1從狀態S3寫入PWM計時器7的TCR77 1 。所施序寫入動作須要3狀態，首先針對狀態S 3模組選 擇信號MS PWM#被作爲低準位》模組選擇信號 本紙張尺度適用中國國家樣準（CMS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 -42 - 3 0 8 6 5 7 ΑΊ __Β7 五、發明説明（4〇 ) MS PWM被作爲低準位，在第7 ( B )圖所示邏輯稹電 路7 1 1的输出則成爲高準位，時脈信號0 1 — PWM、 0 2 — PWM同步於Φ 1 S 、0 2 S而開始變化》然而， MS PWM#則同步於0 1 S。用寫入動作的第3狀態（ 狀態S5的開始時間）DE位元被設定爲〃 。另外被 設有CK1〜CKO ，由於該所被設定的CK1〜CKO ，因而例如選擇時脈信號0 S/2。 經濟部中央標準局員工消費合作社印製 (请先閱讀背面之注意事項异填寫本莧} 在0E位元被設定爲"1#的狀態，分頻器7 2 0的 產生時脈信號0 S/2被作爲向上計數時脈信號，該向上 計數時脈信號在於高準位期間，時脈信號0 1 _PWM、 辛2 — PWM隨著時脈信號01S、02S而變化， PWM計時器7實行向上計數動作。在狀態S 6〜狀態S 12的期間，《1 — PWM、02 — PWM的周期與照原 來使用時脈信號0 1 S、0 2 S的情況作比較，作爲 1/2。因此，無交叠產生電路700、時脈控制電路 710、分頻器720、計數器時脈控制電路740以外 的電路組塊之動作頻度也成爲1/2，所輸入部分的消耗 電流也可以成爲.1 / 2。例如，所輸入部分的邏輯規模’ 與無交叠產生電路7 0 0、時脈控制電路7 1 〇、分頻器 7 2 0、計數器時脈控制電路7 4 0之邏輯規模之比’若 爲8 : 2時，PWM計數器7全體的消耗電流也可以成爲 6/1 0。在向上計數時脈選擇必/1 6UP ’此 Φ/1 6UP因等於《jiS/8的周波數，所以前述部分的 消耗電流爲1 /8 ，並且可以將PWM計時器7全體的消 本紙張尺度適用中國國家梯準（CNS〉A4規格（2丨〇'χ297公釐） -43 - A7 A7 經濟部中央標準局員工消費合作社印裝 __B7 五、發明説明（41 ) — 耗電流成爲3/1 0。 另外，以在狀態S13〜狀態s15其CPU1的寫 入動作’ 0E位元清除爲’0^ ，則邏輯和電路7 1 1的 輸出成爲低準位，因此0 1 — PWM被固定在高準位、 Φ 2 — PWM被固定在低準位。PWM計時器7之計時器 作動中（狀態S3〜狀態5、狀態S7、狀態S9、狀態 S11 、狀態 S13 〜狀態 S15) . 0 1 — p W Μ ' 0 2 — PWM的脈衝幅寬爲同等；動作的中斷中，$ 1 — PWM爲高準位' 0 2 - PWM爲低準位。在於該作動的 中斷狀態內部狀態係被保持著。即是在PWM計時器7的 無交叠產生電路7 0 0、時脈控制電路7 1 0、分頻器 7 2 0、計數器時脈控制電路7 4 〇以外的電路組塊其順 序電路，由於是使用如第3 ( C )圖所示的順序電路，所 以時脈信號的0 2成爲$ 2 — PWM、0 1成爲0 1 — P W Μ。 同樣，在模組制動模式1模組停止信號MS T PWM 變成活性狀態，0 1 S在髙準位、0 2 S在低準位的狀態 下停止。在於此狀態PWM計時器7自體的狀態，係與前 述同樣的被保持著。例如，TCR771的內容、或 DTR773、TCNT772的內容被保持著。在模組 制動解除後，不必要施行TCR7 7 1的再設定等，在模 組制動狀態，也能實行以C P U 1的讀出/寫入。因停止 0 1 S及0 2 S，所以PWM計時器7全體的信號變化被 抑止，在其間的消耗電流實質上爲0。然而在第7 (A) 氏張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標隼局員工消費合作杜印製 A7 __________B7_ 五、發明説明（42 ) 圖所示的計時器模組制動信號MS TP PWM的供給線， 連接邏輯積電路的輸出，如果使其在該邏輯稹電路供給計 時器模組制動信號M S T P PWM與計時器模組選擇信號 MS PWM#時，就是設定模組制動狀態，PWM計時器 也成爲能從C P U 1寫入/寫出。 <<時脈控制電路>> 在第9圖表示第1圖所示的單晶片微電腦之時脈振盪 器1 2及時脈控制電路1 3的一例。時脈控制電路1 3， 係以分頻器1 3 0、選擇器1 3 1、時脈控制蓄碼器 1 3 2、模組制動控制蓄碼器1 3 3、待命控制電路 1 3 4所構成。模組制動控制蓄碼器1 3 3對應可選擇的 機能組塊，設定所定的位元數。即是在可選擇的機能組塊 ，各別所對應的位元被設置在模組制動控制蓄碼器1 3 3 "在振盪器1 2介由EXTAL、XTAL端子而被連接 有水晶振動子，或是從E XTA L端子供給外部時脈。利 用水晶振盪子時可以以水晶振盪子與電路12構成振盪電 路。振盪電路1 2，沒有特別的被限制，但產生水晶振盪 子的固有振動數或是外部時脈的周波數，及同一的周波數 之時脈信號40SC。振盪器1 2從待命控制電路1 34 供給振盪器停止信號1 3 5，在於待命狀態’振盪器停止 信號1 3 5因被變成活性狀態所以振盪器被停止’時脈信 號φ 0 S C被固定在高準位後停止其變化。然而振盪器 12內藏工作捕正電路亦可。另外振盪器12內藏分頻器 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 -45 - 3GS657 A7 __B7_ 五、發明説明（43 ) ，輸出將水晶振盪子或是外部時脈2分頻過的時脈信號作 爲¢0SC亦可。關於這些被記載在日本平成5年3月， 日立製作所發行『H8/3003、硬體手冊』P553 〜P 5 6 0。 分頻器130，輸入時脈信號40SC，例如依序進 行2分頻，且產生時脈信號0OSC/2 、0OSC/4 、0OSC/8。選擇器13 1 ，輸入時脈信號0OSC 、0OSC/2、0OSC/4、0OSC/8 後，輸出 以時脈控制蓄碼器器132的MSME位元；CKS1、 C K S 0位元所被選擇的時脈信號，作爲系統時脈信號 0B，並且供給至在單晶片微電腦其上述CPU1等。或 是更改 0OSC/2 、<^OSC/4 、《OSC/8 而使 其輸入向上計數時脈0OSC/4UP、 經濟部中央標準局員工消费合作社印震 (請先閱讀背面之注意事項再填寫本頁) 於OSC/8UP 、0OSC/16UP亦可。以選擇器 1 3 1變更選擇內容時，特別是在變更前與變更後進行設 定時脈信號的位相。例如，因同步於時脈信號4 S (可以 在選擇器1 3 1內部產生時爲# 1 S )之上昇後變更，所 以遷移時的最小脈衝幅宽，造成爲高於時脈信號0S( 0OSC)的脈衝幅寬。在停止時脈信號時0OSC被形 成爲高準位，時脈信號0 B及0 S也被形成高準位，作爲 低消耗電力狀態。在第1〇 (A)圖表示以MSME位元 、CKS1位元、CKS0位元的邏輯值之時脈信號的選 擇形態例。CKS1 、CKS0在MSME = 1之時爲有 有意叉，MSME = 〇之時不拘限於CKS1 、CKS0 本紙張尺度適用中國國家標準（CNS ) Μ規格（210X 297公釐） -46 - A7 ___ B7 五、發明説明（44 ) 形成爲0S = 0〇SC。 經濟部中央樣準局員工消費合作社印製 在 第 1 0 ( B ) 圚 表 示 以 上 述 Μ S Μ E 位 元 ' C Κ S 1 位 元 C K S 0 位 元 而 被 控 制 的 一 實 施 例 〇 在 於 同 圖 » A G 1 0 1 係 爲 接 受 C K S 1 位 元 C Κ S 0 位 元 及 Μ S Μ E 位 元 > 這 些 個 位 元 爲 1 ¥ 時 輸 出 1 之 A N D 閘 > A G 1 0 2 係 爲 接 受 C K S 0 位 元 之 反 轉 信 號 9 C K S 1 位 元 及 Μ S Μ E 位 元 » 在 C K S 0 = 0 C Κ S 1 ¥ ， Μ S Μ Ε = 1 時 則 輸 出 1 ff 之 A N D 閘 > A G 1 0 3 係 爲 接 受 C K S 1 位 元 之 反 轉 信 號 C K S 0 位 元 及 Μ S Μ E 位 元 9 在 C K S 1 =1= 0 1 C Κ S 0 = % 7 ff » Μ S Μ Ε = % 7 時 則 輸 出 1 之 A N D 閘 〇 A G 1 0 4 係 爲 接 受 C K S 0 位 元 之 反 轉 信 號 > C K S 1 之 反 轉 信 號 j 在 C K S 0 == 0 ff C K S 7 = 0 /T 時 9 則 輸 出 1 >r 之 A N D Μ 閘 > A G 1 0 1 係 爲 接 受 上 述 A G 1 0 4 的 输 出 與 Μ S Μ Ε 位 元 的 反 轉 信 號 ， A G 1 0 4 的 输 出 爲 1 或 是 Μ S Μ Ε =: 0 >r 時 * 輸 出 1 • 之 Ν 0 R /T 閘 〇 因 此 ί N 0 R 閘 A G 1 0 4 * 在 Μ S Μ E 位 元 爲 % 0 時 或 是 C K S 0 位 元 與 C K S 1 位 元 爲 % 0 ff 時 » 輸 出 % 1 • 〇 A G 1 0 5 係 爲 接 受 上 述 Ν 0 R 閘 Ν G 1 0 1 的 输 出 與 時 脈 信 號 Φ 〇 S C 之 A Ν D 閘 » A G 1 0 6 係 爲 接 受 上 述 A N D 荦 閘 A G 1 0 3 的 輸 出 及 所 被 分 頻 的 時 脈 信 Offe 號 Φ 0 S C / 2 之 A N D /Τ 閘 A G 1 0 7 係 爲 上 述 A N D 雔 閘 A G 1 0 2 的 輸 出 eta 與 所 被 分 頻 的 時 脈 信 號 Φ 本紙張尺度遑用中國國家標準（CNS ) A4说格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消費合作社印製 A7 ________B7_ 五、發明説明（45 ) 0SC/4之* AND"閘：AG108係爲接受上述， AND 〃閘AG 1 〇 1的輸出與所被分頻的時脈信號 ^0SC/8 2，AND 〃閘。這些個 'AND， AG1 05〜AG1 08的輸出係被供給至'NOR 〃閘 AG1 02，並且從該閘NG1 02輸出上述 系統時脈信號4 B。因此，由於構成選擇器，因而輸出具 有隨著第1 0 (A)圖所示的各位元的組合之周波數其系 統時脈信號0 B。 時脈控制蓄碼器1 3 2及模組置動控制蓄碼器1 3 3 ，被連接至內部次料匯流排PDB，並且成爲可從CPU 1讀出/寫入。 時脈控制蓄碼器1 3 2，係爲將MSME位元' CKS1 、CKS0位輸出至選擇器13 1的同時，將 S S B Y位元輸出至待命控制電路1 3 4。模組制動控制 蓄碼器1 3 3，係爲將模組制動信號MSTP供給至各機 能組塊。待命控制電路1 3 4，例如以觸發電路所構成， 控制蓄碼器1 3 2的SS BY位元在邏輯值>1^的狀態 下，C P U 1實行靜止命令（靜止命令實行信號爲活性狀 態），則所構成的觸發電路形成爲設定狀態。由於此觸發 電路的設定狀態，因而振遒器停止信號1 3 5成爲活性狀 態，停止振盪器1 2的振盪動作後，單晶片微電腦形成爲 待命狀態。另外，在待命狀態下產生外部插入要求或重設 時，例如以插入控制器4的控制，待命解除信號1 3 6形 成爲活性狀態，前述觸發電路成爲重設狀態。以該設定狀 本紙張尺度通用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -L, 訂 B7 五、發明説明（46 ) (請先閱讀背面之注意事項再填寫本頁) 態’振盪器停止信號1 3 5形成爲非活性狀態，再開振盪 器1 2的振盪動作後待命狀態被解除。在待命狀態解除時 ’使其設置振盪安定時間即可，但解除的詳細順序或構成 在本發明沒有直接的關係，所以省略其詳細說明。然而 C P U 1實行同軸命令則C P U 1內部的動作時脈被停止 。在S S BY位元被形成邏輯值時C PU 1實行靜 止命令時，時脈振遨器1 2的振盪動作被停止。C P U 1 賁行靜止命令後被設定在該CPU 1的狀態（CPU 1的 靜止狀態）被形成爲可以以插入或重設解除》 在第11 (A)圖、第11 (B)圖表示控制模組制 動模式的模組制動蓄碼器1 3 3之蓄碼器構成、及控制中 速模式的時脈控制蓄碼器1 3 2之蓄碼器構成例。在第 12(A) 、12(B) 、12(C) 、13(A)、 13(B) '14(A) 、14 (B)及 14 (C)表示 這些蓄碼器的各位元之詳情。 經濟部中央標隼局員工消費合作社印製 模組漁動控制蓄碼器1 3 3係爲以C P U而能寫入/ 讀出的8位元蓄碼器，具有位元MSTP 7〜MS TP 3 、MSTP7爲資料轉換控制器（DTC) 2 ; MSTP 6爲計時器；MSTP 5爲時間監視計時器（ WDT) 8«MSTP4爲串行通信介面（SCI) 9 ; MSTP3爲對應於A/D轉換器10 »如第12 (A) 〜第12 (C)圖及第13 (A)圖、第13 (B)圖所 示，由於這些所以在機能組塊單位分別可以指定模組制動 狀態。爲了 PWM計時器7的上述模組制動信號 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 30865/ A7 ____B7__ 五、發明説明（47 ) MSTPPWM係因位元MSTP6被設爲邏輯值>1’ ，所以被形成爲活性狀態。被設定在位元MS TP 5之邏 輯值·^1〃係爲根據第7 (C)圖所說明的情形’實質上 在不是時間監視計時器模式時有效。在電源投入後或是重 設後這些個位元的初期值，沒有被特別限制，但邏輯值爲 ' 1 "，重設後被形成爲模組制動狀態。使其減低作動開 始之後的消耗電流。例如因應於模組制動狀態的機能組塊 ，與動作狀態的機能組塊的邏輯規模之比，而消耗電流被 減低。例如比率爲4 : 6，消耗電流可以減低至6/10 〇 經濟部中央樣準局員工消費合作杜印製 (請先閲讀背面之注意事項再填寫本頁) 分頻電路1 4，當作爲分頻電路時脈信號的供給對象 之計時器7、WDT8、SC I 9、A/D轉換器10全 部被形成爲模組制動狀態時，即是MS TP 6〜MS TP 3位元全部被設定爲，並且WDT8在不是時間監 視計時器模式時，分頻電路模組制動信號MS TP P S C 成爲活性狀態後，被形成爲停止狀態。如果依據第9圖， 爲了分頻電路14的模組制動信號MSTPPSC，以採 用對於於位元M.STP 6〜MSTP 3之模組制動信號及 時間監視計時器模式信號MD TM的反轉信號之邏輯值的 邏輯電路1 3 7而被形成。然而模組制動控制蓄碼器 1 3 3的位元2〜位元0係爲保留位元，當讀出時其讀出 爲^ 0 '，寫入則爲無效。 時脈控制蓄碼器1 32，具有如第1 1 (A)圖所示 的 SSBY、MSME、CKS1 、CKS〇 的 4 位元。 本ϋ尺度適用中國國家標準（CNS ) A4規格（210乂297公釐) ' ' -50 - Μ Β7 經濟部中央標準局員工消费合作社印敦 五、 發明説明 (48 1 如 第 1 4 ( A ) 圖 所 示 » S S B Y 位 元 係 爲 控 制 輸 至 待 機 1 I 狀 態 的 遷 移 0 在 S S Β Υ 位 元 被 設 定 爲 邏 輯 值 1 ψ 的 狀 1 1 I 態 下 C P U 1 實 行 靜 止 口 Ρ 令 則 時 脈 振 盪 器 1 2 的 振 盪 1 1 作 動 被 停 止 > 單 晶 片 微 電 腦 邊 移 至 待 機 狀 態 > 在 S S B Y 請 先 1 1 位 元 被 清 除 爲 邏 輯 值 0 的 狀 態 下 » C P U 1 實 行 靜 止 閱 讀 背 1 1 命 令 時 C P U 1 內 部 的 時 脈 信 號 則 被 停 止 後 C P U 1 遷 面 1 1 移 至 所 謂 靜 止 狀 態 0 在 該 待 機 狀 態 單 晶 片 微 電 腦 全 體 (XSL 被 意 事 1 I 再 1 U 停 止 » 但 在 靜 止 狀 態 只 有 停 止 C P U 1 0 填 本 如 第 1 4 ( B ) 圖 及 第 1 4 ( C ) 圖 所 示 位 元 頁 '—^ 1 I Μ S Μ E 爲 中 速 模 式 的 許 可 位 元 只 在 該 位 元 被 設 定 爲 邏 1 1 I 輯 值 1 • 時 以 位 元 C K S 1 C K S 0 的 時 脈 信 號 的 1 1 I 指 定 成 爲 有 效 0 由 於 位 元 Μ S Μ E 、 C K S 1 、 C K S 0 1 訂 被 供 給 至 選 擇 器 因 而 從 Φ 0 S C Φ 0 S C / 2 1 1 Φ 0 S C / 4 、 Φ 0 S C / 8 選 擇 微 電 腦 的 系 統 時 脈 信 號 1 1 Φ B 〇 然 而 系 統 時 脈 信 號 φ B 的 1 周 期 之 時 間 被 稱 爲 1 狀 1 I 態 〇 選 擇 時 脈 信 號 φ 0 S c 以 外 的 時 脈 之 狀 態 稱 爲 中 速 模 / | 式 〇 然 而 位 元 6 位 元 3 爲 保 留 位 元 當 讀 出 時 被 讀 出 爲 1 1 | 0 寫 入 則 爲 ΖΐτΤ- 撕 效 〇 1 1 在 第 1 5 圖 表 示 著 眼 於 在 本 實 施 例 的 單 晶 片 微 電 腦 其 1 1 系 統 時 脈 信 號 之 概 略 的 動 作 流 程 圖 0 在 重 設 之 後 單 晶 片 1 1 微 電 腦 被 形 成 爲 模 組 制 動 狀 態 y C P U 等 的 主 匯 流 排 在 高 1 1 速 模 式 ( Φ B = Φ 0 S C ) 開 始 動 作 9 然 後 進 行 判 定 是 否 1 | 爲 中 速 模 式 ( S T 1 ) 若 不 須 高 速 動 作 則 在 時 脈 控 制 蓄 1 | 碼 器 寫 入 所 須 之 值 後 9 遷 移 至 中 速 模 式 ( S T 2 ) 9 對 應 1 1 1 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（49 ) 於必要動作之機能組塊，則在模組制動控制蓄碼器寫入所 須之值後，解除對於所須的機能組塊之模組制動狀態（ ST3)。其後進行各機能組塊的設定（ST4)。例如 以在各機能時脈的控制蓄碼器等初期的寫入所須之值而實 行。然後以CPU1進行所須的處理（ST5)，但在此 時若不須高處理時爲了使其可遷移至中速模式，所以判定 是否使其變化時脈信號(ST6)後，依據其結果設 定時脈控制蓄碼器（ST7)。當沒有使其動作特定的機 能組塊之必要的同時，爲了對處特定的機能組塊之動作形 成新的須要時，所以在所應使其動作的電路模組（機能組 塊）是否有變更的判定被施行（ST8)，在應變更時於 模組制動控制蓄碼器寫入所須之值後，變更模組制動狀態 (ST9)。然後在待機狀態判定應否改變（ST10) ，若須要中斷微電腦全體的動作時，則將S S B Y位元設 定爲"1〃後，實行靜止命令（ST11)，而遷移至待 機狀態（ST12)。當發生外部插入時，則從待機狀態 復歸後再開動作（ST13)。如上述在於待機狀態模組 的內部狀態因被保持，所以待機狀態的解除後不必要進行 各機能組塊的設定例如不必要進行輸至各機能組塊的控制 蓄碼器器等的寫入•在上述的步驟其蓄碼器的設定係以程 式而實行。例如指定蓄碼器，由於以C P U 1實行寫入資 料的命令，所以進行输至蓄碼器的設定。 < <隨著插入要求等的Φ B之轉換> > 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X29?公釐） (請先閲讀背面之注意事項再填寫本頁)

,1T 經濟部中央揉準局員工消费合作社印製 A7 ___B7_五、發明説明（50 ) 依據本發明群的檢討，以軟體進行爲了低消耗電力化 的時脈之轉換，則發生所定的事件例如發生輸至C P U 1 的插入而有必要使其高速處理c P U 1時，辨識所發生的 事像作爲插入，並且實施插入例外處理，在該插入處理路 徑當中，轉換系統時脈的分頻比後，形成爲所須的處理。 這是產生前述事像後，無法加速作所須的處理爲止的動作 速度，對於插入的反應時間則增長，狀況不良。在本實施 例，發生插入要求或轉送要求等所定事像時，控制位元 MSME自動的被消除爲遍輯值^!]# ，形成可以將 C P U 1或D T C 2遷移至使其同步動作於作爲時脈信號 0 B的最高周波數的# 0 S C之高速模式。在從插入例外 處理之返回時，位元MSME被設定爲邏輯值'1"。以 軟體將位元MSME設定爲邏輯值，則形成在隨著 設定完成的控制位元CKSO、CKS1之動作模式。當 產生DTC起動要求（DTC傳送要求）時，則同樣的控 制位元MSME位元自動的清除爲邏輯值〃 -CPU 1及DTC 2遷移至高速模式。完了 DTC資料轉送時， 則MSME位元自動的被設定爲邏輯值'1〃 ，並且形成 在隨著設定完成的控制位元CKSO、CKS1之動作模 式。在DTC 2若有從外部的傳送要求端子、或已有從外 部的傳送要求的情況也相同。 在第1 6圖表示MSME位元的概略方塊圖。 MSME位元例如將設定。重設型的觸發電路1 3 2 0成 在主體。觸發電路1 3 2 0的資料输入端子D被連接在內 本紙張尺度適用中國國家揲準（CNS ) A4規格（210X297公釐1 " ' _ 53 _ (請先閲讀背面之注意事項再填寫本瓦)

，1T 經濟部中央橾準局員工消费合作社印製 A7 B7 五、發明説明（si ) 部資料匯流排PDB之所定旳信號線，時脈輸入端子C ’ 係爲邏輯稹電路1 3 2 1的輸出，即是成爲表示C P U 1 的匯流排權之信號及寫入信號及位址解碼信號之邏輯積信 號。然而，上述位址解碼信號，係爲解調而得位址匯流排 I A B的內容之信號，表示供給時脈控制蓄碼器1 3 2的 位址之信號。輸出端子Q，被供給至時脈控制電路1 3的 選擇器1 3 1的同時，介由時脈緩衝器1 3 2 2而被輸出 至資料匯流排。時脈緩衝器1 3 2 2，係以輸入上述解碼 信號與讀出信號之2輸入之邏輯電路1 3 2 3的高準位輸 出而成爲能輸出作動，針對除此之外的狀態則成爲高輸出 阻抗狀態。在重設輸入端子R，從邏輯和電路1 3 2 4供 給重設信號及D T C傳送要求信號及C P U插入信號之邏 輯和信號。在設定輸入端子S供給D T C傳送終了信號 1 3 2 5。DTC俥送終了信號1 3 2 5係從DTC輸出 ，例如在資料傳送終了時活性化D T C 2。上述還原信號 ，使用從外部的還原信號R E S或是時間監視計時器 WDT8的輸出信號。另外，上述DTC傅送要求信號’ 係從插入控制器4供給，上述C P U插入信號也從插入控 制器4供給。 上述C P U插入信號及D T C傳送要求信號被作爲事 像發生信號。DTC 2在從插入控制器4的DTC傳送要 求以外持有從外部的傅送要求的輸入端子之情況，從該外 部的傳送要求信號與從插入控制器的傳送要求信號之邏輯 和信號被提供給至上述邏輯和電路1 3 2 4作爲D T C傳 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^^^1 I In- a^i— n^i m A™ ml nn ^^^1 In^t (請先閱讀背面之注意事項再填寫本頁) -54 - 308657 A7 _____B7_ 五、發明説明（52 ) 送要求信號。然而，參照C P U 1的遮敝資訊後，就是發 生C P U 1的低於遮敝準位之插入要求，也不會被辨識作 爲事像。關於插入遮敝，例如記載在日本平成5年3月， 曰立製作所發生『H8/3 0 0 3，硬體手冊』P8 9〜 P 1 1 5。 在第1 7圓表示插入要求產生時其動作時間的一例。 在位元CKS 1被消除爲，位元CKS 〇被設定爲 ' 1 ^ ’位元MSME被設定爲，1"的狀態，針對以 0B = <^OSC/2作動之狀態（中速模式），在狀態 S 5，產生插入要求信號，則MSME位元被清除爲、〇 ，，並且形成爲0B=#OSC，CPU1及DTC2等 被形成爲高速模式。CPU1爲進行插入例外處理，在高 速模式完了應處理之處理，則c P U隨著該動作程式而將 MSME用軟體設定爲*1"。例如在狀態S15 MSME位元被設定爲，並且成爲參B= 0OSC/2 ，其後CPU1實行返回命後，被遷移至原 來的處理。 經濟部中央樣準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁)

在第1 8圖表示DTC起動要求發生時其動作時間的 —例。與第17圖相同的，首先，CPU1係以中速模式 (位元CKS1被清除爲·^0*·，位元CKS0被設定爲 ' 1 "，位元MSME被設定爲之狀態下.，·成爲 0B = <?5OSC/2)作動。此時產生形成爲DTC的起 動要因之DTC傅送要求時，則位元MSME被清除爲， 0，，並且成爲0B=多〇SC而作動CPU1及DTC 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） -55 - ________B7_ 五、發明説明（53 ). 2等。D T C被起動時，則例如成爲起動要因之插入要因 被清除，並且進行資料傅送》當完了必要的資料傳送，則 從DTC 2的D CT傳送完了信號1 3 2 5形成爲活性狀 態，因此MSME位元被設定爲，並且CPU1等 的機能組塊的動作速度回復到原來的速度。 <<介面信號>> 在第9圖概略的表示主匯流排與輔匯流排之介面的一 例。在同圖代表性的表示介面信號I/F1與I/F2。 在第2 0圖表示主匯流排時脈與輔匯流排時脈的一例之時 間。依據本實施例主匯流排，係爲同步動作時脈信號必Β 的CPU1及DTC2，輔匯流排，係爲同步動作於時脈 信號0S的WDT8或SC I 9等的機能組塊。 時脈信號4 Β，係因應以上述選擇器1 3 1的選擇狀 態而時常周期還比時脈信號S長或同等，時脈信號φ Β 的下降邊緣係同步於0 S的上昇邊緣。0 1 S、0 2 S係 爲0 Β所被產生的無交叠的2相時脈信號：0 1 Β、 經濟部中央樣準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 必2 Β係爲從¢5 Β所被產生的無交叠的2相時脈信號。在 於第2 0圖時脈信號φ B的工作係爲超過5 0% ·時脈信 號0 B，可以以例如工作5 0%2分頻相當於時脈信號 0 S之時脈信號0 0 S C的信號與4分頻的信號之邏辑和 而形成。或是作爲向上計數信號# 0 S C / S U P的反轉 亦可。特別是在第2 0圖的例，時脈信號4 1 B的低準位 期間係爲被一致於時脈信號# 1 S的低準位期間，並且時 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） " -56 - 308657 A7 B7 五、發明説明（54 ) (請先閲讀背面之注意事項再填寫本頁) 脈信號4 2 B的髙準位期間係爲一致於時脈信號^ 2 S的 高準位期間。換言之，時脈信號0 1 B的低準位之脈衝幅 寬與時脈信號0 1 S的低準位之脈衝幅寬相等，時脈信號 0 2 B的高準位之脈衝幅寬與# 2 S的高準位之脈衝寬幅 相等。 經濟部中央標隼局負工消費合作社印製 在第1 9圖之例，主匯流排的輸出信號’係被同步於 輸至時脈信號41B的高準位之變化而输出；輸至主匯流 排的输入信號，係被同步於從時脈信號2 B的高準位输至 低準位的變化而被鎖定。輸至輔匯流排的輸入信號，係爲 從時脈信號0 2 S的高準位輸至低準位的變化而被鎖定。 參照第2 0圖，主匯流排係同步於時脈信號4 B及θ 1 B 的高準位期間而輸出；輔匯流排係同步於0 S及0 1 S的 高準位期間而输出。另外，主匯流排係爲在時脈信號0 B 爲低準位，^ 2 B爲高準位的期間輸入（鎖定係爲同步於 從時脈信號0 2 B的高準位輸至低準位的變化而被實行） ，輔匯流排係爲在4 S爲低準位* 0 2 S爲高準位的期間 輸入（鎖定係爲同步於從時脈信號0 2 S的高準位輸至低 準位的變化而被實行）。例如，在於第20圖，介面信號 I/F1被當作爲從主匯流排輸至輔匯流排的介面信號。 介面信號I/F1 ，係爲同步於輸至狀態9的01B之高 準位的變化而從主匯流排輸出，並且同步於從狀態S 9的 分2 S之高準位輸至低準位的變化而鎖定在輔匯流排。另 外，介面信號I /F 2被當作爲從輔匯流排输至主匯流排 的介面信號。介面信號I /F 2係爲同步於輸至狀態S 3 本紙張尺度適用中國國家標準（CNS ) A4現格（210X297公釐) 308657 at B7 五、發明説明（55 ) 的Φ 1 S之高準位的變化而從輔匯流排輸出，同步於從狀 態S 4的4 2 B之高準位輸至低準位的變化而被鎖定在主 匯流排。因此，從信號的輸出開始至投入爲止，一定可以 確保時脈信號0 S的超過1狀態的期間。因此，時間的設 計，不考慮中速模式的情況，即是可以使其與成爲= 0OSC的情況相同。 經济部中央橾準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 在第2 1圖及第2 2圖表示將爲了輸入輸出控制的同 步時脈信號使其與第1 9圖及第2 0圖相反的情況。在第 2 1圖之例主匯流排的輸出被同步於時脈信號4 2 B的高 準位之變化；至主匯流排的输入係爲同步於從時脈信號1 B的高準位输至低準位的變化而被鎖定。至輔匯流排的輸 入係爲從時脈信號#1S的高準位輸至低準位的變化而被 鎖定，輔匯流排的輸出係被同步於輸至時脈信號0 2 S的 高準位的變化。參照第2 2圖，主匯流排的輸出同步於時 脈信號0 B的低準位及0 2 B的高準位期間而被實行；輔 匯流排的輸出同步於0 S的低準位及0 2 S的高準位期間 而被實行》主匯流排係爲在時脈信號¢) B及# 1 B爲高準 位的期間被實行（鎖定係爲同步於從時脈信號1 B的高 準位輸至低準位的變化而被實行）；輔匯流排的輸入係爲 在時脈信號< S及4 1 S爲髙準位的期間被實行（鎖定係 爲同步於從時脈信號$ 1 S的高準位輸至低準位的變化而 被實行）。例如，在於第22圖，介面信號I/F1被當 作爲從主匯流排輸至輔匯流排的介面信號。介面信號 I/F1 ，係爲同步於输至狀態S4封02B之高準位的 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） Α7 Β7 30365/ 五、發明説明（56) 變化而從主匯流排輸出，並且同步於從狀態S 5的4 1 S 高準位輸至低準位的變化而被鎖定在輔匯流排。另外，介 面信號I /F 2被當作爲從輔匯流排輸至主匯流排的介面 信號。介面信號I /F 2，係爲同步於輸至狀態S 7的 必2 S之高準位的變化而從輔匯流排輸出，同步於從狀態 S12的01B之高準位輸至低準位的變化而被鎖定在主 匯流排。因此，從信號的输出開始至投入爲止，一定可以 確保時脈信號0 S的超過1狀態的期間。因此，時間的設 計，不考慮中速模式的情況，可以使其與作爲# B = 0OSC的情況相同》 如第2 0圖及第2 2圖所示，主匯流排的動作時脈（ 01B，02B)與輔匯流排的動作時脈（01S， 含2 S )作比較，周波較低|所以從主匯流排輸至輔匯流 排的介面信號，一定可以與該主匯流排的輸出狀態相同狀 態認識輔匯流排。因此，以主匯流排的狀態單位，介面信 號可以成爲任意的脈衝幅寬。在此介面信號可以分配讀出 信號•寫入信號等的匯流排進出信號，或是插入要因清除 信號等。 如第2 0圖及第2 2圖所示，輔匯流排的動作組塊， 因爲與主匯流排的動作組塊作比較周波數較高，所以從輔 匯流排輸至主匯流排的介面信號，係爲輔匯流排的輸出後 ，無法使在主匯流排所被辨識的時間（該輔匯流排的狀態 )一定。因此這些的介面信號成爲所謂手動信號亦可。在 該介面信號，可以分配插入要求信號•或是D T C起動要 本紙張尺度適用中國國家揉率（ CNS ) Μ规格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部中央橾準局員工消費合作杜印製

-59 - A7 308657 B7 五、發明説明（57 ) 求信號。例如，插入要求信號，係一旦，主因段被設定爲 1 ，且形成活性狀態時，則保持該狀態。c P U則在辨識 (請先閱讀背面之注意事項再填寫本頁) 插入要求信號後，將插入要因清除爲時，插入要求 信號被形成爲非活性狀態。另外，這些的介面信號不以1 狀態被辨識。在只使用1狀態期間的情況，使其在輸入側 進行邊緣的檢出。然而，若將此時的輸出期間，作爲可選 擇的系統時脈信號0 B的最長周期，即是若超過時脈信號 0 Ο S C / 8的周期之期間，則手動則都不必。 主匯流排間，或是輔匯流排間的要求信號可以成爲任 意的動作時間。 在第2 3圖表示主匯流排時脈與輔匯流排時脈的其他 動作時間。與第2 0圖及第2 2圖不同，時脈信號¢5 8在 中速模式也被形成爲工作5 0%。時脈信號0 B比5還 時常周期爲同等或是較長，時脈信號4 B的上昇邊緣係同 步於4 S的上昇邊緣。 各機能組塊間的介面信號的輸入輸出時間與第19圖相同 ，詳情如下。主匯流排（輔匯流排），容許同步於0B與 經濟部中央標隼局員工消費合作社印製 1 B的高準位期間（¢5 5與0 S 1的高準位期間）而輸出 (输出信號變化被容許）。關於信號输入而主匯流排（輔 匯流排），容許輸入至？5 B爲低準位¢2 B爲高準位的期 間（</>S爲低準位0S 2爲高準位的期間）。主匯流排的 輸入鎖定時間被同步於從時脈信號2 B的高準位輸至低 準位的變化，輔匯流排的输入鎖定時間被同步於從時脈信 號¢5 2 S的髙準位输至低準位的變化。例如在於圖，介面 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央標隼局員工消費合作社印製 S0S657 at _B7 五、發明説明（58 ) 信號I /F 1係從主匯流排輸至匯流排的介面信號。介面 信號I/F1 ，係同步於狀態S9的61B而從主匯流排 输出，並且同步於從狀態9的0 2 S之高準位輸至低準位 的變化而被鎖定在輔匯流排。另外，介面信號I /F 2係 爲從輔匯流排至主匯流排的介面信號。介面信號I /F 2 ，係同步於狀態S 3的0 1 S而從輔匯流排輸出，並且同 步於從狀態S 4的0 2 B之高準位輸至低準位的變化而被 鎖定在主匯流排。因此，從信號的輸出開始至投入爲止， 一定可以確保時脈信號0 S的超過1狀態的期間。因此， 時間設計不考慮中速模式時，即是可以使其與作爲Φ B = 必OSC的情況相同。 4 針對第2 3圖的時間應著眼之點，係爲時脈信號 必2 S的上昇被一致於時脈信號1 S的上昇時間，在於 該點時脈信號4 2 B與^ 1 S部分的位相被一致。在於該 位相爲一致的時間，形成爲實行從輔匯流排輸至主匯流排 的輸出。 此時，使用第2 3圖的時脈信號的介面控制時間，如 第2 1圖成反向時，由於48與0 S的位相，會有無法確 保從信號的輸出開始至投入爲止的時間之狀況，並且會有 無法正確的傳達信號的狀況。例如，輔匯流排同步於在第 2 3圖的狀態S 6的4 2 S之上昇而輸出信號時，主匯流 排容許同步於在狀態S 7的4 1 B的下降而鎖定輸入資料 ，在從信號輸至該信號的输入鎖定爲止之間只確保時脈信 號0 S的1/2周期。在信號只有1個的情況就是不會造 本紙伕尺度適用中國國家標準（CNS ) A4规格（21 〇 X 297公釐） (請先閱讀背面之注意事項再填窩本頁) 訂 Α7 3 0 S 6 5 / _Β7____ 五、發明説明（59 ) (請先閱讀背面之注意事項再填寫本頁) 成問題，如存在複數個信號的情況，複數個信號當中’也 會發生傳達舊信號與傅達新信號混在的情況’在以這些的 組合而成有意義時變成爲無意義的資料，同時會有造成誤 動作的原因之情況。 以如第1 9圖的介面規格利用如第2 3圖的時脈信號 波形時，如第2 3圖所示，主匯流排的動作時脈與輔匯流 排作比較因爲周波數較低，所以從主匯流排輸至輔匯流排 的介面信號，一定在與主匯流排的輸出相同狀態被辨識在 輔匯流排。因而在狀態單位，介面信號可以成爲任意的脈 衝幅寬。在該介面信號，可以分配讀出•寫入信號等旳匯 流排進出信號，或是插入要因清除信號等。 經濟部中央標準局員工消費合作杜印製 輔匯流排的動作時脈與主匯流排的動作時間作比較因 爲周波數較高，所以在於第2 3圖從輔匯流排輸至主匯流 排的介面信號，係在輔匯流排輸出後，無法使被辨識在主 匯流排的時間（該輔匯流排的狀態）爲一定。因此，這些 的介面信號可成爲所謂的手動信號。在該介面信號，可以 分配插入要求信號，或是D T C起動要求信號等。然而， 此時的輸出期間若爲可選擇的系統時脈信號¢5 B的最長周 期即是半導體積體電路0 0 S C/8的周期以上的期間， 則手動完全不要。 此處更詳加說明關於第2 0圖及第2 2圖的時脈信號 波形。如從第20圖、第22圖所明白，<^2B的高準位 期間被含在4 1 S的低準位期間。因此在從同步於〇) 1 S 的上昇的輔匯流排的輸出至同步於0 2 B的下降之主匯流 本紙張尺度適用中國國家標準（CNS ) A4現格（210X 297公釐） A7 308657 _B7___ 五、發明説明（60) (請先閱讀背面之注意事項再填寫本頁) 排的輸入信號鎖定動作，賁質上至少可以確保0 SKI狀 態分的充裕時間。因此在從同步於0 1 B的上昇之主匯流 排的輸出至同步於？i 2 S的下降之輔匯流排的輸入信號鎖 定動作爲止，實際上至少可以確保？5 S的1狀態分的充裕 時間。這些的情形，對於第1 9圖、第2 1圖雙方的介面 規格是可成立。對於此情形，如第2 3圖，在使用輸至時 脈信號# 2 B的高準位之上昇變化與输至# 1 S的高準位 之上昇變化其位相爲一致的關係之時脈信號^ 1 S、 02S、01B、02B等的情況，只在於利用該位相一 致的時間作爲從輔匯流排输至主匯流排的信號輸出時間之 匯流排介面規格（例如第19圖的介面規格），在從信號 的輸出至該信號的輸入鎖定爲止可以確保0 S的1狀態分 的充裕時間。 < <實際的匯流排介面時間例> > 經濟部中央標準局員工消費合作杜印製 在第2 4圖及第2 5圖表示實際的匯流排介面時間的 一例。各圖的時間，在利用第2 0圖及第2 2圖所示的時 脈信號的情況，.如上述，該介面的規格由於第1 9圖、第 21圖都完全的可以利用’所以因應於信號的種類而採用 最適當的任何一方的介面規格之例。在於各圖，從主匯流 排供給位址（經過PAB)、機能組塊信號（MS#) ’ 讀出信號RD#、寫出信號WR#。在於第24圖係狀態 S 5 ，進行主匯流排的讀出動作。即是從狀態S 5至狀態 S 1 6爲止，位址匯流排及機能組塊選擇信號（MS # ) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 經濟部中央樣隼局員工消费合作社印製 五、 發明説明（ 61) 1 形 成 爲 有 效 〇 同 步 於 主 匯 流 排 的 第 1 狀 態 ( 從 狀 態 S 5 i I S 8 ) 的 Φ 2 B 而 讀 出 信 號 R D # 形 成 爲 活 性 狀 態 ( 低 準 1 1 I 位 ) 〇 輔 匯 流 排 檢 出 該 輸 至 讀 出 信 m R D # 的 活 性 狀 態 的 1 i 遷 移 在 該 輔 匯 流 排 內 部 使 蓄 碼 讀 出 信 號 及 匯 流 排 介 面 信 請 1 1 號 成 爲 活 性 狀 態 〇 例 如 在 於 第 6 圖 所 示 * 蓄 碼 器 7 7 1 或 閲 讀 背 1 1 是 時 間 計 數 器 以 蓄 碼 器 寫 出 信 號 指 定 9 從 .所 被 指 定 的 蓄 面 之 注 1 1 碼 器 計 數 器 介 由 模 組 資 料 匯 流 排 ， 資 料 被 傳 送 至 匯 流 排 事 項 1 1 介 面 7 6 0 且 被 鎖 定 〇 蓄 碼 讀 出 信 號 等 旳 輔 匯 流 排 內 的 再 填 寫 u. 控 制 信 號 例 如 被 包 含 在 第 6 圖 的 讀 出 寫 入 控 制 電 路 7 3 0 本 頁 ^_- 1 I 的 輸 出 控 制 信 號 0 然 後 同 步 於 在 狀 態 S 9 的 其 次 的 Φ 2 S 1 1 I > 刖 述 被 鎖 定 資 料 被 輸 出 至 資 料 匯 流 排 〇 讀 出 信 號 R D 1 1 # 成 爲 非 活 性 狀 態 後 同 步 於 在 狀 態 S 1 6 的 其 次 的 狀 態 1 訂 之 Ψ 1 S 的 變 化 而 資 料 匯 流 排 被 形 成 爲 商 阻 抗 狀 態 〇 讀 1 1 出 信 號 R D # 同 步 於 主 匯 流 排 的 第 3 狀 態 ( 從 狀 態 1 3 1 1 1 6 ) 的 Φ 2 B 之 上 昇 而 被 形 成 爲 非 活 性 狀 態 〇 主 匯 流 排 1 I 同 步 於 該 時 脈 信 號 Φ 2 B 的 下 降 而 鎖 定 資 料 匯 流 排 的 內 容* f I 針 對 2 5 圖 從 狀 態 5 進 行 主 匯 流 排 的 寫 入 動 作 〇 從 1 1 I 狀 態 S 5 至 狀 態 S 1 6 爲 止 位 址 匯 流 排 及 機 能 組 塊 選 擇 1 1 信 號 ( Μ S # ) 成 爲 有 效 〇 同 步 於 在 主 匯 流 排 的 第 1 狀 態 1 1 ( 狀 態 S 5 S 8 ) 的 Φ 2 B 之 上 昇 而 寫 出 資 料 被 输 出 1 1 至 資 料 匯 流 排 〇 同 步 於 主 匯 流 排 的 第 2 狀 態 ( 狀 態 S 9 1 1 S 1 2 ) 的 Φ 1 B 之 上 昇 而 寫 入 信 號 W R # 成 爲 活 性 狀 1 I 態 ( 低 準 位 ) 〇 輔 匯 流 排 檢 出 输 至 該 寫 入 信 W R # 的 活 1 1 I 性 狀 態 之 遷 移 » 而 使 匯 流 排 介 面 鎖 定 信 號 及 蓄 碼 器 寫 入 信 1 1 1 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X297公釐） -64 - 經濟部中央標準局員工消費合作杜印製 A7 ___B7 五、發明説明（62) 號成爲活性狀態。寫入資料被鎖定在匯流排介面；從匯流 排介面，介由模組資料匯流排，而資料被傳送並且被寫入 至所被指定的蓄碼器或是時間計數器等。該信號例如被包 含在第6圚的讀出寫入控制電路7 3 0的所輸出的控制信 號。同步於在主匯流排的第3狀態（從狀態1 3〜1 6) 的Φ 2 B之上昇，而讀出信號成爲活性狀態。 < <時脈信號0的外部輸出> > 如第2 6圖所示單晶片微電腦，可以在外部輸出系統 時脈信號0S、»即是具有將系統時脈信號0S，成 爲其他半導體稹體電路裝置等的基準時脈的情況、與將系 統時脈信號0 Β返回原樣而產生同步於外部匯流排的控制 信號。針對本發明，爲了成爲其他半導體積體電路裝置等 基準時脈因而使其能輸出系統時脈信號^ S ;另外爲了產 生同步於外部匯流排的控制信號因而使其能輸出系統時脈 信號。該輸出端子T0S、Τ0Β分別獨立的被設置在所 定的輸入輸出進出口 Ι/ΟΡ。例如，時脈信號<?5S的輸 出分配在輸入輸出進出口 I/OP60，時脈信號0B的 輸出分配在输入輸出進出口 I /0 P 6 1。输入輸出進出 口 I / 0P 6 0、6 1被兼用在其他的輸入輸出機能，並 且被包含在第1圖所示的輸入輸出進出口 I /0P 6。 此時，時脈信號4 S及¢5 B以時脈控制電路1 3而被 產生，在外部介由上述的輸入輸出進出口 I /0 P 6 0， I/P06 1而被输出。時脈信號0S及0B，在半導體 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 A7 B7 308657 五、發明説明（63) (請先閱讀背面之注意事項再填寫本頁) 積體電路內實質上爲最高速的種類之信號。另外在時脈控 制電路13與輸入輸出進出口 I/OP6 0，I/OP 6 1之間的配線1 3 1 0 ’ 1 3 1 1被延伸在機能組塊間 ，且持有較大的容量成分。因此該時脈信號的外部輸出時 由於其比較大容量成分與較高周波數因而消耗電流也形成 爲較大。 經濟部中夬標隼局員工消費合作杜印裝 這些0 S或是0 B 1的外部輸出，因爲是必要的動作 ，所以消耗電流是不得已的。不過，單晶片微電腦等，在 外部不須输出時脈的情況較多》停止時脈輸出，例如如被 記載在日本專利特願昭60 - 60 — 184207，除了 低消耗電力之外，對耦合雜訊的減低，不要輻射的減低具 有效果。爲了對應於此效果，在本實施例，時脈信號0 S 或是4 B未输出至外部的情況，時脈控制電路1 3與輸入 輸出進出口 I/OP60，I/OP6 1之間的信號例如 固定在邏輯值''θ'，使其在時脈配線1310，131 1上不會發生信號變化，而能減低消耗電流。例如如在第 2 6圖概略的表示，用以時脈控制電路1 3所產生的時脈 信號# S的外部輸出用被設置有邏輯積電路1 3 0 0及時 脈驅動器1 3 0 2 ，時脈驅動器1 3 0 2的輪出介由時脈 配線而被連接在輸入输出進出口 I /0 P 6 0。同樣的用 以時脈控制電路13所產生的時脈信號0B的外部輸出用 被設置有邏輯積電路1 3 0 1及時脈驅動器1 3 0 3的串 聯電路，時脈驅動器1 3 0 3的輸出介由時脈配線而被連 接在輸入輸出進出口 I/OP61。對輸入輸出進出口 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） A7 B7 經濟部中央標隼局貝工消費合作社印製 五、 發明説明（ 64) 1 I I / 〇 Ρ 6 0 I / 0 P 6 1 的 輸 出 許 可 1 係 爲 可 以 使 用 1 1 所 對 應 的 輸 入 輸 出 進 出 □ I / 〇 P 6 的 方 位 蓄 碼 器 ( 未 圖 1 1 示 ) 之 所 對 應 的 位 元 D D R 6 0 、 D D R 6 1 〇 位 元 1 I D D R 6 0 、 D D R 6 1 若 被 設 定 爲 邏 輯 值 1 fr 時 請 m 1 1 | I / 〇 Ρ 6 0 、 I / 0 P 6 1 則 成 爲 輸 出 許 可 狀 態 〇 這 是 背 1 I 對 Φ S 與 Φ B 爲 能 獨 立 的 控 制 0 此 時 ， 在 上 述 邏 輯 積 電 路 之 注 1 I 意 I 1 3 0 0 的 他 方 之 輸 入 被 供 給 有 輸 出 許 可 位 元 D D R 6 0 事 項 1 I 再 1 的 反 轉 信 號 在 上 述 邏 輯 積 電 路 1 3 0 1 的 他 方 之 輸 入 被 填 寫 本 1 供 給 有 輸 出 許 可 位 元 D D R 6 1 的 反 轉 信 號 〇 因 此 針 對 頁 1 | 在 I / 〇 P 6 0 、 I / 0 P 6 1 時 脈 信 Otfe 疏 Φ S 0 B 的 輸 1 I 出 未 被 許 可 的 狀 態 下 邏 輯積 電 路 1 3 0 0 1 3 0 1 的 輸 1 1 I 出 被 固 定 在 低 準 位 〇 所 以 在 外 部 未 输 出 時 脈 信 號 時 可 以 減 1 訂 低 在 時 脈 驅 動 器 1 3 0 0 1 3 0 3 以 後 的 時 脈 配 線 之 消 1 1 耗 電 力 並 且 可 以 達 成 以 上 耦 合 雜 訊 的 減 低 及 不 要 輻 射 1 1 的 減 低 〇 1 在 第 2 7 ran 圖 表 示 時 脈 信 號 Φ S 或 是 Φ B 的 任 何 一 方 可 1 選 擇 性 的 外 部 輸 出 時 的 變 形 例 〇 此 時 在 時 脈 控 制 蓄 碼 器 1 1 I 1 3 2 備 有 第 2 8 ( A ) 圖 及 第 2 8 ( B ) 圖 所 示 的 1 1 P Η I S 位 元 0 如 第 2 8 ( B ) 圖 所 示 P Η I S 位 元 爲 1 1 邏 輯 值 1 之 時 使 其 指 示 將 時 脈 信 號 0 S 輸 出 至 外 部 « 1 1 灑 輯 值 0 之 時 使 其 指 示 將 時 脈 信 號 Φ B 輸 出 至 外 部 〇 1 1 應 輸 出 時 脈 信 號 的 選 擇 係 以 由 邏 輯 積 電 路 1 3 0 4 1 I 1 3 0 5 與 邏 輯 和 電 路 所 形 成 的 選 擇 器 而 被 實 行 〇 以 該 選 1 I 擇 器 所 被 選 擇 的 時 脈 信 號 之 外 部 輸 出 之 許 可 係 用 以 對 於 1 1 1 本紙張尺度適用中國國家標準（CNS )M規格（210X 297公釐） -67 - 經濟部中央標準局員工消費合作社印製 A7 ___B7 ___ 五、發明説明（65) 上述輸入輸出進出口 I /〇 P 6 0的輸出許可位元D D R 6 0而被實行，該輸出許可位元與第2 6圖的情況相同的 被反轉而被供給至邏輯積電路1 3 0 7，並且以輸出許可 位元DDR6 0，只在時脈信號被輸出許可的情況選擇器 的輸出時脈信號從邏輯積電路1 3 0 7及時脈驅動器 1 3 0 8介由時脈配線而被供給至輸入輸出進出口 I / OP 6 1。輸至時脈信號的外部端子T0的輸出被禁 止時，上述同樣邏輯稹電路1 3 0 7的輸出被固定在邏輯 值，其結果可以實現在時脈驅動器1 3 0 8以後的 時脈配線的消耗電力之減低^ <<內部匯流排的多分割>> 在第2 9圖表示單晶片微電腦的內部匯流排之其他分 割例》第2 9圖係爲著眼於單晶片微電腦的內部匯流排之 方塊圖。緩衝器B U F被含在輸入輸出I /〇 p 1〜 I / 0 P 5，並且是外部位址匯流排及外部資料匯流排與 被形成爲介面之緩衝電路。 在第1圖所示的內部位址匯流排P A B及內部資料匯 流排P D B，在於第2 9圖分別被分割爲內部位址匯流排 PAB 1及內部資料匯流排PDB 1 、與內部位址匯流排 PAB2及內部資料匯流排PDB2，在內部匯流排PA B 1及PDB 1被結合有輸入進出口 I /OP 1〜 /0P6 、WDT8、靜態鎖定電路HD1 ，在內部匯流 排PAB2及PDB2被連接I/OP7〜11 、計時器 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公慶) '~ -68 ~ (請先閱讀背面之注意事項再填寫本頁) 訂 3υ〇β57 Α7 Β7 五、 發明説明（ 66 ) 1 1 7 Ο S C I 9 A / D 轉 換 器 1 0 及 靜 態 A/l> 鎖 定 電 路 Η D 1 1 1 Δ 內 部 匯 流 排 P A Β 1 及 P A Β 2 * 再 則 內 部 匯 流 排 S. 1 1 I P D B 1 及 P D B 2 » 各 個 配 線 長 即 是 配 線 容 量 被 形 成 爲 請 閲 1 1 I 同 等 並 且 這 些 全 體 的 配 線 容 KBsJ . Μ 不 致 比 在 第 1 rai 圖 的 情 況 其 讀 背 而 1 1 內 部 匯 流 排 P A B 及 Ρ D B 的 配 線 容 .S. 還 大 在 電 路 組 塊 1 I I 的 實 際 的 配 置 1 被 分 割 內 部 匯 流 排 與 回 路 模 組 的 分 配 被 決 举 項 1 I 再 I 定 0 理 論 上 t 輸 入 輸 出 進 出 □ I / 〇 Ρ 計 時 器 7 填 寫 本 表 W D T 8 S C I 9 A / D 轉 換 器 1 0 不 須 規 定 是 否 I 1 I 應 連 接 在 所 被 分 割 的 那 個 匯 流 排 〇 1 1 I 以 被 包 含 在 匯 流 排 控 制 器 3 之 模 組 選 擇 之 判 定 而 使 1 1 1 P A B 1 與 P D B 1 P A B 2 與 Ρ D Β 2 的 那 個 被 形 成 1 訂 爲 活 性 狀 態 〇 另 外 R 0 Μ 5 或 是 R A Μ 6 被 選 取 時 1 1 P A B 1 與 P D B 1 P A B 2 與 Ρ D Β 2 都 被 形 成 爲 非 1 1 活 性 狀 態 0 非 活 性 狀 態 的 情 況 內 部 位 址 匯 流 排 Ρ A Β 1 1 與 P A B 2 被 保 持 之 刖 的 值 0 另 外 匯 流 排 控 制 器 3 及 I W D T 8 等 的 機 能 組 塊 的 輸 出 成 爲 高 阻 抗 時 內 部 資 料 匯 1 1 流 排 P D B 1 與 P D Β 2 以 靜 態 Λ/Ι> 鎖 定 電 路 Η D 1 及 Η D 1 1 2 保 持 .X.JL. 刖 值 〇 靜 態 Λ/Ι> 鎖 定 電 路 Η D 1 及 Η D 2 被 設 置 有 逆 1 1 向 並 聯 連 接 於 每 個 信 號 線 的 2 個 反 向 器 電 路 而 被 構 成 並 1 1 且 被 保 持 P D B 1 Ρ D B 2 的 狀 態 在 其 他 機 能 組 塊 輸 I I 出 資 料 時 1 具 有 使 其 可 以 優 先 以 該 輸 出 資 料 的 匯 流 排 之 驅 1 1 I 動 的 較 小 的 驅 動 能 力 0 即 是 構 成 靜 態 Λ/>> 鎖 定 電 路 Η D 1 1 1 I Η D 2 之 反 相 器 電 路 之 輸 出 電 流 比 Ρ D B 1 Ρ D Β 2 1 1 1 準 標 家 國 國 中 用 適 度 尺 張 紙 本 經濟部中央標準局員工消費合作社印裝

Ns 格 規 4 聲 公 7 經濟部中央橾準局員工消費合作社印褽 ____B7 五、發明説明（67 ) 的洩漏電流還大，比機能組塊的輸出電流還相當的小。然 而，第1圖的內部匯流排PDB及PAB的分割數可成爲 高於3。內部位址匯流排PAB的個數若較少時，內部位 址匯流排成爲共通，使其只分割內部資料匯流排亦可。 < <低消耗電力資訊的向量化> > 用以對於插入要求等的處理之高速化作爲強制的提高 時脈信號4B的周波數之手段，除了利用第9圖及第10 (A)圚等所說明過的時脈控制蓄碼器1 3 2的MSME 位元之外，在插入處理（也包含如重設的例外處理）的開 始時，投入低消耗電力資訊作爲向量。在C P U 1的位址 空間的一部分，對應於各個插入的複數個向量被預先寫入 。當產生插入的要求時，C P U 1則投入對應於該插入的 向量，實行隨著有關於保持在所投入的向量之插入的資訊 之處理。即是當當產生插入要的要求時，c P U則輸出指 向對應於該插入的向置之位址，並且從以該位址所示的向 量區域投入關於上述插入之資訊。針對本實施例具有以該 插入所應被實行的程式（處理程序程式）的開始位址與低 消耗電力資訊，作爲該資訊。應答於插入的要求後，上述 開始位址，爲了處理程序程式的實行，因而被設定在 CPU內的程式計數器（無圖示）；上述低消耗電力資訊 ，如後述，被設定在模組制動控制蓄碼器1 3 3及時脈控 制蓄碼器1 3 2。另外，對於插入要求的處理完了後’爲 了復歸至原來的程式，所以如後述，狀態蓄碼器的內容、 本紙垠尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） _ -70 - (請先閲讀背面之注意事項再填寫本頁) 訂 礼说7 A7 ______ B7 五、發明説明（68) 及所復歸的位址，在應答插入要求時，被寫入至以C P U 1內的堆陣指標器（無圖示）所被指定的C P U 1之位址 空間內的位址區域（堆積儲存區域）。從之後的說明能理 解到，在於本實施例，上述狀態蓄碼器的內容，除了復歸 位址的其他，上述模組制動控制蓄碼器1 3 3及時脈控制 蓄碼器1 3 2的內容，也被寫入至在上述堆陣指標器所被 指定的堆積儲存區域（被堆稹儲存化）。例如插入同量係 爲以插入所應實行的處理程序之開始位址，同時保有爲了 實行中速模式的設定或模組制動的設定之控制資訊作爲低 消耗力資訊。此情況，時脈控制蓄碼器1 3 2的初期值可 以以重設向量的低消耗電力資訊而決定，並且可使該資訊 成爲中速模式。若成爲此樣，因即刻可以設定重設後的低 消耗電力狀態，所以減輕軟體的負擔，另外，形成爲可從 中速模式的開始等，可以減低消耗電流。 經濟部中央標準局負工消費合作杜印製 n ---- I. ί ^^1 In m. m a— A^，ve (請先閱讀背面之注意事項再填寫本頁) 在第30 (A)圖〜第30 (C)圖表示指定消耗電 力狀態的向量配列與該情況的堆稹儲存之例。根據該例低 消耗電力資訊，如第30(B)圖所示，係爲8位元。即 是’低消耗電力資訊，包含有對應於模組制動控制蓄碼器 133的位元7〜2(MSTP7〜MSTP2)之6位 元（低消耗電力資訊的位元7〜2 )、及對應於時脈控制 蓄碼器13 2的位元〇與位元1((：尺5〇、（：1<；5 1) 之2位元（低消耗電力資訊的位元1、〇)。針對第3 0 (A)所示的向量，開始位址若位址空間爲1 6MB時則 爲24位元。如第30(C)圇所示在堆積儲存，針對復 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐) -71 - A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明（ 69 ) 1 歸 位 址 與 復 歸 巨 的 地 除 了 在 所 被 利 用 的 低 消 耗 電 力 資 訊 1 I 的 其 他 ♦ 被 包 含 有 對 於 保 持 C Ρ U 1 的 內 部 狀 態 之 狀 態 蓄 1 I 碼 器 器 的 1 6 位 元 分 的 記 億 區 域 0 在 上 述 狀 態 蓄 碼 器 器 > 1 1 | 被 包 含 有 表 示 演 算 的 結 果 之 狀 態 編 碼 或 插 入 遮 敝 位 元 等 請 先 1 1 〇 然 而 > 針 對 以 下 的 說 明 < 合 併 模 組 制 動 控 制 蓄 碼 器 讀 背 1 1 1 3 3 的 位 元 7 — 2 ( Μ S Τ Ρ 7 Μ S Τ Ρ 2 ) 與 時 馆7 1 1 脈 控 制 蓄 碼 器 1 3 2 的 位 元 0 及 位 元 1 ( C Κ S 0 事 項 1 I 再 1 C K S 1 ) 後 » 稱 爲 低 消 耗 電 力 狀 態 控 制 蓄 碼 器 器 0 填 寫 本 裝 在 第 3 1 圖 表 示 例 外 處 理 時 及 返 復 時 的 動 作 時 間 〇 沒 頁 1 I 有 被 特 別 的 限 制 但 R 0 Μ 5 及 R A Μ 6 係 爲 以 1 狀 態 可 1 1 I 讀 出 / 寫 入 〇 口 Ρ 令 及 向 量 被 配 置 在 R 〇 Μ 5 堆 積 儲 存 被 1 1 配 置 在 R A Μ 6 〇 在 例 外 處 理 時 當 時 的 程 式 計 數 器 ( 1 訂 P C ) 之 值 及 低 消 耗 電 力 狀 態 控 制 蓄 碼 器 器 ( 時 脈 控 制 蓄 1 1 碼 器 1 3 2 的 C Κ 0 C Κ 1 與 模 組 制 動 控 制 蓄 碼 器 1 1 1 3 3 的 Μ S Τ Ρ 2 Μ S Τ Ρ 7 ) 的 資 訊 和 jfrrr. 圖 示 的 1 1， 上 述 狀 態 蓄 碼 器 器 的 內 等 被 待 避 在 堆 積 儲 存 ( 狀 態 S 1 λ I S 5 ) 〇 即 是 爲 了 讀 出 上 述 低 消 耗 电 力 狀 態 控 制 蓄 碼 器 的 1 1 1 內 容 所 以 專 用 的 讀 出 信 號 R D 一 L Ρ C R # 被 形 成 爲 活 1 1 性 狀 態 ( 狀 態 S 2 S 4 ) 的 同 時 寫 入 信 號 W R # 也 被 1 1 形 成 活 性 狀 態 > 上 述 控 制 蓄 碼 器 的 內 容 被 寫 入 至 堆 陣 0 持 1 1 續 在 堆 稹 儲 存 的 ψΛ\. 動 作 從 R 0 Μ 5 讀 出 低 消 耗 電 力 狀 態 控 1 1 制 蓄 碼 器 器 及 Ρ C 之 內 容 ( S 6 S 9 ) 作 爲 向 量 0 從 1 1 R 0 Μ 5 所 被 讀 出 的 低 消 耗 電 力 狀 態 控 制 蓄 碼 器 未 被 投 入 1 1 1 至 C Ρ U 而 被 寫 入 至 低 消 耗 電 力 狀 態 控 制 蓄 碼 器 器 ( 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 305657 A7 B7 經濟部中央橾準局員工消費合作杜印製 五、發明説明（70) S6〜S8)。因此從狀態S 7，低消耗電力控制蓄碼器 的內容被變更，而造成變更中速模式的設定，或模組制動 的設定。作爲向量的開始位元被投入至C P U內部的無圖 示的程式計數器，從該開始位址C P U 1開始實行命令（ S 1 1 〜s 1 3 )。 在返復時，從RAM6內的堆積儲存，讀出狀態蓄碼 器。低消耗電力狀態控制蓄碼器、PC等的內容（S14 〜S 1 8 )。從堆積儲存所被讀出的低消電力狀態控制蓄 碼器的內容未被投入至CPU 1 ，而被寫入至低消耗電力 狀態控制蓄碼器。復歸位址被投入至C P U 1的內*，從 該位址C P U 1開始實行命令。狀態蓄碼器被收容在 C P U 1的內部。從S 1 6復歸低消耗電力控制蓄碼器的 內容。復歸中速模式的設定、或模組制動的設定，與S 6 以前的狀態相同》若S 6以前、S 1 6以後設定爲中速模 式，S 7〜S 1 5設定爲高速模式，則可以實現與第1 7 圚相同的動作，且無軟體的負擔。在每個插入，因可以設 定低消耗電力狀態，所以對無必要作高速處理的插入要求 ，使其爲適當的動作速度。因此沒有浪費到消耗電力。另 外，以模組制動，因可以保持且停止機能組塊的內部狀態 ，例如D T C 2若爲模組制動時，則以D T C 2使用匯流 排，所以可以防止中斷CPU 1的動作，並且高速的插入 處理路徑的實行爲必要的情況係有效。 在第3 2圖代表性的表示低消耗電力控制蓄碼器的1 位元之構造。如上所述，時脈控制蓄碼器1 3 2的位元1 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X 297公釐） (請先閲請背面之注意事項再填寫本頁) 訂 A7 經 濟 部 中 央 標 隼 員 工 消 費 合 b 社 印 製 B7 五、 發明説明（ 71 ) 1 1 0 及 模 組 制 動 控 制 蓄 碼 器 1 3 3 的 位 元 7 2 構 成 低 消 1 1 耗 電 力 控 制 蓄 碼 器 〇 第 3 2 圖 的 構 成 係 對 於 第 1 6 圖 追 加 1 I 2 個 邏 輯 和 電 路 1 3 2 5 1 3 2 6 y 在 時 脈 的 輸 入 端 子 1 1 y 介 由 邏 輯 和 電 路 1 3 2 5 供 給 ΐ 刖 述 專 用 寫 入 信 號 W R 請 先 1 1 I — L P C R 9 不 拘 限 於 位 址 輸 入 資 料 匯 流 排 的 內 容 〇 另 外 讀 背 1 1 在 同 步 緩 衝 器 1 3 2 2 的 寫 入 信 號 也 介 由 邏 輯 和 電 路 之 注 1 I 意 I 1 3 2 6 而 供 給 -1 /. 刖 述 專 用 寫 入 信 號 R D — L P C R » 不 拘 拳 項 1 I 限 於 位 址 蓄 碼 器 的 內 容 輸 出 至 資 料 匯 流 排 〇 這 些 的 專 用 寫 填 寫 本 装 入 信 號 W R 一 L P C R 及 專 用 讀 出 信 號 R D — L P C R 頁 1 I 例 如 例 以 C P U 1 而 被 形 成 成 爲 共 通 於 時 脈 控 制 蓄 碼 器 1 1 I 1 3 2 的 位 元 1 0 及 模 組 制 動 控 制 蓄 碼 器 1 3 3 的 位 元 1 1 7 2 的 各 信 號 0 然 而 在 於 第 3 2 圖 R D W R > R D 1 訂 — L P C R W R — L P C R 的 各 信 號 爲 了 使 理 解 容 易 1 I 化 所 以 用 圖 表 示 作 爲 正 邏 輯 的 信 號 0 1 1 | < < 子 時 脈 振 盪 器 之 例 > > | 在 第 3 3 圖 表 示 時 脈 振 m 器 及 時 脈 控 制 電 路 的 其 他 例 1 1 〇 此 例 係 對 於 第 9 圖 再 追 加 第 2 振 盪 器 1 2 A 分 頻 器 1 1 1 3 0 A 選 擇 器 1 3 1 A 及 frrr. m 交 叠 產 生 電 路 1 3 8 〇 1 1 在 第 2 振 盪 器 1 2 A 的 E X T A L L X T A L L 例 如 1 1 連 接 如 3 2 * 7 6 8 K Η Z 的 水 晶 振 遼 器 〇 作 爲 持 有 2 組 1 I 振 盪 器 的 單 晶 片 微 電 腦 例 如 被 記 載 在 >八 刖 述 曰 本 平 成 4 年 1 1 9 月 < 曰 立 製 作 所 發 行 Γ Η 8 / 3 8 3 4 1 1 1 Η D 6 4 7 3 8 3 4 Η D 6 4 3 3 8 3 4 硬 體 手 冊 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ^^£65 7 A7 ___B7_ 五、發明説明（72 )- 。第2分頻器130A係以前述相同施予8分頻，所被分 頻的時脈信號<?i〇SC/2 、必0SC/4 、 必◦ S C/8係在從時脈控制蓄碼器1 3 2的控制位元而 選擇選擇器1 3 1 A。所以根據被選擇的時脈信號而無交 叠產生電路1 3 8產生無交疊的2相時脈信號^ 1 L、 0 2 L，所須的機能組塊例如供給至C P U 1及計時器7 。該無交疊產生電路1 3 8 ，係適於較低動作周波數且適 於低電壓動作，所以與被內藏於前述各機能組塊的情況相 異。由於是低周波，因而就是將2相的時脈信號0 L 1、 0L2供給至CPU1、計時器7等，也不會產生由於消 耗電力之缺點。 經濟部中央標準局員工消費合作社印製 I I m HI n^i —I— · 11 ml - n^i - - 11- 兔 、v9 (請先閱讀背面之注意事項再填寫本頁) 沒有特別的被限制，但無交鲞的2相時脈信號？ί 1 L 、於2 L係爲將單晶片微電腦利用於計時處理的情況使用 。時脈控制蓄碼器1 3 2具有時間監視模式位元WM，以 該位元成爲邏輯值"^1^*而單晶片微電腦在計時處理在所 要的最低動作周波數而被動作。計時處理，例如在單晶片 微電腦的控制對象含有計時器時，在如每1秒的一定時間 更新計時器表示之處理，以無交叠2相的時脈信號0 1 L 、必2 L而作計時動作的計時器，再以該計時器的每隔一 定時間的計時器插入而在C P U 1實行計時處理。 在第3 4圖係表示專門表示输至從第3 3圖的時脈控 制電路1 3的其他機能組塊的上述時脈信號¢5 1 L、 0 2 L之供給形態其單晶片微電腦的概略組塊圖。該組媿 圖例如爲考慮上述計時處理之圖。針對第3 4的單晶片微 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -75 - 經濟部中央標準局員工消費合作社印製 A7 ___B7 五、發明説明（73) 電腦，係代表性的表示第3 3圖的時脈控制電路1 3的其 他、CPU1 、匯流排控制器3、插入控制器4、輸入输 出進出口 I/0P1〜I/0P11 、及計時器7。各電 路組塊所示的Ν Ο V係爲從輸入組塊信號形成無交叠2相 時脈信號之無交疊產生電路。在被結合於在第1圖所說明 過的內部匯流排IAB、IDB之CPU1 、匯流排控制 器3及插入控制器4的無交叠產生電路Ν Ο V被供給有上 述時脈信號B，被結合於在第1圖所說明過的內部匯流排 PAB、PDB 的計時器 7 及 I/0P1 〜I/0P1 1 的無交疊產生電路NOV，被供給有上述時脈信號0 S。 進而在各機能組塊1 、3 ' 4、7、I/0P1〜 I /〇P 1 1被供給有上述無交叠2相的時脈信號0L 1 、必L 2，在於各個機能組塊被設置有爲了選擇是否利用 從無交叠產生電路NOV所產生的2相時脈信號或是2相 時脈信號0 L 1 、4 L 2的其中一個作爲內部同步時脈信 號之選擇器S E L。計時器7係爲隨著以C P U 1等所被 設定的內部控制蓄碼器而實行選擇器的選擇。從複數個波 道構成計時器7的情況，在每個波道若具有該控制蓄碼器 與選擇器SEL即可。CPU1、匯流排控制器3、插入 控制器4、及輸入輸出進出口 I/0P1〜I/0P1 1 的選擇器S E L，係在從時脈控制電路1 3所被輸出的監 視模式位元WM而決定選擇狀態。 監視模式位元成爲邏輯值時，在於計時器7所 定的波段以外則成爲模組制動狀態。在計時器7其所定的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --------； 裝------訂 (請先閲讀背面之注意事項再填寫本頁) -76 - 經濟部中夬標準局員工消费合作社印裝 A7 _B7 五、發明説明（74 ) 波道係在控制位元而以選擇器S E L選擇時脈信號¢1 L 1 ’ 0L2 ，利用選擇信號4L1 、0L2而例如實行爲了 間歇的實行計時處理之計時動作再在每隔一定時間輸出計 時器插入信號。針對CPU1、匯流排控制器3、插入控 制器及I/0P1〜I/0P1 1係在邏輯值、1〃的監 視模式位元WM以選擇器選擇時脈信號0L1 、0L2 , 所以這些機能組塊被同步動作於計時用的低周波數之時脈 信號# L 1 I 4 L 2。計時器7在每隔一定時間發生爲了 計時用處理之插入信號，C P U 1應答該信號而間歇的進 行計時處理。監視模式位元WM成爲活性狀態時，第1振 盪器1 2停止振盪動作。監視模式係以監視模式位元WM 成爲邏輯值而解除CPU 1。 依據上述實施例得到以下的效果》〔 1 j系統時脈信 號以0 S與？i B ，時脈信號的相配線並沒有很大，將系統 時脈信號0 B的分頻比使其可變，確保機能組塊的絕對基 準時脈，同時將系統時脈信號/ B使其可變而減低主匯流 排的消耗電力，進而可以減低半導體積體電路全體的消耗 電力。由於減低消耗電力（不須電波的發生），因而可以 減低不要的輻射。 〔2〕在S C I或計時器的周邊電路因被供給有周波 數一定的系統時脈信號0S，所以輸至CPU等的系統時 脈信號0 B之周波數就是被變更，也可以一的地保持 S C I位元比率或是波特（baud )比率，再而計時器的計 時周期等，就是變更C P U等的動作周波數也不須這些周 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝1 訂 -77 - 經濟部中央標準局員工消費合作社印製 A7 _____ B7五、發明説明（75 ) 邊機能組塊的設定變更。 〔3〕在上述時脈控制電路1 3，因具備爲了選擇系 統時脈信號0 B的分頻比的資訊以上述主匯流排而能設定 之蓄碼器手段1 3 2 ，所以可以以C P U等的主匯流排而 任意地進行分頻比的選擇。 〔4〕資料匯流排，被分離在供給系統時脈信號φ B 且被連接有C P U等的機能組塊之內部資料匯流排I D Β 、與供給系統時脈信號0 3且被接有成爲輔匯流排的機能 組塊之內部資料匯流排P D Β »由於將如C P U等的主匯 流排頻繁地起動匯流排循環之機能組塊，連接在與輔匯流 排不同的其他資料匯流排，因而頻繁地所被選取的資料匯 流排之負荷被減小，而期予爲低消耗電力。由於以吸持電 路HD 1 、HD 2前值保持被利用於選取之頻度相對較低 的資料匯流排，因而使其減少在該資料匯流排上的充放電 次數而期予爲低消耗電力》 〔5〕將作爲1相時脈信號的系統時脈信號¢5 S、 必B供給至機能組塊，在各機能組塊內部，由於生2相時 脈信號，因而減低時脈的總配線容量，並且可以減低消耗 電力。 〔6〕使用分頻電路時脈信號時，低分頻比的分頻電 路時脈信號係在每個機能組塊的內部產生，分頻比的較大 的分頻電路時脈信號係共通的產生，所以邏輯規模不會太 大，因不會將信號變化周波數的較大信號作爲機能組塊間 信號，所以可以減低消耗電力。 (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 •I χί 本紙张尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） 經濟部中央標準局員工消費合作社印製 A7 __B7____ 五、發明説明（76 ) 〔7〕例如以第2 0圖及第2 3圖說明從輔匯流排輸 至主匯流排的機能間信號，由於同步於1 S而實行，因 而可以易於介面。 〔8〕使其能保機能組塊的內部狀態，並且因限定供 給常時時脈之部分，所是在動作中，也因保持內部狀態， 而可以省掉軟體的再設定之負擔》 〔9〕將資料匯流排作爲初期，分割內部匯流排後* 非活性狀態的匯流排因抑止信號變化，所以減低1次動作 的變化之信號容量，因而可以減低消耗電力。 〔1 0〕設置檢出插入或外部端子的信號變化之資訊 的如插入控制器的事像檢出電路，在事像發生時，自動的 變更</> Β的分頻比，同時變更模組制動的狀態；事像發生 過後，縮短施行所須的處理爲止的時間，因而可以提高處 理性能。在變更時，將變更前的資訊例如待避在堆稹儲存 等，新資訊例如與向量同時負載，因而可以進行任意的設 定。 (1 1 )使其可以將相當於時脈信號0 S與Β之時 脈信號輸出至外部，並且以軟體可禁止其輸出，因而可以 將時脈信號¢5 S爲外部半導體積體電路的基準時脈，同時 將時脈信號^ Β作爲匯流排控制電路的控制信號。另外* 若不必要禁止輸出，因而可以達到消耗電力的減低、耦合 雜訊的減低、不要輻射的減低。 根據實施例而具有的說明以上本發明者所達成的發明 ，但本發明不止限於該實施例，不用說若不脫離其要點之 本紙張尺度適用中國國家棣準（CNS ) Α4規格（210Χ 297公釐) ' -79 - ί I I --- II..... I...... - - - —I (請先閱讀背面之注意事項再填寫本頁) 、vs A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（77 ) 範圍下種種旳變更皆有可能。 例如將時脈信號形成非對稱時，不限於上述實施例。 在動作爲不必要的任意情況，可以一方爲高準位，停止他 方入爲低準位。例如可以適用於C P U成爲等待狀態的情 況，若將全部時間電路形成爲靜態型時，未將時脈形成爲 非對稱，中速模式的情況的4 B，也可以成爲工作5 0% 的時脈。 時脈控制蓄碼器，除了從C P U能讀出/寫入之外， 亦可以外部端子的設定而成爲可變更。例如，以所定的端 子之輸入，亦可成爲能變更時脈控制蓄碼器的初期設定值 。所定的端子在低準位的狀態重設時則以高速時脈動作， 其後以C P U的設定成爲能低速動作；另外，所定的端子 在高準位的狀態重設時則以低速時脈動作，其後可以使其 以C P U的設定成爲能高速動作〃 關於匯流排時間的詳情，係能有種種的變更。I A B • IDB與PAB · PDB的時間成爲同樣，但該時間亦 可偏差。在事像，例如能使其含有外部匯流排解放。在外 部解放匯流排時，主匯流排自動的成爲中速模式，或是也 可以將D T C形成爲模組制動狀態，作爲向量所被供給的 低消耗電力資訊也不被限定在8位元。可以成爲任意的位 元數》持有複數組專用的讀出信號、專用的寫入信號亦可 〇 關於低消耗電力控制蓄碼器的構成也有種種的變更。 動態電路、靜態電路的具體電路構成也有種種的變更。例 本紙張尺度遑用中國國家標準（CNS ) A4说格（210X297公釐) {請先閲讀背面之注意事項再填寫本頁) 訂 -80 - 經濟部中央橾準局員工消費合作社印製 A7 B7 五、發明説明（78 ) 如，靜態電路可以以觸發器構成》另外觸發器不被限定在 2相的無交疊。也可以成爲3相以上或是交叠時脈。如果 一部分位相的時脈較長，其他位相的時脈較短亦可。 作爲資料傳送裝置，已說明了關於內藏D T C的情況 ，但該裝置內藏DM A控制器（DMAC)亦可。實施中 的DTC改讀DMAC亦可。這些與CPU不須要獨立的 機能組塊，作C P U的一部分而被實現亦可。此情況，會 有被用作稱爲微小的DMA、或是大型業務、或是智慧型 I / 0業務等的情況。關於單晶片微電腦的其他機能組塊 不被任何約束。機能組塊的個數、或模組制動的指定方法 也可以任意。 在以上的說明主要是說明了關於適用於作爲本發明者 其發明背景所形成的利用領域之單晶片微電腦的情況，但 不被限定於該情況，在其他半導體積體電路裝置也能適用 ，本發明至少也可以適用於構成同步於時脈而動作的系統 之半導體稹體電路。 針對本專利申請所揭示的發明當中簡單的說明其代表 性所得到的效果如下述。 〔1〕由於將周波數一定的第2系統時脈信號（P S )共通的供給至複數個機能組塊，並且將分頻比爲可選擇 ，周波數爲低於上述第2系統時脈信號之第1系統時脈信 號（</> B )供給至所定的機能組塊，因而因應於供給第1 系統時脈信號（P B )的機能組塊之狀態而改變其動作周 波數，因此可以達到低消耗電力。此時’就是變更該第1 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X 297公釐) —. .1 .裝 訂.iN (請先閱讀背面之注意事項再填寫本頁) -81 - 經濟部中央標準局員工消費合作杜印製 A7 __B7_ 五、發明説明（79 ) 系統時脈信號的周波數接受第2系統時脈信號（4 S )而 動作的複數個機能組塊之動作速度也不會變化，在於以該 第1系統時脈信號之周波數變更的電力消耗之控制時，對 於接受第2系統時脈信號（^ S )而動作之複數個機能組 塊係完全不須爲了再設定動作條件之處理。 〔2〕由於將介由上述第1時脈信號配配線而‘供給第 1系統時脈信號之機能組塊作爲主匯流排，因而在該主匯 流排形成被供給有分頻比可變的系統時脈信號。在於微電 腦等的資料處理裝置，作爲主匯流排的C P U —般因頻繁 的起動爲了命令及資料取出之匯流排循環，所以對低消耗 電力是有效果的。 〔3〕由於將介由上述第2時脈信號配線而供給第2 系統時脈信號之機能組塊作爲輔匯流排，因而就是變更主 匯流排的系統時脈信號之周波數，也可以一定的保持串行 通信介面的位元比率或是波特（baud)比率，再而計時器 的計時周期等，並且可以不須這些周邊機能組塊的設定變 更。 〔4〕由於爲了選擇第1時脈信號（4B)的分頻比 之資訊採用以上述主匯流排而能設定的蓄碼器手段，因而 以C P U等的主匯流排可以任意的實行分頻比的選擇。 〔5〕由於如CPU等的主匯流排將頻繁的起動匯流 排循環之機能組塊，與輔匯流排係爲連接至別的資料匯流 排，頻繁的選取資料匯流排之負荷因而變小，針對此點也 達成低消耗電力。以吸持電路將被利用於選取的頻度相對 本紙張尺度適用中國國家橾隼（CNS ) A4規格（210X297公釐) I 11 - - - - --- II- - —I— IT I I..... n -- . n----- 、τ (請先閱讀背面之注意事項再填寫本頁) -82 - 經濟部中央標準局員工消費合作社印製 A7 __B7 五、發明説明（8〇) 較低的資料匯流排保持前值，而使其減少在該匯流排上的 充放電次數而期予以低消耗電力》 〔6〕由於將根據第1及第2的各個系統時脈信號而 產生的無交疊之2相時脈信號使其部分的位相爲一致，並 且同同步於該位相爲一致的時間，而使其變化從被同步動 作於第2系統時脈信號之機能組塊，供給至被同步動作於 第1系統時脈信號之機能組塊（相對的動作速度較緩而得 有的機能組塊）的信號，因而將在時脈信號周波數的所被 相異的機能組塊間的介面容易化，換言之可以將爲了介面 的時間設計容易化。 〔7〕由於根據第1及第2的各個系統時脈信號而產 生的無交曼之2相時脈信號的第1相相同時脈信號，具有 低準位期間被一致的位相，並且第2相的相同時脈信號具 有高準位期間被一致的位相，因而各機能組塊的输出與輸 入就是同步於第1相或第2相的其中的時脈信號，從在系 統時脈信號使其相異的機能組塊間的輸出至輸入該輸出的 鎖定也可以確保第2系統時脈信號（0 S )的高於1周之 期間，因此將在系統時脈信號周波數的相異之機能組塊間 的介面容易化，換言之可以將爲了介面的時間設計容易化 〇 〔8〕由於在於從將第1系統時脈信號（0 B )與第 2系統時脈信號（$ S )選擇性的輸出至外部之輸出電路 而將該輸出電路的時脈输入配線強制在所定準位，因而在 不須系統時脈信號的外部输出之情況，可以抑止在上述時 本紙張尺度遑用中國國家標準（CNS ) A4規格（210X297公釐) ---------J 裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 -83 - 經濟部中央橾準局員工消費合作杜印製 A7 B7 五、發明説明（81 ) 脈輸入配線其充放電，而期予爲低消耗電力。 〔9〕由於在每個機能組塊個別的抑止內部時脈信號 等的產生，因而在未利用的內藏機能組塊內，內部時脈信 號的變化被停止，而可以抑制因時脈信號的無須變化其充 放電流之電力消耗。此時，由於在於內部時脈信號停止狀 態使其保持內部狀態，因而在動作再開選擇時可以省掉改 變內部電路而設定的作業。 〔1 0〕因自身的動作爲非選擇性所以以抑止內部時 間信號的發生而可以實現低消耗電力。由於在內部時間信 號的變化被停止時使其保持內部狀態，因而在動作再開時 可以省掉改變內部電路而重新設定的作業。 〔1 1〕由於將接受無交叠的2相之內部時間信號而 動作的電路，含有接受其第1相的時間信號而動態的動作 之時間電路、及被串聯的連接於該動態電路且接受第2相 的時間信號而動態的動作之靜態電路而構成’因而無交叠 的2相之動態信號當中若將工作較大的位相之動態信號供 給至動態電路，工作較小的位相之動態信號供給至靜態電 路，則就是動態·電路的输出負荷容量之保持時間爲有限’ 鎖定時間也相對的變短，而可以擴張第1系統時脈信號的 周波數低減範圍》進而將雙方與用靜態鎖定電路所構成的 情況作比較，可以縮小電路的物理性規模。 〔1 2〕由於根據事像的檢出而強制第1系統時脈信 號的周波數，因而發生所定的事像時’就是降低所被設定 的系統時脈信號周波數，也可以將系統時脈信號周波數的 本紙張尺度遑用中國國家棣準（CNS ) Α4规格（210X297公釐） — i ---1 ^^1 I -I - - 1 IL 士5"—I— m -- ----i In 0¾ 、νβ (請先閲讀背面之注意事項再填寫本頁) 84 經濟部中央標準局員工消費合作社印製 A7 ___B7_ 五、發明説明（82 ) 選擇狀態強制在所定的狀態例如強制在最高周波數選擇狀 態，因此，在產生所定的事像時可以短縮至作所須的處理 之時間。 〔1 3〕由於因事像產生而以所定的記憶區域（ MSME)改寫成所定的值強制系統時脈信號周波數，因 而可以將系統時脈信號強制在特定周波數之處理簡單化》 〔1 4〕由於因事像產生而在從被要求在中央處理裝 置的例外的處理復歸時，中央處理裝置將上述記憶（ 記憶區域）返回至所定的值，因而選擇性的指定周波數的 情報之記憶區域（CKS1、CKS2)的值也不須退避 及使其復歸該自體》 〔1 5〕接受周波數被強制的系統時脈信號之機能組 塊爲中央處理裝置以外的資料傳送控制器時，由於因事像 的產生例外的處理被要求的資料傅送控制器輸出指定該例 外的處理完了的信號，因此將上述記憶區域（MSME ) 回復至所定的值，因而可以不加諸中央處理裝置或是軟體 的一切負擔就將系統時脈信號回復到原來。 〔1 6〕由於設置能改寫的保持爲了在機能組塊單位 使其禁止內部時脈信號的形成之資訊的蓄碼器手段（ 133)，並且根據重設等的所定的事像產生，而在禁止 內部時脈信號的形成的狀態將該蓄碼器手段初期化，因而 可以在重設等的所定事像產生時使其減低其初期狀態的電 力消耗。 〔1 7〕由於利用系統時脈信號周波數的強制插入向 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 -85 - ^ύ〇657 Α7 ______Β7_ 五、發明説明（83 ) 量等的向量與成對的控制資訊，因而可以因應於事像的種 類而仔細的施行低消耗電力設定。 〔1 8〕由於在利用上述插入向量的向量與成對的控 制資訊的情況事像產生時，ρ該向量與成對的控制資訊訊 而爲使現在的低消耗電力控制的資訊不被消失而使其退避 ，因而可以在以事像產生而被要求之例外的處理完了後， 電力控制狀態也使其復歸至事像發生前的狀態。 〔1 9〕由於以分頻電路所能產生的低分頻比之分頻 電路時脈信號未能分頻電路供給，而以機能組塊內的分頻 器使其各別的產生，因而低分頻比的時脈信號也從分頻電 路直接供給至複數個機能組塊的情況作比較可以達成低消 耗電力化。 m· —^1 ·1 a ^^^1 tm nn 1^1 ^ nn m n^i 一 一 牙 、va (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -86 ~

Claims (1)

1. 煩請委員明示本案是否變更實質内容 經濟部中央標準局*工消费合作社印製 第84111253號專利申請案 中文申請專利範圍修正本 民國85年7月修正 1 . 一種半導體積體電路，包含： 隨著所被供給的系統時脈信號而動作的第1機能組塊 :及 隨著所被供給的系統時脈信號，而分別動作的複數個 第2機能組塊；及 具有將根據所定的時脈信號而被形成的處所之第2周 波數之第2系統時脈信號，共通的供給至上述複數個第2 機能組塊之第2時脈信號配線：及 由於該分頻比爲含有可變的時脈形成電路而分頻上述 所定的時脈信號，因而形成第1系統時脈信號之時脈控制 電路；及 將上述第1系統時脈信號供給至上述第1機能組塊之 第1時脈信號配線。 2. 如申請專利範圍第1項之半導體積體電路，其中 進而具有被結合在上述第1機能組塊與上述第2機能組塊 之匯流排，並且上述第1機能組塊具有作爲主匯流排而動 作的機能。 3. 如申請專利範圍第2項之半導體稹體電路，其中 上述第2機能組塊具有作爲輔匯流排而動作的機能。 4. 如申請專利範圍第3項之半導體積體電路，其中 本紙張尺度逋用中國國家梯準（CNS)八4現格（210X297公釐）-1 - ----------^-- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局負工消費合作社印裝 A8 Βδ C8 D8 六、申請專利範圍 上述時脈控制電路具有保持爲了決定上述分頻比的資訊之 蓄碼器器手段，並且輸至上述蓄碼器手段的資訊，由於上 '述第1機能組塊而被設定。 5. 如申請專利範圍第3項之半導體積體電路，其中 上述匯流排具有連接上述第1機能組塊的第1內部資料匯 流排、及連接上述第2機能組塊的第2內部資料匯流排； 上述半導體積體電路，進而含有因應對於以上述主匯 流排的上述輔匯流排之選取，而將上述第1內部資科匯流 排連接至第2內部資料匯流排之匯流排控制器。 6. 如申請專利範圍第5項之半導體稹體電路，其中 進而含有，被連接在上述第2內部資料匯流排，上述第2 機能組塊的輸出爲高阻抗狀態時，保持上述第2內部資料 匯流排的狀態，並且上述第2機能組塊實行讀出或是寫入 動作時，容許隨著讀出匯流排的資料或是寫入匯流排的資 料而變化之吸持電路。 7. 如申請專利範圍第3項之半導體積體電路，其中 上述第1機能組塊具有，以上述第1系統時脈信號形成相 互無交叠的第1的2相時脈信號之無交叠信號形成電路， 上述第2機能組塊具有，以上述第2系統時脈信號形 成相互無交叠的第2的2相時脈信號之無交叠信號形成電 路， 其中上述第1的2相時脈信號，與上述第2的2相時 脈信號，部分的位相爲一致，並且同步於該位相爲一致的 時間，而變化被供給至上述第1機能組塊之信號。 本紙張尺度適用中國國家標準（CNS>A4規格（ 210X297公釐）-2 - , . 一 m n mu I i 1 mi In ^^^1 I m 一 -gj (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局爲工消費合作社印裝 AS B8 C8 D8 々、申請專利範圍 8. 如申請專利範圍第3項之半導體稹體電路’其中 上述第1機能組塊具有，以上述第1系統時脈信號形成相 互無交叠的第1的2相時脈信號之無交叠信號形成電路’ 上述第2機能組塊具有，以上述第2系統時脈信號形 成相互無交叠的第2的2相時脈信號之無交叠信號形成電 路， 其中上述第1的2相時脈信號當中一方的時脈信號之 低準位期間，與上述第2的2相時脈信號中一方的時脈信 號之低準位期間一致；上述的第1的2相時脈信號當中他 方的時脈信號之高準位期間，與上述第2的2相時脈信號 當中他方時脈信號之高準位期間一致。 9. 如申請專利範圍第3項之半導體積體電路，其中 含有： 外部端子；及 被結合在上述外部端子與時脈信號配線之間，將時脈 信號配線上的時脈信號，選擇性的輸出至上述外部端子之 輸出電路；及 接受上述第1系統時脈信號，與上述第2系統時脈信 號’並且從上述外部端子輸出上述第1系統時脈信號，或 是第2系統時脈信號時，供給上述第1系統時脈信號，或 是第2系統時脈信號至上述時脈信號配線；上述輸出電路 未輸出時脈信號至上述外部端子時，將上述時脈信號配線 固定至所定的電位之邏輯電路。 10. —種半導體積髖電路係爲包括含有接受所定的 本紙張尺度適用卞困囷家標隼丨匚⑽“衫見格^⑴/別公釐）-〗- (請先閱讀背面之注意事項再填寫本頁) ^· 訂 A8 B8 C8 D8 六、申請專利範圍 時脈信號而形成複數相位的內部時脈信號之時脈形成電路 ，並且隨著所被形成的內部時脈信號而動作之處所的複數 個機能組塊；及 對於上述複數個機能組塊而共通的被設置，並且保持 各個對應於各機能組塊的控制資訊之蓄碼器手段， 其中上述時脈形成電路含有隨著所對應的控制資訊， 而選擇性的禁止上述內部時脈信號的形成，並且輸出所定 狀態的信號之控制電路。 1 1 .如申請專利範画第1 0項之半導體稹體電路， 其中上述機能組塊，進而具有應答對於該機能組塊的選擇 ，而以上述複數相位的內部時脈信號，形成內部時間信號 之電，該電路含有應答對於該機能組塊之非選擇，而將上 述內部時間信號限制在所定的狀態之控制電路。 1 2 .如申請專利範圍第1 1項之半導體稹體電路， 其中上述內部時間信號係爲相互無交叠的2相之時間信號 上述機能組塊含有以上述2相的時間信號當中一方的 時間信號而動態的動作之時間電路、及與上述時間電路串 聯的連接，並且以上述2相的時間信號當中他方的時間信 號而靜態的動作之靜態電路。 1 3 . —種半導體積體電路含有，隨著第1系統時脈 信號而實行第1處理與例外處理之第1機能組塊；及 檢出事像的產生，並且對於上述第1機能組塊，輸出 要求實行例外處理的要求信號之事像檢出電路；及 本紙浪尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-4 - 〆 (請先閲讀背面之注意^項再填寫本頁) 訂 經濟部中央橾準局属工消費合作社印製 〇0〇657 as B8 C8 D8 々、申請專利範圍 產生事像的第2機能組塊；及 變更上述第1系統時脈信號的周波數之控制電路，應 答上述要求信號，將上述第1系統時脈信號變更成所定的 周波數之控制電路。 1 4 .如申請專利範圔第1 3項之半導體積體電路， 其中上述控制電路包括具有第1記憶區域與第2記憶區域 的蓄碼器手段；及 含有上述所定的周波數，接受相異周波數的複數個時 脈，上述蓄碼器手段內的第1記憶區域成爲第1狀態時， 輸出上述所定的周波數之時脈信號，作爲上述第1系統時 脈信號，上述蓄碼器手段內的第1記憶區域成爲第2狀態 時，隨著被保持上述第2記憶區域的資訊*而输出上述複 數個時脈信號當中的1個，作爲上述第1系統時脈信號之 選擇器。 經濟部中央橾準局貝工消費合作社印裝 n ^^1 ^^1 *^^1 i - - - I — I - - - - ji - - --- In mt (請先閲讀背面之注意事項再填寫本頁) 1 5 .如申請專利範圍第1 4項之半導體積體電路， 其中上述第1機能組塊，係爲應答上述例外處理完了後， 輸出完了信號之資料傳送控制器，以上述完了信號，上述 蓄碼器當中的第1記憶區域被設定至上述第2狀態》 1 6 .如申請專利範圔第1 4項之半導體積體電路， 其中上述第1機能組塊係應答於上述例外處理的終了，而 來輸出終了信號之資料傅送控制器，根據上述終了信號， 上述蓄碼器內之第1記憶區域被設定至上述第2狀態。 1 7 .如申請專利範圍第1 3項之半導體積體電路， 上述第2機能組塊，具有從含有所定周波數的第2系統時 本紙張尺度適用中國國家梯準（CNS > A4現格（210X297公釐）-5 - 經濟部中央標準局男工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 脈信號形成爲了使其動作該第2機能組塊的內部時脈信號 之時脈形成電路， 上述半導體稹體電路，進而具有保持爲了控制以上述 時脈形成電路其內部時脈信號的形成之控制資訊的第2蓄 碼器手段，該第2蓄碼器手段，應答從上述事像檢出電路 的檢出輸出而設定禁止以上述時脈形成電路其內部時脈信 號的形成。 1 8 .如申請專利範圍第1 3項之半導體稹體電路， 上述事像檢出電路，係爲隨著上述第1系統時脈信號而動 作。 1 9 . 一種半導體稹體電路包含有爲了應答例外處理 的要求，因而從對應該例外處理的向量區域投入資訊，並 且隨著第1系統時脈信號而動作之中央處理裝置；及 檢出事像的產生，输出例外處理的要求至上述中央處 理裝置之第1蓄碼器器手段；及 具有接受第2系統時脈信號，且形成內部時脈信號的 時脈信號形成電路，隨著所被形成的內部時脈信號而動作 之周邊電路；及 保持控制以上述周邊電路內的時脈信號形成電路其內 部時脈信號的形成之資訊的第2蓄碼器手段： 其中例外處理的要求時，被設定在上述第1蓄碼器手 段及上述第2蓄碼器手段之資訊，係被保持在上述之向量 區域與形成成對的區域，例外處理被要求時，從上述向量 區域與形成成對的面域上述資訊被設定在上述第1蓄碼器 本紙張尺度適用中國國家標孪（CNS ) A4規格（210X297公釐）-6 - ^1 ^^1 ^1· --1 —^1- I I · - -- V —I- —Is— -1 — —— (請先閲積背面之注意事項再填寫本頁) A8 B8 C8 D8 經濟部中央橾準局員工消费合作社印製 六、申請專利範圍 手段及第2蓄碼器手段。 2 0 .如申請專利範圍第1 9項之半導體稹體電路， 其中上述中央處理裝置，從上述向量區域與形成成對的區 域將上述資訊，在設定至上述第1蓄碼器手段及第2蓄碼 器手段之前，將被保持在上述第1蓄碼器手段及第2蓄碼 器手段之資訊退避至堆積儲存。 2 1 .如申請專利範圍第1 9項之半導體積體電路， 其中上述事項檢出，電路隨著上述第1系統時脈信號而動 作。 2 2 . —種具有隨著系統時脈信號而動作之複數之機 能組塊之半導體稹體電路含有形成時脈信號之時脈信號形 成電路；及 以比第1分頻比還大的分頻比分頻上述時脈信號，並 且將所被形成的第1時脈信號，介由時脈信號配線，而供 給至上述複數個機能組塊內的複數個機能組塊的處所之共 通分頻電路； 其中上述複數個機能組塊內的所定的機能組塊，含有 以比上述第1分頻比還小的分頻比，分頻上述時脈信號之 分頻電路。 _^--- (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家橾隼（CNS)A4规格（210X297公釐）_ 7 -