JP2001147821A - プロセッサ - Google Patents
プロセッサInfo
- Publication number
- JP2001147821A JP2001147821A JP2000268939A JP2000268939A JP2001147821A JP 2001147821 A JP2001147821 A JP 2001147821A JP 2000268939 A JP2000268939 A JP 2000268939A JP 2000268939 A JP2000268939 A JP 2000268939A JP 2001147821 A JP2001147821 A JP 2001147821A
- Authority
- JP
- Japan
- Prior art keywords
- processor core
- clock
- instruction
- exception processing
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 25
- 238000010586 diagram Methods 0.000 description 14
- 230000004044 response Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30079—Pipeline control instructions, e.g. multicycle NOP
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 例外処理後に任意の動作モードへ復帰できな
いという課題があった。 【解決手段】クロック停止命令の実行時、クロック停止
制御部１２はＦ／Ｆ１３に１を設定しクロックＣＬＫの
プロセッサコア１１への供給を停止する。例外検出処理
部１６が例外処理発生を検出するとクロック停止制御部
１２はＦ／Ｆ１３の１をＦ／Ｆ１４へコピーし、Ｆ／Ｆ
１３に０を設定しクロックＣＬＫをプロセッサコア１１
へ供給する。プロセッサコア１１はＦ／Ｆ１４の値をチ
ェックし、１であった場合、例外処理要求発生時ではク
ロック停止状態であると判定し、例外処理の終了後にク
ロック停止命令を実行しクロック停止状態に復帰する。
いという課題があった。 【解決手段】クロック停止命令の実行時、クロック停止
制御部１２はＦ／Ｆ１３に１を設定しクロックＣＬＫの
プロセッサコア１１への供給を停止する。例外検出処理
部１６が例外処理発生を検出するとクロック停止制御部
１２はＦ／Ｆ１３の１をＦ／Ｆ１４へコピーし、Ｆ／Ｆ
１３に０を設定しクロックＣＬＫをプロセッサコア１１
へ供給する。プロセッサコア１１はＦ／Ｆ１４の値をチ
ェックし、１であった場合、例外処理要求発生時ではク
ロック停止状態であると判定し、例外処理の終了後にク
ロック停止命令を実行しクロック停止状態に復帰する。
Description
【０００１】
【発明の属する技術分野】本発明は、クロック停止モー
ドを持つプロセッサ(microprocessor)に係り、特に、Ｒ
ＩＳＣプロセッサ等の消費電力を削減可能なのプロセッ
サに関する。
ドを持つプロセッサ(microprocessor)に係り、特に、Ｒ
ＩＳＣプロセッサ等の消費電力を削減可能なのプロセッ
サに関する。
【０００２】
【従来の技術】従来より、プロセッサ、特に、ＲＩＳＣ
プロセッサは低消費電力化が進み、携帯情報端末にも用
いられて来ている。このような低消費電力プロセッサ
は、ＳＬＥＥＰモード或いは、スタンバイモード等のク
ロック停止モードに移行して、内部のクロックを停止す
るための命令を備えている。
プロセッサは低消費電力化が進み、携帯情報端末にも用
いられて来ている。このような低消費電力プロセッサ
は、ＳＬＥＥＰモード或いは、スタンバイモード等のク
ロック停止モードに移行して、内部のクロックを停止す
るための命令を備えている。
【０００３】図７は、クロック停止モードを持つ従来の
プロセッサの構成を示したブロック図である。
プロセッサの構成を示したブロック図である。
【０００４】図７に示す構成の従来のプロセッサにおい
て、プロセッサコア１は、クロック停止命令を実行し、
クロック停止指示をクロック停止制御部２に与える。こ
れを受けたクロック停止制御部２は、フリップフロップ
（Ｆ／Ｆ）３に値“１”をセットする。これにより、Ｏ
Ｒ回路４の出力が値“１”に固定され、クロックＣＬＫ
がプロセッサコア１に供給されなくなる。これにより、
プロセッサコア１はクロック停止モードに移行して、消
費電力を低減する。
て、プロセッサコア１は、クロック停止命令を実行し、
クロック停止指示をクロック停止制御部２に与える。こ
れを受けたクロック停止制御部２は、フリップフロップ
（Ｆ／Ｆ）３に値“１”をセットする。これにより、Ｏ
Ｒ回路４の出力が値“１”に固定され、クロックＣＬＫ
がプロセッサコア１に供給されなくなる。これにより、
プロセッサコア１はクロック停止モードに移行して、消
費電力を低減する。
【０００５】次に、プロセッサコア１によるクロック停
止命令Ｚの実行中に例外処理要求が発生した場合につい
て説明する。
止命令Ｚの実行中に例外処理要求が発生した場合につい
て説明する。
【０００６】図８は、図７に示した従来のプロセッサコ
アの例外処理発生時における動作を示すフローチャート
である。
アの例外処理発生時における動作を示すフローチャート
である。
【０００７】先ず、外部から割り込みで例外処理要求が
出力され、例外処理検出部５が例外処理要求を検出する
と（Ｓ８０１）、例外処理検出部５はクロック停止モー
ド解除指示をクロック停止制御部２に与える。これを受
けたクロック停止制御部２はフリップフロップ３をリセ
ットして、即ち、値“０”を保持させる。これにより、
ＯＲ回路４を通じて、クロックＣＬＫがプロセッサコア
１へ供給される。そして、プロセッサコア１、あるいは
他の制御回路（図示せず）が、例外処理ルーチンの実行
の終了後に復帰する戻り番地として、例外処理発生時に
プロセッサコア１が実行していたクロック停止命令Ｚの
次の命令のアドレスをプログラムカウンタ（以下、ＰＣ
と略称する）に設定する（Ｓ８０２）。
出力され、例外処理検出部５が例外処理要求を検出する
と（Ｓ８０１）、例外処理検出部５はクロック停止モー
ド解除指示をクロック停止制御部２に与える。これを受
けたクロック停止制御部２はフリップフロップ３をリセ
ットして、即ち、値“０”を保持させる。これにより、
ＯＲ回路４を通じて、クロックＣＬＫがプロセッサコア
１へ供給される。そして、プロセッサコア１、あるいは
他の制御回路（図示せず）が、例外処理ルーチンの実行
の終了後に復帰する戻り番地として、例外処理発生時に
プロセッサコア１が実行していたクロック停止命令Ｚの
次の命令のアドレスをプログラムカウンタ（以下、ＰＣ
と略称する）に設定する（Ｓ８０２）。
【０００８】そして、上記したように、ＯＲ回路４を通
して、クロックＣＬＫのプロセッサコア１への供給が再
開されたので、プロセッサコア１は、動作モードに移行
して例外処理ルーチンを実行する（Ｓ８０３）。
して、クロックＣＬＫのプロセッサコア１への供給が再
開されたので、プロセッサコア１は、動作モードに移行
して例外処理ルーチンを実行する（Ｓ８０３）。
【０００９】プロセッサコア１は、例外処理ルーチンの
実行が終了すると復帰し、ステップＳ８０２の処理でＰ
Ｃに設定されたクロック停止命令Ｚの次の命令を実行す
るように復帰する。
実行が終了すると復帰し、ステップＳ８０２の処理でＰ
Ｃに設定されたクロック停止命令Ｚの次の命令を実行す
るように復帰する。
【００１０】図９は、図８のフローチャートで示した例
外処理発生時に、従来のプロセッサコアが実行する命令
列を示した説明図である。図９の（ａ）および（ｂ）
は、例外処理の発生時から、例外処理ルーチンの終了後
に復帰して、プロセッサコア１により実行される命令Ｃ
を時系列に示した説明図である。
外処理発生時に、従来のプロセッサコアが実行する命令
列を示した説明図である。図９の（ａ）および（ｂ）
は、例外処理の発生時から、例外処理ルーチンの終了後
に復帰して、プロセッサコア１により実行される命令Ｃ
を時系列に示した説明図である。
【００１１】図９の（ａ）、（ｂ）に示すように、クロ
ック停止命令Ｚを実行中に例外処理要求が発生した場
合、例外処理ルーチンの終了後に復帰し、プロセッサコ
ア１が実行を開始する命令は命令Ｃとなる。
ック停止命令Ｚを実行中に例外処理要求が発生した場
合、例外処理ルーチンの終了後に復帰し、プロセッサコ
ア１が実行を開始する命令は命令Ｃとなる。
【００１２】
【発明が解決しようとする課題】しかしながら、従来の
クロック停止モードを持つプロセッサの実際の処理にお
いては、通常はクロック停止モードで待機し、割り込み
による例外処理のイベント発生によって例外処理ルーチ
ンを実行し、その後、再びクロック停止モードに戻るこ
とも多い。
クロック停止モードを持つプロセッサの実際の処理にお
いては、通常はクロック停止モードで待機し、割り込み
による例外処理のイベント発生によって例外処理ルーチ
ンを実行し、その後、再びクロック停止モードに戻るこ
とも多い。
【００１３】この場合、従来のプロセッサの構成では、
割り込みにより発生した例外処理ルーチンの終了後に、
プロセッサコア１は、再びクロック停止モードに移行す
るクロック停止命令Ｚを実行するようにしなければなら
ない。
割り込みにより発生した例外処理ルーチンの終了後に、
プロセッサコア１は、再びクロック停止モードに移行す
るクロック停止命令Ｚを実行するようにしなければなら
ない。
【００１４】なぜなら、従来のプロセッサの多くの構成
では、例外処理ルーチンから復帰した場合に実行される
命令は、例外処理要求の発生時に実行していた命令の次
の番地の命令（図９の（ａ）では命令Ｃ）となるからで
ある。
では、例外処理ルーチンから復帰した場合に実行される
命令は、例外処理要求の発生時に実行していた命令の次
の番地の命令（図９の（ａ）では命令Ｃ）となるからで
ある。
【００１５】これを解決するために、クロック停止命令
Ｚの実行中に割り込みが発生した場合にのみ、例外処理
ルーチンからの復帰番地として、例外処理発生時に実行
中の命令、即ち、クロック停止命令Ｚに強制的に設定す
る構成も考えられる。
Ｚの実行中に割り込みが発生した場合にのみ、例外処理
ルーチンからの復帰番地として、例外処理発生時に実行
中の命令、即ち、クロック停止命令Ｚに強制的に設定す
る構成も考えられる。
【００１６】しかしながら、現実には複数の割り込みが
あり、割り込みの種類によっては、例えば、タイマー割
り込みのように、割り込みの発生時にはクロック停止モ
ードの状態であり、割り込みの発生により例外処理ルー
チンを実行後に復帰して実行される命令として、命令ク
ロック停止モードではなく、他の命令を実行して処理を
継続することが要求される場合もある。
あり、割り込みの種類によっては、例えば、タイマー割
り込みのように、割り込みの発生時にはクロック停止モ
ードの状態であり、割り込みの発生により例外処理ルー
チンを実行後に復帰して実行される命令として、命令ク
ロック停止モードではなく、他の命令を実行して処理を
継続することが要求される場合もある。
【００１７】上記のように、従来のクロック停止モード
を持つプロセッサの場合、クロック停止モードで待機中
に割り込みにより発生した例外処理ルーチンを終了後に
復帰して実行するモードには、複数のモードがあるにも
拘らず、従来の構成では、ひとつの固定したモードにし
か復帰できないため、実際に則した適切なモードに必ず
しも復帰できないという課題があった。
を持つプロセッサの場合、クロック停止モードで待機中
に割り込みにより発生した例外処理ルーチンを終了後に
復帰して実行するモードには、複数のモードがあるにも
拘らず、従来の構成では、ひとつの固定したモードにし
か復帰できないため、実際に則した適切なモードに必ず
しも復帰できないという課題があった。
【００１８】本発明は、上記したような従来のプロセッ
サが有する課題を解決するためになされたもので、その
目的は、割り込み等で例外処理要求の発生時に、プロセ
ッサコアがクロック停止命令を実行していたか否かの情
報を元に、必要とされる最適のモードに復帰することが
可能で、かつ、消費電力を削減可能なプロセッサを提供
することである。
サが有する課題を解決するためになされたもので、その
目的は、割り込み等で例外処理要求の発生時に、プロセ
ッサコアがクロック停止命令を実行していたか否かの情
報を元に、必要とされる最適のモードに復帰することが
可能で、かつ、消費電力を削減可能なプロセッサを提供
することである。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るプロセッサは、各種処理や命令を実行
するプロセッサコアへのクロックの供給を停止するクロ
ック停止命令を備え、前記プロセッサコアが前記クロッ
ク停止命令を実行して前記プロセッサコアを待機状態に
設定する機能を持つプロセッサであり、特に、割り込み
で例外処理要求が発生した際に、当該例外処理要求の発
生時における前記プロセッサコアの状態を記憶する記憶
回路を備え、前記プロセッサコアは、前記記憶回路内の
値に従って、前記例外処理の実行の終了後に復帰し実行
すべき命令を選択して実行することを特徴とするもので
ある。
に、本発明に係るプロセッサは、各種処理や命令を実行
するプロセッサコアへのクロックの供給を停止するクロ
ック停止命令を備え、前記プロセッサコアが前記クロッ
ク停止命令を実行して前記プロセッサコアを待機状態に
設定する機能を持つプロセッサであり、特に、割り込み
で例外処理要求が発生した際に、当該例外処理要求の発
生時における前記プロセッサコアの状態を記憶する記憶
回路を備え、前記プロセッサコアは、前記記憶回路内の
値に従って、前記例外処理の実行の終了後に復帰し実行
すべき命令を選択して実行することを特徴とするもので
ある。
【００２０】また、この発明のプロセッサでは、前記記
憶回路が、前記例外処理の発生時における前記プロセッ
サコアの状態がクロック供給停止の待機状態であったの
か、或いはこれ以外の通常処理状態であったのかを判定
するための値を保持することを特徴とする。
憶回路が、前記例外処理の発生時における前記プロセッ
サコアの状態がクロック供給停止の待機状態であったの
か、或いはこれ以外の通常処理状態であったのかを判定
するための値を保持することを特徴とする。
【００２１】また、この発明のプロセッサでは、前記記
憶回路内に格納された値が、前記例外処理要求の発生時
における前記プロセッサコアの状態がクロック供給停止
の待機状態であった場合を示す時、前記プロセッサコア
は、前記例外処理の終了後に復帰して実行する命令とし
て前記クロック停止命令を選択することを特徴とする。
憶回路内に格納された値が、前記例外処理要求の発生時
における前記プロセッサコアの状態がクロック供給停止
の待機状態であった場合を示す時、前記プロセッサコア
は、前記例外処理の終了後に復帰して実行する命令とし
て前記クロック停止命令を選択することを特徴とする。
【００２２】また、この発明のプロセッサでは、前記記
憶回路内に格納された値が、前記例外処理要求の発生時
における前記プロセッサコアの状態がクロック供給停止
の待機状態であった場合を示す時、前記プロセッサコア
は、前記例外処理の終了後に復帰して実行する命令とし
て前記クロック停止命令の次の番地で指令される命令を
選択することを特徴とする。
憶回路内に格納された値が、前記例外処理要求の発生時
における前記プロセッサコアの状態がクロック供給停止
の待機状態であった場合を示す時、前記プロセッサコア
は、前記例外処理の終了後に復帰して実行する命令とし
て前記クロック停止命令の次の番地で指令される命令を
選択することを特徴とする。
【００２３】また、この発明のプロセッサでは、前記記
憶回路内に格納された値が、前記例外処理要求の発生時
における前記プロセッサコアの状態がクロック供給停止
の待機状態以外の通常処理状態であった場合を示す時、
前記プロセッサコアは、前記例外処理の終了後に復帰し
て実行する命令として、前記例外処理要求の発生時に実
行していた命令の次の番地の命令を選択することを特徴
とする。
憶回路内に格納された値が、前記例外処理要求の発生時
における前記プロセッサコアの状態がクロック供給停止
の待機状態以外の通常処理状態であった場合を示す時、
前記プロセッサコアは、前記例外処理の終了後に復帰し
て実行する命令として、前記例外処理要求の発生時に実
行していた命令の次の番地の命令を選択することを特徴
とする。
【００２４】また、この発明のプロセッサでは、前記記
憶回路は、前記プロセッサコアへの前記クロックの供給
停止か否かを示した値を保持するフリップフロップであ
り、前記例外処理が終了するまでの間に、前記プロセッ
サコアは、前記フリップフロップ内に保持された値をチ
ェックし、前記例外処理要求の発生時における前記プロ
セッサコアの状態が、前記クロック供給が停止されてい
る待機状態であったのか、或いは、それ以外の通常処理
状態であったのかを判定することを特徴とする。
憶回路は、前記プロセッサコアへの前記クロックの供給
停止か否かを示した値を保持するフリップフロップであ
り、前記例外処理が終了するまでの間に、前記プロセッ
サコアは、前記フリップフロップ内に保持された値をチ
ェックし、前記例外処理要求の発生時における前記プロ
セッサコアの状態が、前記クロック供給が停止されてい
る待機状態であったのか、或いは、それ以外の通常処理
状態であったのかを判定することを特徴とする。
【００２５】また、この発明のプロセッサでは、前記プ
ロセッサコアが、前記例外処理の終了後に復帰して実行
する命令を任意に変更することを特徴とする。
ロセッサコアが、前記例外処理の終了後に復帰して実行
する命令を任意に変更することを特徴とする。
【００２６】この発明のプロセッサは、各種処理や命令
を実行するプロセッサコアへのクロックの供給を停止す
るクロック停止命令を備え、前記プロセッサコアが前記
クロック停止命令を実行して前記プロセッサコアを待機
状態に設定する機能を持つプロセッサであり、特に、前
記プロセッサコアへのクロックの供給および停止を行う
論理回路と、前記論理回路から前記プロセッサコアへの
前記クロックの供給を制御するための設定値を保持する
第1の記憶回路と、前記第1の記憶回路内の設定値を格納
する第２の記憶回路と、例外処理要求の発生を検出した
場合、前記例外処理要求の発生時における前記第1の記
憶回路内の設定値を、前記第２の記憶回路内に設定した
後、前記第1の記憶回路を所定値にリセットさせ、前記
論理回路から前記プロセッサコアへの前記クロックの供
給を制御させ、前記プロセッサコアに例外処理を実行さ
せる判定制御部とを備えるものである。そして、プロセ
ッサコアは、前記第２の記憶回路内の値に基づいて、前
記例外処理の終了後に復帰して実行する命令を設定する
ことを特徴とするものである。
を実行するプロセッサコアへのクロックの供給を停止す
るクロック停止命令を備え、前記プロセッサコアが前記
クロック停止命令を実行して前記プロセッサコアを待機
状態に設定する機能を持つプロセッサであり、特に、前
記プロセッサコアへのクロックの供給および停止を行う
論理回路と、前記論理回路から前記プロセッサコアへの
前記クロックの供給を制御するための設定値を保持する
第1の記憶回路と、前記第1の記憶回路内の設定値を格納
する第２の記憶回路と、例外処理要求の発生を検出した
場合、前記例外処理要求の発生時における前記第1の記
憶回路内の設定値を、前記第２の記憶回路内に設定した
後、前記第1の記憶回路を所定値にリセットさせ、前記
論理回路から前記プロセッサコアへの前記クロックの供
給を制御させ、前記プロセッサコアに例外処理を実行さ
せる判定制御部とを備えるものである。そして、プロセ
ッサコアは、前記第２の記憶回路内の値に基づいて、前
記例外処理の終了後に復帰して実行する命令を設定する
ことを特徴とするものである。
【００２７】また、この発明のプロセッサでは、前記判
定制御部が、例外処理検出部とクロック停止制御部とか
ら構成される。前記例外処理検出部は、前記例外処理の
発生を検出し、検出結果を前記クロック停止制御部およ
び前記プロセッサコアへ出力し、前記クロック停止制御
部は、前記例外処理検出部からの検出結果に基づいて、
前記第1の記憶回路内の設定値を第２の記憶回路内に設
定した後、前記第1の記憶回路を所定値に設定する。そ
して、前記プロセッサコアは、前記例外処理検出部から
の検出結果に基づいて前記例外処理を実行し、前記例外
処理終了後に、前記第２の記憶回路内の設定値を基に、
前記クロック停止制御部による前記第1の記憶回路への
設定動作を制御させ、かつ、前記例外処理終了後に実行
すべき命令を選択して実行することを特徴とする。
定制御部が、例外処理検出部とクロック停止制御部とか
ら構成される。前記例外処理検出部は、前記例外処理の
発生を検出し、検出結果を前記クロック停止制御部およ
び前記プロセッサコアへ出力し、前記クロック停止制御
部は、前記例外処理検出部からの検出結果に基づいて、
前記第1の記憶回路内の設定値を第２の記憶回路内に設
定した後、前記第1の記憶回路を所定値に設定する。そ
して、前記プロセッサコアは、前記例外処理検出部から
の検出結果に基づいて前記例外処理を実行し、前記例外
処理終了後に、前記第２の記憶回路内の設定値を基に、
前記クロック停止制御部による前記第1の記憶回路への
設定動作を制御させ、かつ、前記例外処理終了後に実行
すべき命令を選択して実行することを特徴とする。
【００２８】また、この発明のプロセッサでは、前記第
1の記憶回路および第２の記憶回路が、フリップフロッ
プであることを特徴とする。
1の記憶回路および第２の記憶回路が、フリップフロッ
プであることを特徴とする。
【００２９】また、この発明のプロセッサでは、前記論
理回路が、一方の入力として前記クロックを入力し、他
方の入力として前記第1の記憶回路からの設定値を入力
するＯＲゲートであることを特徴とする。
理回路が、一方の入力として前記クロックを入力し、他
方の入力として前記第1の記憶回路からの設定値を入力
するＯＲゲートであることを特徴とする。
【００３０】また、この発明のプロセッサでは、前記論
理回路が、一方の入力として前記クロックを入力し、他
方の入力として前記第1の記憶回路からの設定値を入力
するＡＮＤゲートであることを特徴とする。
理回路が、一方の入力として前記クロックを入力し、他
方の入力として前記第1の記憶回路からの設定値を入力
するＡＮＤゲートであることを特徴とする。
【００３１】
【発明の実施の形態】以下、本発明の実施の一形態を説
明する。
明する。
【００３２】実施の形態１．図１は、本発明の実施の形
態１に係るプロセッサの構成を示したブロック図であ
る。
態１に係るプロセッサの構成を示したブロック図であ
る。
【００３３】図１に示す構成の実施の形態１のプロセッ
サは、各種処理を実行するプロセッサコア１１、プロセ
ッサコア１１へのクロックＣＬＫの供給／停止を制御す
るクロック停止制御部１２、クロックＣＬＫの供給／停
止信号（値）を保持するフリップフロップ（Ｆ／Ｆ）１
３、フリップフロップ１３の保持内容と同一の値を保持
させるためのフリップフロップ（Ｆ／Ｆ）１４、クロッ
ク停止制御部１２の制御に従って設定されたフリップフ
ロップ１３からの出力に応じて、クロックＣＬＫのプロ
セッサコア１への供給停止を行うＯＲ回路１５、割り込
みによる例外処理要求の発生を検出する例外処理検出部
１６を有している。
サは、各種処理を実行するプロセッサコア１１、プロセ
ッサコア１１へのクロックＣＬＫの供給／停止を制御す
るクロック停止制御部１２、クロックＣＬＫの供給／停
止信号（値）を保持するフリップフロップ（Ｆ／Ｆ）１
３、フリップフロップ１３の保持内容と同一の値を保持
させるためのフリップフロップ（Ｆ／Ｆ）１４、クロッ
ク停止制御部１２の制御に従って設定されたフリップフ
ロップ１３からの出力に応じて、クロックＣＬＫのプロ
セッサコア１への供給停止を行うＯＲ回路１５、割り込
みによる例外処理要求の発生を検出する例外処理検出部
１６を有している。
【００３４】尚、フリップフロップ１３、１４、クロッ
ク停止制御部１２、例外処理検出部１３は、ＯＲ回路１
５によってゲートされるクロックＣＬＫではなく、他の
クロック（図示せず）で駆動されるものとする。
ク停止制御部１２、例外処理検出部１３は、ＯＲ回路１
５によってゲートされるクロックＣＬＫではなく、他の
クロック（図示せず）で駆動されるものとする。
【００３５】次に、この発明の実施の形態１に係るプロ
セッサの動作について説明する。
セッサの動作について説明する。
【００３６】図２は、図１に示した実施の形態１のプロ
セッサ内のプロセッサコア１１が、例外処理発生時に実
行する命令列を示した説明図であり、図３は、プロセッ
サコア１１の処理手順例を示した説明図であり、図４
は、プロセッサコア１１の例外処理発生時における動作
を示したフローチャートである。
セッサ内のプロセッサコア１１が、例外処理発生時に実
行する命令列を示した説明図であり、図３は、プロセッ
サコア１１の処理手順例を示した説明図であり、図４
は、プロセッサコア１１の例外処理発生時における動作
を示したフローチャートである。
【００３７】尚、プロセッサコア１１がクロック停止命
令以外の通常処理を実行している時、フリップフロップ
１３、１４はリセットされていて値“０”を保持してい
るものとする。
令以外の通常処理を実行している時、フリップフロップ
１３、１４はリセットされていて値“０”を保持してい
るものとする。
【００３８】先ず、プロセッサコア１１は、例えば、図
２の（ａ）に示したような命令列における命令Ａ、Ｂの
処理を実行し、命令Ｂの処理中に例外処理要求（割り込
み）が発生したとする。この命令Ｂの処理は通常の処理
で、クロック停止モードを示すクロック停止命令Ｚによ
る待機処理ではないとする。
２の（ａ）に示したような命令列における命令Ａ、Ｂの
処理を実行し、命令Ｂの処理中に例外処理要求（割り込
み）が発生したとする。この命令Ｂの処理は通常の処理
で、クロック停止モードを示すクロック停止命令Ｚによ
る待機処理ではないとする。
【００３９】即ち、プロセッサコア１１が、当初、命令
Ａを実行し、次に命令Ｂを処理している時に、例外処理
検出部１６が例外処理要求の発生を検出すると、これを
クロック停止制御部１２に通知した後、プロセッサコア
１１に通知する。
Ａを実行し、次に命令Ｂを処理している時に、例外処理
検出部１６が例外処理要求の発生を検出すると、これを
クロック停止制御部１２に通知した後、プロセッサコア
１１に通知する。
【００４０】クロック停止制御部１２は例外処理要求の
発生を知ると、フリップフロップ１３の保持内容“０”
をフリップフロップ１４にコピーした後、フリップフロ
ップ１３をリセットし、その保持内容を引き続き値
“０”に設定する。
発生を知ると、フリップフロップ１３の保持内容“０”
をフリップフロップ１４にコピーした後、フリップフロ
ップ１３をリセットし、その保持内容を引き続き値
“０”に設定する。
【００４１】そして、プロセッサコア１１、あるいは他
の制御回路（図示せず）が、例外処理ルーチンの終了後
に復帰する戻り番地として、例外処理発生時にプロセッ
サコア１１が実行していた命令Ｂの次の命令Ｃのアドレ
スをプログラムカウンタ（以下、ＰＣと略称する）に設
定する（Ｓ４０２）。
の制御回路（図示せず）が、例外処理ルーチンの終了後
に復帰する戻り番地として、例外処理発生時にプロセッ
サコア１１が実行していた命令Ｂの次の命令Ｃのアドレ
スをプログラムカウンタ（以下、ＰＣと略称する）に設
定する（Ｓ４０２）。
【００４２】そして、図４のフローチャートにおけるス
テップＳ４０３において、プロセッサコア１１は、フリ
ップフロップ１４の保持内容をチェックし、値“１”で
ない（即ち、値“０”）と判定した場合、次のステップ
Ｓ４０５に進み、例外処理ルーチンを実行する。尚、プ
ロセッサコア１１は、ステップＳ４０３でフリップフロ
ップ１４の保持内容をチェックすると、フリップフロッ
プ１４をリセットする。
テップＳ４０３において、プロセッサコア１１は、フリ
ップフロップ１４の保持内容をチェックし、値“１”で
ない（即ち、値“０”）と判定した場合、次のステップ
Ｓ４０５に進み、例外処理ルーチンを実行する。尚、プ
ロセッサコア１１は、ステップＳ４０３でフリップフロ
ップ１４の保持内容をチェックすると、フリップフロッ
プ１４をリセットする。
【００４３】プロセッサコア１１は、ステップＳ４０５
において、例外処理ルーチンの実行が終了すると、例外
処理ルーチンから復帰し、図２の（ａ）および図３の
（ａ）に示すように、ステップＳ４０２でＰＣへ設定し
た番地、即ち、例外処理の発生時に実行していた命令Ｂ
の次の番地である命令Ｃの処理を実行する。
において、例外処理ルーチンの実行が終了すると、例外
処理ルーチンから復帰し、図２の（ａ）および図３の
（ａ）に示すように、ステップＳ４０２でＰＣへ設定し
た番地、即ち、例外処理の発生時に実行していた命令Ｂ
の次の番地である命令Ｃの処理を実行する。
【００４４】次に、例外処理要求が発生した時に、プロ
セッサコア１１がクロック停止モードの待機処理である
クロック停止命令Ｚを実行していた場合について説明す
る。
セッサコア１１がクロック停止モードの待機処理である
クロック停止命令Ｚを実行していた場合について説明す
る。
【００４５】図２の（ｂ）および図３（ｂ）に示すよう
に、プロセッサコア１１は、当初、命令Ａを実行し、次
にクロック停止命令Ｚを実行する。これにより、プロセ
ッサコア１１は、クロック停止制御部１２にクロック停
止の指示を与えるため、クロック停止制御部１２はフリ
ップフロップ１３に値“１”を設定し保持させて、ＯＲ
回路１５の出力を値“１”に固定する。これにより、ク
ロックＣＬＫのプロセッサコア１１への供給が停止され
る。
に、プロセッサコア１１は、当初、命令Ａを実行し、次
にクロック停止命令Ｚを実行する。これにより、プロセ
ッサコア１１は、クロック停止制御部１２にクロック停
止の指示を与えるため、クロック停止制御部１２はフリ
ップフロップ１３に値“１”を設定し保持させて、ＯＲ
回路１５の出力を値“１”に固定する。これにより、ク
ロックＣＬＫのプロセッサコア１１への供給が停止され
る。
【００４６】この状態で、例外処理検出部１６が例外処
理要求の発生を検出し（Ｓ４０１）、クロック停止制御
部１２に例外処理要求の発生を通知する。これにより、
クロック停止制御部１２は、フリップフロップ１３の保
持内容である値“１”をフリップフロップ１４にコピー
した後、フリップフロップ１３をリセットして、値
“０”を保持させる。
理要求の発生を検出し（Ｓ４０１）、クロック停止制御
部１２に例外処理要求の発生を通知する。これにより、
クロック停止制御部１２は、フリップフロップ１３の保
持内容である値“１”をフリップフロップ１４にコピー
した後、フリップフロップ１３をリセットして、値
“０”を保持させる。
【００４７】そして、プロセッサコア１１、あるいは他
の制御回路（図示せず）が、例外処理ルーチンの実行の
終了後に復帰する戻り番地として、例外処理発生時にプ
ロセッサコア１１が実行していたクロック停止命令Ｚの
次の命令ＣのアドレスをＰＣへ設定する（Ｓ４０２）。
の制御回路（図示せず）が、例外処理ルーチンの実行の
終了後に復帰する戻り番地として、例外処理発生時にプ
ロセッサコア１１が実行していたクロック停止命令Ｚの
次の命令ＣのアドレスをＰＣへ設定する（Ｓ４０２）。
【００４８】次の、プロセッサコア１１はステップＳ４
０３にてフリップフロップ１４の保持内容をチェック
し、保持内容が値“１”である場合、ステップＳ４０４
に進む。ステップＳ４０４では、例外処理ルーチンから
の復帰先である戻り番地を示すＰＣの設定値から１を減
算して、処理の流れはステップＳ４０５へ進む。
０３にてフリップフロップ１４の保持内容をチェック
し、保持内容が値“１”である場合、ステップＳ４０４
に進む。ステップＳ４０４では、例外処理ルーチンから
の復帰先である戻り番地を示すＰＣの設定値から１を減
算して、処理の流れはステップＳ４０５へ進む。
【００４９】尚、プロセッサコア１１は、フリップフロ
ップ１４の保持内容をチェックすると、フリップフロッ
プ１４をリセットする。即ち、値“０”を設定し保持さ
せる。
ップ１４の保持内容をチェックすると、フリップフロッ
プ１４をリセットする。即ち、値“０”を設定し保持さ
せる。
【００５０】上記したように、フリップフロップ１３へ
値“０”が設定されると、ＯＲ回路１５を通して、プロ
セッサコア１１へのクロックＣＬＫの供給が再開される
ので、プロセッサコア１１は例外処理ルーチンを実行す
る（Ｓ４０５）。
値“０”が設定されると、ＯＲ回路１５を通して、プロ
セッサコア１１へのクロックＣＬＫの供給が再開される
ので、プロセッサコア１１は例外処理ルーチンを実行す
る（Ｓ４０５）。
【００５１】プロセッサコア１１は、ステップＳ４０５
における例外処理ルーチンの終了後に復帰して、即ち、
図３の（ｂ）に示すように、ＰＣの番地で示されるクロ
ック停止命令Ｚを再び実行するため、ステップＳ４０５
における例外処理ルーチンの終了後、クロック停止制御
部１２にクロック停止の指示を与える。これにより、ク
ロック停止制御部１２は、フリップフロップ１３を値
“１”に設定するので、ＯＲ回路１５の出力が値“１”
に固定され、プロセッサコア１１へのクロックＣＬＫの
供給が停止され、プロセッサコア１１は待機状態に入る
ことになる。
における例外処理ルーチンの終了後に復帰して、即ち、
図３の（ｂ）に示すように、ＰＣの番地で示されるクロ
ック停止命令Ｚを再び実行するため、ステップＳ４０５
における例外処理ルーチンの終了後、クロック停止制御
部１２にクロック停止の指示を与える。これにより、ク
ロック停止制御部１２は、フリップフロップ１３を値
“１”に設定するので、ＯＲ回路１５の出力が値“１”
に固定され、プロセッサコア１１へのクロックＣＬＫの
供給が停止され、プロセッサコア１１は待機状態に入る
ことになる。
【００５２】次に、例外処理要求が発生した時にプロセ
ッサコア１１がクロック停止モードの待機処理であるク
ロック停止命令Ｚを実行している場合で、かつ、例外処
理ルーチンの復帰後にクロック停止命令Ｚの次の番地の
命令Ｃを実行したい場合について説明する。これは、図
７，図８，図９に示した従来のプロセッサの動作と同じ
であるが、図１に示した実施の形態１のプロセッサにお
いても、同様の動作を実行することが可能である。
ッサコア１１がクロック停止モードの待機処理であるク
ロック停止命令Ｚを実行している場合で、かつ、例外処
理ルーチンの復帰後にクロック停止命令Ｚの次の番地の
命令Ｃを実行したい場合について説明する。これは、図
７，図８，図９に示した従来のプロセッサの動作と同じ
であるが、図１に示した実施の形態１のプロセッサにお
いても、同様の動作を実行することが可能である。
【００５３】即ち、図１に示したプロセッサ内の例外処
理検出部１６が、例外処理要求の発生を検出し、かつ、
例外処理ルーチンの終了後に復帰して、プロセッサコア
１１が実行する命令を、クロック停止命令Ｚの次の番地
の命令Ｃとしたい場合、例外処理検出部１６は、検出し
た例外処理要求の種類に従って、クロック停止制御部１
２にフリップフロップ１３の値をフリップフロップ１４
へコピーさせず、値“０”をフリップフロップ１４へ設
定するように、クロック停止制御部１２を制御する。こ
れにより、図４のフローチャートにおけるステップＳ４
０３での判断で、フリップフロップ１４の値は“０”と
なっているので、ステップＳ４０４は実行されず、ステ
ップＳ４０５における例外処理ルーチンの終了後に復帰
し、プロセッサコア１１が実行する命令は、図２の
（ｃ）および図３の（ｃ）に示されるように命令Ｃとな
る。
理検出部１６が、例外処理要求の発生を検出し、かつ、
例外処理ルーチンの終了後に復帰して、プロセッサコア
１１が実行する命令を、クロック停止命令Ｚの次の番地
の命令Ｃとしたい場合、例外処理検出部１６は、検出し
た例外処理要求の種類に従って、クロック停止制御部１
２にフリップフロップ１３の値をフリップフロップ１４
へコピーさせず、値“０”をフリップフロップ１４へ設
定するように、クロック停止制御部１２を制御する。こ
れにより、図４のフローチャートにおけるステップＳ４
０３での判断で、フリップフロップ１４の値は“０”と
なっているので、ステップＳ４０４は実行されず、ステ
ップＳ４０５における例外処理ルーチンの終了後に復帰
し、プロセッサコア１１が実行する命令は、図２の
（ｃ）および図３の（ｃ）に示されるように命令Ｃとな
る。
【００５４】尚、図２の（ｃ）および図３の（ｃ）の処
理を実行する上記の例では、外部から例外処理検出部１
６へ供給される例外処理要求の種類に応じて、例外処理
検出部１６がクロック停止制御部１２へ指示を送り、ク
ロック停止制御部１２は、フリップフロップ１４に所定
値“０”を設定するように制御する場合について説明し
たが、本発明はこれに限定されるものではない。
理を実行する上記の例では、外部から例外処理検出部１
６へ供給される例外処理要求の種類に応じて、例外処理
検出部１６がクロック停止制御部１２へ指示を送り、ク
ロック停止制御部１２は、フリップフロップ１４に所定
値“０”を設定するように制御する場合について説明し
たが、本発明はこれに限定されるものではない。
【００５５】例えば、クロック停止命令を複数種類準備
し、プロセッサコア１１が実行する命令列内に所望のク
ロック停止命令を挿入し、プロセッサコア１１が、クロ
ック停止命令の種類に応じて強制的にフリップフロップ
１４に値“０”を設定するように制御する。これによ
り、クロック停止命令Ｚの実行中に、例外処理要求が発
生し、その後、例外処理ルーチンの終了後に復帰して、
プロセッサコア１１が実行する命令を、図２の（ｃ）お
よび図３の（ｃ）に示した命令Ｃとなるように設定する
こともできる。
し、プロセッサコア１１が実行する命令列内に所望のク
ロック停止命令を挿入し、プロセッサコア１１が、クロ
ック停止命令の種類に応じて強制的にフリップフロップ
１４に値“０”を設定するように制御する。これによ
り、クロック停止命令Ｚの実行中に、例外処理要求が発
生し、その後、例外処理ルーチンの終了後に復帰して、
プロセッサコア１１が実行する命令を、図２の（ｃ）お
よび図３の（ｃ）に示した命令Ｃとなるように設定する
こともできる。
【００５６】以上説明したように、実施の形態１のプロ
セッサによれば、プロセッサコア１１へのクロックＣＬ
Ｋの停止／供給を制御する値を保持するフリップフロッ
プ１３の保持内容を、例外処理要求が発生した時にコピ
ーして保持するフリップフロップ１４を設け、そして、
プロセッサコア１１は、例外処理要求の発生で実行した
例外処理ルーチンの終了時に、フリップフロップ１４の
保持内容をチェックして、例外処理要求の発生時のプロ
セッサコア１１の状態がクロック停止状態であるかどう
かを判定する。判定の結果、クロック停止状態である場
合は、例外処理ルーチンの終了後に、再度、クロック停
止状態に戻り、一方、例外処理要求の発生時のプロセッ
サコア１１の状態がクロック停止状態でない場合は、例
外処理の終了後に、次の命令の実行を行う通常状態に戻
ることができる。また、例外処理要求の発生時におい
て、クロック停止命令の実行の有無に関係なく、従来の
プロセッサのように、例外処理の終了後には図２の
（ｃ）および図３の（ｃ）に示す次の番地の命令Ｃに必
ず復帰するように設定することもできる。
セッサによれば、プロセッサコア１１へのクロックＣＬ
Ｋの停止／供給を制御する値を保持するフリップフロッ
プ１３の保持内容を、例外処理要求が発生した時にコピ
ーして保持するフリップフロップ１４を設け、そして、
プロセッサコア１１は、例外処理要求の発生で実行した
例外処理ルーチンの終了時に、フリップフロップ１４の
保持内容をチェックして、例外処理要求の発生時のプロ
セッサコア１１の状態がクロック停止状態であるかどう
かを判定する。判定の結果、クロック停止状態である場
合は、例外処理ルーチンの終了後に、再度、クロック停
止状態に戻り、一方、例外処理要求の発生時のプロセッ
サコア１１の状態がクロック停止状態でない場合は、例
外処理の終了後に、次の命令の実行を行う通常状態に戻
ることができる。また、例外処理要求の発生時におい
て、クロック停止命令の実行の有無に関係なく、従来の
プロセッサのように、例外処理の終了後には図２の
（ｃ）および図３の（ｃ）に示す次の番地の命令Ｃに必
ず復帰するように設定することもできる。
【００５７】従って、例外処理要求の発生の時に、プロ
セッサコアによりクロック停止命令が実行されていたか
否かによって、例外処理ルーチンの終了後に適切なモー
ドに復帰することができる。従って、スタンバイモード
等の機能で省電力化を図りながら、プロセッサのフレキ
シビリティーを向上させることができる。
セッサコアによりクロック停止命令が実行されていたか
否かによって、例外処理ルーチンの終了後に適切なモー
ドに復帰することができる。従って、スタンバイモード
等の機能で省電力化を図りながら、プロセッサのフレキ
シビリティーを向上させることができる。
【００５８】実施の形態２ 図５は、本発明の実施の形態２に係るプロセッサの構成
を示したブロック図である。但し、図１に示した実施の
形態１に係るプロセッサと同様の構成要素には同一符号
を付し、それらの説明を省略する。
を示したブロック図である。但し、図１に示した実施の
形態１に係るプロセッサと同様の構成要素には同一符号
を付し、それらの説明を省略する。
【００５９】実施の形態２のプロセッサの構成は、実施
の形態１のプロセッサの構成とほぼ同様であるが、異な
る点は、クロックＣＬＫの供給／停止を行うゲート回路
としてＡＮＤ回路１７を用い、また、フリップフロップ
１３および１４への保持内容の設定方法にある。
の形態１のプロセッサの構成とほぼ同様であるが、異な
る点は、クロックＣＬＫの供給／停止を行うゲート回路
としてＡＮＤ回路１７を用い、また、フリップフロップ
１３および１４への保持内容の設定方法にある。
【００６０】次に、本発明の実施の形態２に係るプロセ
ッサの動作について説明する。
ッサの動作について説明する。
【００６１】図６は、図５に示す実施の形態２のプロセ
ッサにおけるプロセッサコア１１の例外処理発生時にお
ける動作を示したフローチャートである。尚、以下の説
明において、実施の形態１の説明で使用した図２および
図３の説明図を用いる。
ッサにおけるプロセッサコア１１の例外処理発生時にお
ける動作を示したフローチャートである。尚、以下の説
明において、実施の形態１の説明で使用した図２および
図３の説明図を用いる。
【００６２】先ず、図５に示す実施の形態２のプロセッ
サにおけるプロセッサコア１１が、例えば、図２の
（ａ）に示したような命令列の命令Ａ、Ｂの処理を実行
しており、命令Ｂの処理中に例外処理要求（割り込み）
が発生したとする。この命令Ｂの処理は通常の処理で、
クロック停止モードを示すクロック停止命令Ｚによる待
機処理ではないとする。
サにおけるプロセッサコア１１が、例えば、図２の
（ａ）に示したような命令列の命令Ａ、Ｂの処理を実行
しており、命令Ｂの処理中に例外処理要求（割り込み）
が発生したとする。この命令Ｂの処理は通常の処理で、
クロック停止モードを示すクロック停止命令Ｚによる待
機処理ではないとする。
【００６３】即ち、プロセッサコア１１が、当初、命令
Ａを実行し、次に命令Ｂを処理している時に、例外処理
検出部１６が例外処理要求の発生を検出する場合を考え
る。この場合、フリップフロップ１３には値“１”が設
定され、ＡＮＤ回路１７からクロックＣＬＫがプロセッ
サコア１１へ供給されている。
Ａを実行し、次に命令Ｂを処理している時に、例外処理
検出部１６が例外処理要求の発生を検出する場合を考え
る。この場合、フリップフロップ１３には値“１”が設
定され、ＡＮＤ回路１７からクロックＣＬＫがプロセッ
サコア１１へ供給されている。
【００６４】例外処理検出部１６が、例外処理要求の発
生を検出すると、例外処理要求の発生をクロック停止制
御部１２に通知し、さらに、プロセッサコア１１にも通
知する。
生を検出すると、例外処理要求の発生をクロック停止制
御部１２に通知し、さらに、プロセッサコア１１にも通
知する。
【００６５】クロック停止制御部１２は、例外処理検出
部１６から例外処理要求の発生の通知受けとると、フリ
ップフロップ１３の保持内容である値“１”をフリップ
フロップ１４にコピーした後、フリップフロップ１３の
値“１”を引き続き保持する。
部１６から例外処理要求の発生の通知受けとると、フリ
ップフロップ１３の保持内容である値“１”をフリップ
フロップ１４にコピーした後、フリップフロップ１３の
値“１”を引き続き保持する。
【００６６】これと並行して、プロセッサコア１１、あ
るいは他の制御回路（図示せず）が、例外処理ルーチン
の実行の終了後に復帰する戻り番地として、例外処理発
生時にプロセッサコア１１が実行していた命令Ｂの次の
命令ＣのアドレスをＰＣに設定する（Ｓ６０２）。
るいは他の制御回路（図示せず）が、例外処理ルーチン
の実行の終了後に復帰する戻り番地として、例外処理発
生時にプロセッサコア１１が実行していた命令Ｂの次の
命令ＣのアドレスをＰＣに設定する（Ｓ６０２）。
【００６７】次に、ステップＳ６０３において、プロセ
ッサコア１１は、フリップフロップ１４の保持内容をチ
ェックし（ステップＳ６０３）、値“０”以外の値、即
ち、値“１”であると判定した場合、次のステップＳ６
０５に進む。そして、プロセッサコア１１は、フリップ
フロップ１４の保持内容をチェックすると、フリップフ
ロップ１４をリセットする。この場合、値“１”をセッ
トするので、フリップフロップ１４の設定値は変化しな
いことになる。
ッサコア１１は、フリップフロップ１４の保持内容をチ
ェックし（ステップＳ６０３）、値“０”以外の値、即
ち、値“１”であると判定した場合、次のステップＳ６
０５に進む。そして、プロセッサコア１１は、フリップ
フロップ１４の保持内容をチェックすると、フリップフ
ロップ１４をリセットする。この場合、値“１”をセッ
トするので、フリップフロップ１４の設定値は変化しな
いことになる。
【００６８】次に、プロセッサコア１１は、ステップＳ
６０５にて例外処理ルーチンを実行し終了すると、例外
処理ルーチンから復帰し、図２の（ａ）および図３の
（ａ）に示すように、ステップＳ６０２で設定された
（例外処理の発生時に実行していた命令Ｂの次の番地で
ある）命令Ｃの処理を実行する。
６０５にて例外処理ルーチンを実行し終了すると、例外
処理ルーチンから復帰し、図２の（ａ）および図３の
（ａ）に示すように、ステップＳ６０２で設定された
（例外処理の発生時に実行していた命令Ｂの次の番地で
ある）命令Ｃの処理を実行する。
【００６９】このように、例外処理要求の発生を例外処
理検出部１６が検出した時点において、プロセッサコア
１１が実行していた命令がクロック停止命令Ｚでなかっ
た場合は、フリップフロップ１４は値“１”を保持して
いるので、例外処理ルーチンの終了後に復帰した場合の
プロセッサコア１１が実行する命令は、図２の（ａ）お
よび図３の（ａ）に示したように命令Ｃとなる。
理検出部１６が検出した時点において、プロセッサコア
１１が実行していた命令がクロック停止命令Ｚでなかっ
た場合は、フリップフロップ１４は値“１”を保持して
いるので、例外処理ルーチンの終了後に復帰した場合の
プロセッサコア１１が実行する命令は、図２の（ａ）お
よび図３の（ａ）に示したように命令Ｃとなる。
【００７０】次に、例外処理要求の発生時に、プロセッ
サコア１１がクロック停止モードの待機処理であるクロ
ック停止命令Ｚを実行していた場合について説明する。
サコア１１がクロック停止モードの待機処理であるクロ
ック停止命令Ｚを実行していた場合について説明する。
【００７１】プロセッサコア１１がクロック停止命令Ｚ
を実行する場合、即ち、プロセッサコア１１から送信さ
れたクロック停止指示をクロック停止制御部１２が受信
すると、クロック停止制御部１２は、フリップフロップ
１３およびフリップフロップ１４をリセットして値
“０”をそれぞれ保持させる。
を実行する場合、即ち、プロセッサコア１１から送信さ
れたクロック停止指示をクロック停止制御部１２が受信
すると、クロック停止制御部１２は、フリップフロップ
１３およびフリップフロップ１４をリセットして値
“０”をそれぞれ保持させる。
【００７２】フリップフロップ１３がリセットされ値
“０”が保持されると、ＡＮＤ回路１７の一方の入力は
値“０”となり、ＡＮＤ回路１７の出力はローレベルに
固定される。よって、プロセッサコア１１へのクロック
ＣＬＫの供給が停止される。これにより、プロセッサコ
ア１１の動作は停止して待機状態に入る。
“０”が保持されると、ＡＮＤ回路１７の一方の入力は
値“０”となり、ＡＮＤ回路１７の出力はローレベルに
固定される。よって、プロセッサコア１１へのクロック
ＣＬＫの供給が停止される。これにより、プロセッサコ
ア１１の動作は停止して待機状態に入る。
【００７３】この状態で、例外処理検出部１６が例外処
理要求を検出すると（ステップＳ６０１）、クロック停
止制御部１２へ例外処理の発生を通知する。そして、ク
ロック停止制御部１２は、フリップフロップ１３に値
“１”を設定するが、この時、フリップフロップ１４は
そのままリセット状態（値“０”）を維持させる。
理要求を検出すると（ステップＳ６０１）、クロック停
止制御部１２へ例外処理の発生を通知する。そして、ク
ロック停止制御部１２は、フリップフロップ１３に値
“１”を設定するが、この時、フリップフロップ１４は
そのままリセット状態（値“０”）を維持させる。
【００７４】これにより、フリップフロップ１３は値
“１”が設定されるため、ＡＮＤ回路１７を通してクロ
ックＣＬＫがプロセッサコア１１へ供給される。これに
より、プロセッサコア１１が動作を再開する。
“１”が設定されるため、ＡＮＤ回路１７を通してクロ
ックＣＬＫがプロセッサコア１１へ供給される。これに
より、プロセッサコア１１が動作を再開する。
【００７５】そして、プロセッサコア１１、あるいは他
の制御回路（図示せず）が、例外処理ルーチンの実行の
終了後に復帰する戻り番地として、例外処理発生時にプ
ロセッサコア１１が実行していたクロック停止命令Ｚの
次の命令ＣのアドレスをＰＣに設定する（Ｓ６０２）。
の制御回路（図示せず）が、例外処理ルーチンの実行の
終了後に復帰する戻り番地として、例外処理発生時にプ
ロセッサコア１１が実行していたクロック停止命令Ｚの
次の命令ＣのアドレスをＰＣに設定する（Ｓ６０２）。
【００７６】次に、プロセッサコア１１はステップＳ６
０３にて、フリップフロップ１４の保持内容をチェック
し、保持内容が値“０”である場合、ステップＳ６０４
に進み、例外処理ルーチンからの復帰先である戻り番地
を示すＰＣの設定値から１を減算し、ステップＳ６０５
へ進む。尚、プロセッサコア１１は、フリップフロップ
１４の保持内容をチェックすると（ステップＳ６０
３）、フリップフロップ１４をリセットし値“１”を設
定する。
０３にて、フリップフロップ１４の保持内容をチェック
し、保持内容が値“０”である場合、ステップＳ６０４
に進み、例外処理ルーチンからの復帰先である戻り番地
を示すＰＣの設定値から１を減算し、ステップＳ６０５
へ進む。尚、プロセッサコア１１は、フリップフロップ
１４の保持内容をチェックすると（ステップＳ６０
３）、フリップフロップ１４をリセットし値“１”を設
定する。
【００７７】そして、ＡＮＤ回路１７を通して、クロッ
クＣＬＫがプロセッサコア１１へ供給されるので、プロ
セッサコア１１が例外処理ルーチンを実行する（Ｓ６０
５）。その後、例外処理ルーチンの終了後に復帰する
と、プロセッサコア１１は、ＰＣの設定値に従って、図
２の（ｂ）および図３の（ｂ）に示す命令Zを実行す
る。
クＣＬＫがプロセッサコア１１へ供給されるので、プロ
セッサコア１１が例外処理ルーチンを実行する（Ｓ６０
５）。その後、例外処理ルーチンの終了後に復帰する
と、プロセッサコア１１は、ＰＣの設定値に従って、図
２の（ｂ）および図３の（ｂ）に示す命令Zを実行す
る。
【００７８】このように、例外処理要求の発生を例外処
理検出部１６が検出した時点において、プロセッサコア
１１が実行していた命令がクロック停止命令Ｚであった
場合、クロック停止制御部１２の制御により、フリップ
フロップ１４の保持内容は値“０”となるので、例外処
理ルーチンの終了後に復帰した場合のプロセッサコア１
１が実行する命令を、図２の（ｂ）および図３の（ｂ）
に示したようにクロック停止命令Ｚとすることができ
る。
理検出部１６が検出した時点において、プロセッサコア
１１が実行していた命令がクロック停止命令Ｚであった
場合、クロック停止制御部１２の制御により、フリップ
フロップ１４の保持内容は値“０”となるので、例外処
理ルーチンの終了後に復帰した場合のプロセッサコア１
１が実行する命令を、図２の（ｂ）および図３の（ｂ）
に示したようにクロック停止命令Ｚとすることができ
る。
【００７９】ところで、例外処理検出部１６が外部から
供給されてくる例外処理要求を検出し、プロセッサコア
１１がクロック停止モードの待機処理であるクロック停
止命令Ｚを実行している場合で、かつ、例外処理ルーチ
ンからの復帰後に、クロック停止命令Ｚの次の番地の命
令Ｃを実行したい場合は、以下の処理を行う。
供給されてくる例外処理要求を検出し、プロセッサコア
１１がクロック停止モードの待機処理であるクロック停
止命令Ｚを実行している場合で、かつ、例外処理ルーチ
ンからの復帰後に、クロック停止命令Ｚの次の番地の命
令Ｃを実行したい場合は、以下の処理を行う。
【００８０】即ち、実施の形態１の場合と同様に、例外
処理検出部１６は、例外処理要求を検出した場合、例外
処理要求の種類に応じて、フリップフロップ１３の値
“０”をフリップフロップ１４へコピーさせず、値
“１”をフリップフロップ１４へ設定するようにクロッ
ク停止制御部１２を制御する。これにより、図６のフロ
ーチャートにおけるステップＳ６０３での判断で、フリ
ップフロップ１４は値“１”を保持しているので、処理
の流れはステップＳ６０３からステップＳ６０５へ進行
する。
処理検出部１６は、例外処理要求を検出した場合、例外
処理要求の種類に応じて、フリップフロップ１３の値
“０”をフリップフロップ１４へコピーさせず、値
“１”をフリップフロップ１４へ設定するようにクロッ
ク停止制御部１２を制御する。これにより、図６のフロ
ーチャートにおけるステップＳ６０３での判断で、フリ
ップフロップ１４は値“１”を保持しているので、処理
の流れはステップＳ６０３からステップＳ６０５へ進行
する。
【００８１】そして、ステップＳ６０５における例外処
理ルーチンの終了後に復帰して、プロセッサコア１１が
実行する命令は、実施の形態１の場合と同様に、図２の
（ｃ）および図３の（ｃ）に示されるように命令Ｃとな
る。
理ルーチンの終了後に復帰して、プロセッサコア１１が
実行する命令は、実施の形態１の場合と同様に、図２の
（ｃ）および図３の（ｃ）に示されるように命令Ｃとな
る。
【００８２】さらに、実施の形態１と同様に、図２の
（ｃ）および図３の（ｃ）の処理を実行する上記の例で
は、外部から例外処理検出部１６へ供給される例外処理
要求の種類に応じて、例外処理検出部１２がクロック停
止制御部１２へ指示を送り、クロック停止制御部１２
は、フリップフロップ１４に値“１”を設定するように
制御する場合について説明したが、本発明はこれに限定
されるものではない。
（ｃ）および図３の（ｃ）の処理を実行する上記の例で
は、外部から例外処理検出部１６へ供給される例外処理
要求の種類に応じて、例外処理検出部１２がクロック停
止制御部１２へ指示を送り、クロック停止制御部１２
は、フリップフロップ１４に値“１”を設定するように
制御する場合について説明したが、本発明はこれに限定
されるものではない。
【００８３】例えば、クロック停止命令を複数種類準備
し、プロセッサコア１１が実行する命令列内に所望のク
ロック停止命令を挿入し、プロセッサ１１が、クロック
停止命令の種類に応じて強制的にフリップフロップ１４
に値“１”を設定するように制御する。これにより、ク
ロック停止命令Ｚの実行中に、例外処理要求が発生し、
例外処理ルーチンの終了後に復帰して、プロセッサコア
１１が実行する命令を、図２の（ｃ）および図３の
（ｃ）に示した命令Ｃとなるように設定することもでき
る。
し、プロセッサコア１１が実行する命令列内に所望のク
ロック停止命令を挿入し、プロセッサ１１が、クロック
停止命令の種類に応じて強制的にフリップフロップ１４
に値“１”を設定するように制御する。これにより、ク
ロック停止命令Ｚの実行中に、例外処理要求が発生し、
例外処理ルーチンの終了後に復帰して、プロセッサコア
１１が実行する命令を、図２の（ｃ）および図３の
（ｃ）に示した命令Ｃとなるように設定することもでき
る。
【００８４】以上説明したように、この実施の形態２の
プロセッサにおいても、上記した実施の形態１のプロセ
ッサの場合と同様に、例外処理要求の発生時にプロセッ
サコア１１が実行していた命令の状態を、つまり、例外
処理要求が発生した時点でクロック停止命令Ｚが実行さ
れていたか否かをフリップフロップ１４の値をチェック
することによって認識し、例外処理ルーチンの終了後に
所望のモードに復帰することができ、省電力化を図りな
がら、プロセッサ１１のフレキシビリティーを向上させ
ることができる。
プロセッサにおいても、上記した実施の形態１のプロセ
ッサの場合と同様に、例外処理要求の発生時にプロセッ
サコア１１が実行していた命令の状態を、つまり、例外
処理要求が発生した時点でクロック停止命令Ｚが実行さ
れていたか否かをフリップフロップ１４の値をチェック
することによって認識し、例外処理ルーチンの終了後に
所望のモードに復帰することができ、省電力化を図りな
がら、プロセッサ１１のフレキシビリティーを向上させ
ることができる。
【００８５】
【発明の効果】以上のように、本発明のプロセッサによ
れば、例外処理発生時にクロック停止命令が実行されて
いたか否かを判断することで、例外処理ルーチンの終了
後に、所望のモードに復帰することができ、プロセッサ
のフレキシビリティーを向上させることができるという
効果がある。
れば、例外処理発生時にクロック停止命令が実行されて
いたか否かを判断することで、例外処理ルーチンの終了
後に、所望のモードに復帰することができ、プロセッサ
のフレキシビリティーを向上させることができるという
効果がある。
【図１】 本発明の実施の形態１によるプロセッサの構
成を示したブロック図である。
成を示したブロック図である。
【図２】 図１のプロセッサにおけるプロセッサコアが
例外処理発生時に実行する命令列を示した図である。
例外処理発生時に実行する命令列を示した図である。
【図３】 図１のプロセッサにおけるプロセッサコアの
処理手順例を示した図である。
処理手順例を示した図である。
【図４】 図１のプロセッサにおけるプロセッサコアの
例外処理発生時における動作を示したフローチャートで
ある。
例外処理発生時における動作を示したフローチャートで
ある。
【図５】 本発明の実施の形態２によるプロセッサの構
成を示したブロック図である。
成を示したブロック図である。
【図６】 図５に示したプロセッサにおけるプロセッサ
コアの例外処理発生時における動作を示したフローチャ
ートである。
コアの例外処理発生時における動作を示したフローチャ
ートである。
【図７】 クロック停止モードを持つ従来のプロセッサ
の構成例を示したブロック図である。
の構成例を示したブロック図である。
【図８】 図７に示した従来のプロセッサコアにおける
プロセッサコアの例外処理発生時における動作を示すフ
ローチャートである。
プロセッサコアの例外処理発生時における動作を示すフ
ローチャートである。
【図９】 図８のフローチャートで示した例外処理発生
時に図７に示したプロセッサにおけるプロセッサコアが
実行する命令列を示した説明図である。
時に図７に示したプロセッサにおけるプロセッサコアが
実行する命令列を示した説明図である。
１１ プロセッサコア １２ クロック停止制御部 １３，１４ Ｆ／Ｆ １５ ＯＲ回路 １６ 例外処理検出部 １７ ＡＮＤ回路
Claims (12)
- 【請求項１】 各種処理や命令を実行するプロセッサコ
アへのクロックの供給を停止するクロック停止命令を備
え、前記プロセッサコアが前記クロック停止命令を実行
して前記プロセッサコアを待機状態に設定する機能を持
つプロセッサにおいて、 割り込みで例外処理要求が発生した際に、当該例外処理
要求の発生時における前記プロセッサコアの状態を記憶
する記憶回路を備え、 前記プロセッサコアは、前記記憶回路内の値に従って、
前記例外処理の実行の終了後に復帰し実行すべき命令を
選択して実行することを特徴とするプロセッサ。 - 【請求項２】 前記記憶回路は、前記例外処理の発生時
における前記プロセッサコアの状態がクロック供給停止
の待機状態であったのか、或いはこれ以外の通常処理状
態であったのかを判定するための値を保持することを特
徴とする請求項１記載のプロセッサ。 - 【請求項３】 前記記憶回路内に格納された値が、前記
例外処理要求の発生時における前記プロセッサコアの状
態がクロック供給停止の待機状態であった場合を示す
時、前記プロセッサコアは、前記例外処理の終了後に復
帰して実行する命令として前記クロック停止命令を選択
することを特徴とする請求項２記載のプロセッサ。 - 【請求項４】 前記記憶回路内に格納された値が、前記
例外処理要求の発生時における前記プロセッサコアの状
態がクロック供給停止の待機状態であった場合を示す
時、前記プロセッサコアは、前記例外処理の終了後に復
帰して実行する命令として前記クロック停止命令の次の
番地で指令される命令を選択することを特徴とする請求
項２記載のプロセッサ。 - 【請求項５】 前記記憶回路内に格納された値が、前記
例外処理要求の発生時における前記プロセッサコアの状
態がクロック供給停止の待機状態以外の通常処理状態で
あった場合を示す時、前記プロセッサコアは、前記例外
処理の終了後に復帰して実行する命令として、前記例外
処理要求の発生時に実行していた命令の次の番地の命令
を選択することを特徴とする請求項２記載のプロセッ
サ。 - 【請求項６】 前記記憶回路は、前記プロセッサコアへ
の前記クロックの供給停止か否かを示した値を保持する
フリップフロップであり、前記例外処理が終了するまで
の間に、前記プロセッサコアは、前記フリップフロップ
内に保持された値をチェックし、前記例外処理要求の発
生時における前記プロセッサコアの状態が、前記クロッ
ク供給が停止されている待機状態であったのか、或い
は、それ以外の通常処理状態であったのかを判定するこ
とを特徴とする請求項２から請求項５のうちいずれか１
項記載のプロセッサ。 - 【請求項７】 前記プロセッサコアは、前記例外処理の
終了後に復帰して実行する命令を任意に変更することを
特徴とする請求項１記載のプロセッサ。 - 【請求項８】 各種処理や命令を実行するプロセッサコ
アへのクロックの供給を停止するクロック停止命令を備
え、前記プロセッサコアが前記クロック停止命令を実行
して前記プロセッサコアを待機状態に設定する機能を持
つプロセッサにおいて、 前記プロセッサコアへのクロックの供給および停止を行
う論理回路と、 前記論理回路から前記プロセッサコアへの前記クロック
の供給を制御するための設定値を保持する第1の記憶回
路と、 前記第1の記憶回路内の設定値を格納する第２の記憶回
路と、 例外処理要求の発生を検出した場合、前記例外処理要求
の発生時における前記第1の記憶回路内の設定値を、前
記第２の記憶回路内に設定した後、前記第1の記憶回路
を所定値にリセットさせ、前記論理回路から前記プロセ
ッサコアへの前記クロックの供給を制御させ、前記プロ
セッサコアに例外処理を実行させる判定制御部とを備
え、 前記プロセッサコアは、前記第２の記憶回路内の値に基
づいて、前記例外処理の終了後に復帰して実行する命令
を設定することを特徴とするプロセッサ。 - 【請求項９】 前記判定制御部は、例外処理検出部とク
ロック停止制御部とから構成され、前記例外処理検出部
は、前記例外処理の発生を検出し、検出結果を前記クロ
ック停止制御部および前記プロセッサコアへ出力し、 前記クロック停止制御部は、前記例外処理検出部からの
検出結果に基づいて、前記第1の記憶回路内の設定値を
第２の記憶回路内に設定した後、前記第1の記憶回路を
所定値に設定し、 前記プロセッサコアは、前記例外処理検出部からの検出
結果に基づいて前記例外処理を実行し、前記例外処理終
了後に、前記第２の記憶回路内の設定値を基に、前記ク
ロック停止制御部による前記第1の記憶回路への設定動
作を制御させ、かつ、前記例外処理終了後に実行すべき
命令を選択して実行することを特徴とする請求項８記載
のプロセッサ。 - 【請求項１０】 前記第１の記憶回路および第２の記憶
回路は、フリップフロップであることを特徴とする請求
項８または請求項９記載のプロセッサ。 - 【請求項１１】 前記論理回路は、一方の入力として前
記クロックを入力し、他方の入力として前記第１の記憶
回路からの設定値を入力するＯＲゲートであることを特
徴とする請求項８から請求項１０のうちいずれか１項記
載のプロセッサ。 - 【請求項１２】 前記論理回路は、一方の入力として前
記クロックを入力し、他方の入力として前記第１の記憶
回路からの設定値を入力するＡＮＤゲートであることを
特徴とする請求項８から請求項１０のうちいずれか１項
記載のプロセッサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000268939A JP2001147821A (ja) | 1999-09-10 | 2000-09-05 | プロセッサ |
| US09/657,906 US6757810B1 (en) | 1999-09-10 | 2000-09-08 | Microprocessor including memory for storing set value used to select and executive instruction after completing exception handling caused by exception request |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25800999 | 1999-09-10 | ||
| JP11-258009 | 1999-09-10 | ||
| JP2000268939A JP2001147821A (ja) | 1999-09-10 | 2000-09-05 | プロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001147821A true JP2001147821A (ja) | 2001-05-29 |
Family
ID=26543501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000268939A Pending JP2001147821A (ja) | 1999-09-10 | 2000-09-05 | プロセッサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6757810B1 (ja) |
| JP (1) | JP2001147821A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2395302A (en) * | 2002-11-13 | 2004-05-19 | Advanced Risc Mach Ltd | State saving and restoring in data processing system using scan chain cells |
| JP2011086298A (ja) * | 2009-10-19 | 2011-04-28 | Arm Ltd | プログラム・フロー制御 |
| KR20150117584A (ko) * | 2014-04-09 | 2015-10-20 | 삼성전자주식회사 | 시스템 온 칩 및 그것의 검증 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4131937B2 (ja) * | 2003-03-26 | 2008-08-13 | 株式会社東芝 | テスト機能を有する論理回路 |
| JP4383494B1 (ja) * | 2008-09-11 | 2009-12-16 | Ｎｅｃエレクトロニクス株式会社 | データ処理システム及びデバッグ方法 |
| US10447461B2 (en) * | 2015-12-01 | 2019-10-15 | Infineon Technologies Austria Ag | Accessing data via different clocks |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5355503A (en) * | 1990-05-31 | 1994-10-11 | National Semiconductor Corporation | Event driven scanning of data input equipment using multi-input wake-up techniques |
| US5652890A (en) * | 1991-05-17 | 1997-07-29 | Vantus Technologies, Inc. | Interrupt for a protected mode microprocessor which facilitates transparent entry to and exit from suspend mode |
| US5632037A (en) * | 1992-03-27 | 1997-05-20 | Cyrix Corporation | Microprocessor having power management circuitry with coprocessor support |
| JP3742839B2 (ja) * | 1992-07-21 | 2006-02-08 | レジェリティ・インコーポレイテッド | シャットダウンモードにおかれることが可能なクロック発生器 |
| US5623677A (en) * | 1994-05-13 | 1997-04-22 | Apple Computer, Inc. | Apparatus and method for reducing power consumption in a computer system |
| US5479648A (en) * | 1994-08-30 | 1995-12-26 | Stratus Computer, Inc. | Method and apparatus for switching clock signals in a fault-tolerant computer system |
| JP3505018B2 (ja) * | 1994-11-22 | 2004-03-08 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| CN1279449C (zh) | 1994-12-28 | 2006-10-11 | 株式会社东芝 | 微处理器 |
| US5553236A (en) * | 1995-03-03 | 1996-09-03 | Motorola, Inc. | Method and apparatus for testing a clock stopping/starting function of a low power mode in a data processor |
| US5805923A (en) * | 1995-05-26 | 1998-09-08 | Sony Corporation | Configurable power management system having a clock stabilization filter that can be enabled or bypassed depending upon whether a crystal or can oscillator is used |
| US5726921A (en) * | 1995-12-22 | 1998-03-10 | Intel Corporation | Floating point power conservation |
| US6546496B1 (en) * | 2000-02-16 | 2003-04-08 | 3Com Corporation | Network interface with power conservation using dynamic clock control |
-
2000
- 2000-09-05 JP JP2000268939A patent/JP2001147821A/ja active Pending
- 2000-09-08 US US09/657,906 patent/US6757810B1/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2395302A (en) * | 2002-11-13 | 2004-05-19 | Advanced Risc Mach Ltd | State saving and restoring in data processing system using scan chain cells |
| GB2395302B (en) * | 2002-11-13 | 2005-12-28 | Advanced Risc Mach Ltd | Hardware driven state save/restore in a data processing system |
| JP2011086298A (ja) * | 2009-10-19 | 2011-04-28 | Arm Ltd | プログラム・フロー制御 |
| KR20150117584A (ko) * | 2014-04-09 | 2015-10-20 | 삼성전자주식회사 | 시스템 온 칩 및 그것의 검증 방법 |
| KR102147172B1 (ko) | 2014-04-09 | 2020-08-31 | 삼성전자주식회사 | 시스템 온 칩 및 그것의 검증 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6757810B1 (en) | 2004-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7836291B2 (en) | Method, medium, and apparatus with interrupt handling in a reconfigurable array | |
| KR950005217B1 (ko) | 프로세서 클럭 신호 제어 방법 및 정보 처리 시스템 | |
| JP3507822B2 (ja) | コンピュータ装置およびその省電力制御方法 | |
| US20020095609A1 (en) | Multiprocessor apparatus | |
| US7398403B2 (en) | Multiprocessor control apparatus, control method thereof, and integrated circuit | |
| JP2009151789A (ja) | 低電力モードに入る前にハードウェアで駆動されるプロセッサのステートを記憶する装置 | |
| JP2004046324A (ja) | 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法 | |
| JPH1115675A (ja) | 割込みコントローラ及び制御システム | |
| US7480812B2 (en) | Microprocessor | |
| JP2001147821A (ja) | プロセッサ | |
| US7966481B2 (en) | Computer system and method for executing port communications without interrupting the receiving computer | |
| JP2006004339A (ja) | 半導体集積回路 | |
| US20050149771A1 (en) | Processor control circuit, information processing apparatus, and central processing unit | |
| JP2010102567A (ja) | 周期駆動タスク実行装置、周期駆動タスク実行方法及びプログラム | |
| US11226828B2 (en) | Wakeup interrupt controller | |
| JP2008299740A (ja) | 非同期マイクロプロセッサ、電子情報装置 | |
| JP4535663B2 (ja) | ステートマシン制御方式およびステートマシン | |
| JPH0876876A (ja) | マイクロプロセッサのクロック供給制御回路 | |
| JP3910422B2 (ja) | 管理装置及び管理方法 | |
| JPH06342376A (ja) | 情報処理装置 | |
| JP2755205B2 (ja) | データ処理装置の低消費電力化方式 | |
| JP2003005984A (ja) | 要因処理実行装置及び実行方法 | |
| JPH10302460A (ja) | マイクロコントローラ | |
| JPH04195316A (ja) | 省電力回路 | |
| JPH02120938A (ja) | データ処理方法 |