JP2011086298A - プログラム・フロー制御 - Google Patents
プログラム・フロー制御 Download PDFInfo
- Publication number
- JP2011086298A JP2011086298A JP2010233680A JP2010233680A JP2011086298A JP 2011086298 A JP2011086298 A JP 2011086298A JP 2010233680 A JP2010233680 A JP 2010233680A JP 2010233680 A JP2010233680 A JP 2010233680A JP 2011086298 A JP2011086298 A JP 2011086298A
- Authority
- JP
- Japan
- Prior art keywords
- flow control
- program instruction
- program
- instruction
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims abstract description 22
- 239000003550 marker Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 8
- 230000009471 action Effects 0.000 abstract description 9
- 230000006870 function Effects 0.000 description 47
- 230000006399 behavior Effects 0.000 description 14
- 230000007246 mechanism Effects 0.000 description 13
- 230000001960 triggered effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000003542 behavioural effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
Abstract
【解決手段】データ処理装置は、デコードされたプログラム命令によって指定されるデータ処理動作を行うように処理回路20を制御するために、1つ又は複数の制御信号24を生成するための命令デコーダ18を有する、データ・エンジン6を含む。命令デコーダ18は、マーカ命令に応答して、フロー制御レジスタ38からプログラム可能なフロー制御値を読み出す。プログラム可能なフロー制御値は、現在のプログラム命令列の実行の完了時にとられるべきアクションを指定する。とられるアクションは、対象プログラム命令列の開始時に対象プログラム命令にジャンプすることであってもよく、又は、新しい処理タスクが開始されるのを待つアイドル状態に入ることであってもよい。
【選択図】図2
Description
プログラム命令に応答して1つ又は複数の制御信号を生成する命令デコーダ回路と、
前記1つ又は複数の制御信号に応答して前記プログラム命令によって指定されたデータ処理動作を実行する処理回路と、
プログラム可能なフロー制御値を格納するように構成されたフロー制御レジスタと、
を備え、
前記命令デコーダ回路が、実行されている現在のプログラム命令列の終わりを表すマーカ命令に応答して、前記フロー制御レジスタから前記プログラム可能なフロー制御値を読み出し、前記プログラム可能なフロー制御値に従って前記1つ又は複数の制御信号を生成して、前記現在のプログラム命令列の完了後に、
(i)対象プログラム命令から始まる対象プログラム命令列を処理すること、
(ii)新しい処理タスクが開始されるのを待つアイドル状態に入ること、
のうちの1つをトリガする、データを処理する装置を提供する。
前記1つ又は複数の制御信号に応答して前記プログラム命令によって指定されたデータ処理動作を実行する処理手段と、
プログラム可能なフロー制御値を格納するフロー制御レジスタ手段と、
を備え、
前記命令デコーダ手段が、実行されている現在のプログラム命令列の終わりを表すマーカ命令に応答して、前記フロー制御レジスタ手段から前記プログラム可能なフロー制御値を読み出し、前記プログラム可能なフロー制御値に従って前記1つ又は複数の制御信号を生成して、前記現在のプログラム命令列の完了後に、
(i)対象プログラム命令から始まる対象プログラム命令列を処理すること、
(ii)新しい処理タスクが開始されるのを待つアイドル状態に入ること、
のうちの1つをトリガする、データを処理する装置を提供する。
前記1つ又は複数の制御信号に応答して、前記プログラム命令によって指定されるデータ処理動作を実行するステップと、
プログラム可能なフロー制御値を格納するステップと、
を含むデータを処理する方法であって、
実行されている現在のプログラム命令列の終わりを表すマーカ命令に応答して、前記プログラム可能なフロー制御値を読み出し、前記プログラム可能なフロー制御値に従って前記1つ又は複数の制御信号を生成して、前記現在のプログラム命令列の完了後に、
(i)対象プログラム命令から始まる対象プログラム命令列を処理すること、
(ii)新しい処理タスクが開始されるのを待つアイドル状態に入ること、
のうちの1つをトリガする、方法を提供する。
4 ホスト・プロセッサ
6 データ・エンジン
8 システム・バス
10 プロセッサ・コア
12 ホスト・メモリ
14 システム・インターフェース
16 処理コア
18 命令デコーダ
20 処理回路
22 命令密結合メモリ
24 制御信号
26 データ密結合メモリ
28 システム・インターフェース
30 直接メモリ・アクセス・ユニット
32、34 アービタ
36 フロー制御レジスタ
38 プログラム・フロー制御機構
40 プログラム・カウンタ・レジスタ
42 制御フロー状態マシン
44 フィードバック・パス
46 制御フロー命令パス
48 ジャンプ有効化フラグ
50 次のタスク・アドレス
52 マルチプレクサ
54 内部データ・パス
56 外部タスク・アドレス・パス
58 ホスト汎用プログラム
60 ホスト・スケジューリング・プログラム
62、64 プログラム命令列
66 対象スケジューリング・プログラム
Claims (14)
- データを処理する装置であって、
プログラム命令に応答して1つ又は複数の制御信号を生成する命令デコーダ回路と、
前記1つ又は複数の制御信号に応答して前記プログラム命令によって指定されたデータ処理動作を実行する処理回路と、
プログラム可能なフロー制御値を格納するように構成されたフロー制御レジスタと、
を備え、
前記命令デコーダ回路が、実行されている現在のプログラム命令列の終わりを表すマーカ命令に応答して、前記フロー制御レジスタから前記プログラム可能なフロー制御値を読み出し、前記プログラム可能なフロー制御値に従って前記1つ又は複数の制御信号を生成して、前記現在のプログラム命令列の完了後に、
(i)対象プログラム命令から始まる対象プログラム命令列を処理すること、
(ii)新しい処理タスクが開始されるのを待つアイドル状態に入ること、
のうちの1つをトリガする、装置。 - 前記プログラム可能なフロー制御値が、前記対象プログラム命令のメモリ・アドレスを指定する、請求項1に記載の装置。
- 前記プログラム可能なフロー制御値が、
(i)前記プログラム可能なフロー制御値が、前記対象プログラム命令の前記メモリ・アドレスを指定する対象アドレス・フィールドを含むこと、
(ii)前記現在のプログラム命令列の実行が完了したときに前記アイドル状態に入ること、
のうちの1つを指定する値を格納するジャンプ有効化フィールドを含む、請求項1に記載の装置。 - 前記ジャンプ有効化フィールドがジャンプ有効化ビットである、請求項3に記載の装置。
- 前記マーカ命令が、前記現在のプログラム命令列の最後のプログラム命令を識別するプログラム終了命令である、請求項1に記載の装置。
- 前記対象プログラム命令列が、タスク・スケジューリングを制御するための対象スケジューリング・プログラムである、請求項1に記載の装置。
- 前記装置が、データ・エンジン及び前記命令デコーダ回路に結合されたホスト・プロセッサを備え、前記処理回路及び前記フロー制御レジスタが前記データ・エンジンの一部である、請求項1に記載の装置。
- 前記対象スケジューリング・プログラムが前記データ・エンジンによって実行され、前記現在のプログラム命令列が前記ホスト・プロセッサ及び前記対象スケジューリング・プログラムのうちの1つによって実行のために呼び出される、請求項6に記載の装置。
- 前記ホスト・プロセッサが、前記ホスト・プロセッサによって実行されるホスト・スケジューリング・プログラムを用いて前記現在のプログラム命令列を呼び出す、請求項8に記載の装置。
- (i)前記対象スケジューリング・プログラムが前記現在のプログラム命令列を呼び出すときに、前記プログラム可能なフロー制御値が、前記現在のプログラム命令列の完了後に前記対象スケジューリング・プログラムの実行に戻ることをトリガする値にプログラムされ、
(ii)前記ホスト・スケジューリング・プログラムが前記現在のプログラム命令列を呼び出すときに、前記プログラム可能なフロー制御値が、前記現在のプログラム命令列の完了後に前記データ・エンジンが前記アイドル状態に入ることをトリガする値にプログラムされる、
請求項9に記載の装置。 - 前記プログラム可能なフロー制御値が、前記命令デコーダ回路によって前記データ・エンジンでデコードされたロード・プログラム命令に応答して、前記フロー制御レジスタに格納される、請求項7に記載の装置。
- 前記命令デコーダ回路が、
(i)前記ジャンプ有効化フィールドが、前記プログラム可能なフロー制御値が前記対象プログラム命令の前記メモリ・アドレスを指定する対象アドレス・フィールドを含むことを指定する値にされる、第1形態の前記ロード・プログラム命令と、
(ii)前記ジャンプ有効化フィールドが、前記プログラム可能なフロー制御値が前記対象プログラム命令の前記メモリ・アドレスを指定する対象アドレス・フィールドを含むことを指定する値、及び、前記現在のプログラム命令列の実行が完了したときに前記アイドル状態に入ることを指定する値のうちの1つである、第2形態の前記ロード・プログラム命令と、
に応答する、請求項3に記載の装置。 - データを処理する装置であって、
プログラム命令に応答して1つ又は複数の制御信号を生成する命令デコーダ手段回路と、
前記1つ又は複数の制御信号に応答して前記プログラム命令によって指定されたデータ処理動作を実行する処理手段と、
プログラム可能なフロー制御値を格納するフロー制御レジスタ手段と、
を備え、
前記命令デコーダ手段が、実行されている現在のプログラム命令列の終わりを表すマーカ命令に応答して、前記フロー制御レジスタ手段から前記プログラム可能なフロー制御値を読み出し、前記プログラム可能なフロー制御値に従って前記1つ又は複数の制御信号を生成して、前記現在のプログラム命令列の完了後に、
(i)対象プログラム命令から始まる対象プログラム命令列を処理すること、
(ii)新しい処理タスクが開始されるのを待つアイドル状態に入ること、
のうちの1つをトリガする、装置。 - プログラム命令に応答して、1つ又は複数の制御信号を生成するステップと、
前記1つ又は複数の制御信号に応答して、前記プログラム命令によって指定されるデータ処理動作を実行するステップと、
プログラム可能なフロー制御値を格納するステップと、
を含むデータを処理する方法であって、
実行されている現在のプログラム命令列の終わりを表すマーカ命令に応答して、前記プログラム可能なフロー制御値を読み出し、前記プログラム可能なフロー制御値に従って前記1つ又は複数の制御信号を生成して、前記現在のプログラム命令列の完了後に、
(i)対象プログラム命令から始まる対象プログラム命令列を処理すること、
(ii)新しい処理タスクが開始されるのを待つアイドル状態に入ること、
のうちの1つをトリガする、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0918297.3A GB2474521B (en) | 2009-10-19 | 2009-10-19 | Program flow control |
GB0918297.3 | 2009-10-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011086298A true JP2011086298A (ja) | 2011-04-28 |
JP5611756B2 JP5611756B2 (ja) | 2014-10-22 |
Family
ID=41462573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010233680A Active JP5611756B2 (ja) | 2009-10-19 | 2010-10-18 | プログラム・フロー制御 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8589664B2 (ja) |
JP (1) | JP5611756B2 (ja) |
CN (1) | CN102063286B (ja) |
GB (1) | GB2474521B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012010102A1 (de) * | 2012-05-22 | 2013-11-28 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Datenverarbeitung |
US9523905B2 (en) | 2012-08-06 | 2016-12-20 | Intel Corporation | Projection device and a method of manufacturing a projection device |
US9880842B2 (en) * | 2013-03-15 | 2018-01-30 | Intel Corporation | Using control flow data structures to direct and track instruction execution |
US9928076B2 (en) * | 2014-09-26 | 2018-03-27 | Intel Corporation | Method and apparatus for unstructured control flow for SIMD execution engine |
US9766892B2 (en) * | 2014-12-23 | 2017-09-19 | Intel Corporation | Method and apparatus for efficient execution of nested branches on a graphics processor unit |
RU2634172C1 (ru) * | 2016-06-02 | 2017-10-24 | Акционерное общество "Лаборатория Касперского" | Способ передачи управления между адресными пространствами |
GB2551548B (en) * | 2016-06-22 | 2019-05-08 | Advanced Risc Mach Ltd | Register restoring branch instruction |
GB2564144B (en) | 2017-07-05 | 2020-01-08 | Advanced Risc Mach Ltd | Context data management |
US10599441B2 (en) * | 2017-09-04 | 2020-03-24 | Mellanox Technologies, Ltd. | Code sequencer that, in response to a primary processing unit encountering a trigger instruction, receives a thread identifier, executes predefined instruction sequences, and offloads computations to at least one accelerator |
GB2573119A (en) * | 2018-04-24 | 2019-10-30 | Advanced Risc Mach Ltd | Maintaining state of speculation |
CN109086183B (zh) * | 2018-07-12 | 2022-08-16 | 武汉斗鱼网络科技有限公司 | 一种应用程序的监控方法、装置、电子设备及存储介质 |
CN110780922B (zh) * | 2019-10-22 | 2022-06-17 | 珠海格力电器股份有限公司 | 指令生成方法、装置、电子设备及存储介质 |
US20230305962A1 (en) * | 2022-03-25 | 2023-09-28 | Nokia Solutions And Networks Oy | Processor micro-operations cache architecture |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH043226A (ja) * | 1990-04-20 | 1992-01-08 | Fuji Electric Co Ltd | 演算処理装置 |
JPH04310140A (ja) * | 1991-04-09 | 1992-11-02 | Nissan Motor Co Ltd | 計算機システム |
JP2001147821A (ja) * | 1999-09-10 | 2001-05-29 | Toshiba Corp | プロセッサ |
JP2001195253A (ja) * | 2000-01-12 | 2001-07-19 | Denso Corp | マイクロコンピュータ及び記録媒体 |
JP2007504539A (ja) * | 2003-08-28 | 2007-03-01 | ミップス テクノロジーズ インコーポレイテッド | プロセッサ内での実行の計算スレッドを一時停止して割り当て解除するための統合されたメカニズム |
JP2008071093A (ja) * | 2006-09-13 | 2008-03-27 | Fujitsu Ltd | マルチプロセッサシステム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1990014629A2 (en) * | 1989-05-26 | 1990-11-29 | Massachusetts Institute Of Technology | Parallel multithreaded data processing system |
EP0403229A1 (en) * | 1989-06-13 | 1990-12-19 | Digital Equipment Corporation | Method and apparatus for scheduling tasks in repeated iterations in a digital data processing system having multiple processors |
DE69130630T2 (de) * | 1990-09-14 | 1999-09-09 | Hitachi Ltd | Synchrones Verfahren und Gerät für Prozessoren |
US5710913A (en) * | 1995-12-29 | 1998-01-20 | Atmel Corporation | Method and apparatus for executing nested loops in a digital signal processor |
US6055579A (en) * | 1997-11-17 | 2000-04-25 | Silicon Graphics, Inc. | Distributed control and synchronization of multiple data processors using flexible command queues |
US7861071B2 (en) * | 2001-06-11 | 2010-12-28 | Broadcom Corporation | Conditional branch instruction capable of testing a plurality of indicators in a predicate register |
CN1842770A (zh) * | 2003-08-28 | 2006-10-04 | 美普思科技有限公司 | 一种在处理器中挂起和释放执行过程中计算线程的整体机制 |
US7594089B2 (en) * | 2003-08-28 | 2009-09-22 | Mips Technologies, Inc. | Smart memory based synchronization controller for a multi-threaded multiprocessor SoC |
FR2867872A1 (fr) * | 2004-03-18 | 2005-09-23 | St Microelectronics Sa | Dispositif et procede de gestion d'un etat d'attente d'un microprocesseur |
US7743376B2 (en) * | 2004-09-13 | 2010-06-22 | Broadcom Corporation | Method and apparatus for managing tasks in a multiprocessor system |
US7788511B2 (en) * | 2007-08-16 | 2010-08-31 | Texas Instruments Incorporated | Method for measuring utilization of a power managed CPU |
-
2009
- 2009-10-19 GB GB0918297.3A patent/GB2474521B/en active Active
-
2010
- 2010-09-07 US US12/923,155 patent/US8589664B2/en active Active
- 2010-10-18 JP JP2010233680A patent/JP5611756B2/ja active Active
- 2010-10-19 CN CN201010528139.5A patent/CN102063286B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH043226A (ja) * | 1990-04-20 | 1992-01-08 | Fuji Electric Co Ltd | 演算処理装置 |
JPH04310140A (ja) * | 1991-04-09 | 1992-11-02 | Nissan Motor Co Ltd | 計算機システム |
JP2001147821A (ja) * | 1999-09-10 | 2001-05-29 | Toshiba Corp | プロセッサ |
JP2001195253A (ja) * | 2000-01-12 | 2001-07-19 | Denso Corp | マイクロコンピュータ及び記録媒体 |
JP2007504539A (ja) * | 2003-08-28 | 2007-03-01 | ミップス テクノロジーズ インコーポレイテッド | プロセッサ内での実行の計算スレッドを一時停止して割り当て解除するための統合されたメカニズム |
JP2008071093A (ja) * | 2006-09-13 | 2008-03-27 | Fujitsu Ltd | マルチプロセッサシステム |
Also Published As
Publication number | Publication date |
---|---|
CN102063286A (zh) | 2011-05-18 |
US8589664B2 (en) | 2013-11-19 |
JP5611756B2 (ja) | 2014-10-22 |
GB2474521B (en) | 2014-10-15 |
GB0918297D0 (en) | 2009-12-02 |
US20110093683A1 (en) | 2011-04-21 |
CN102063286B (zh) | 2015-09-16 |
GB2474521A (en) | 2011-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5611756B2 (ja) | プログラム・フロー制御 | |
US5404552A (en) | Pipeline risc processing unit with improved efficiency when handling data dependency | |
CN104978284B (zh) | 处理器子程序高速缓冲存储器 | |
JP2010503070A (ja) | 従属命令スレッドスケジューリング | |
KR20040016829A (ko) | 파이프라인식 프로세서에서의 예외 취급 방법, 장치 및시스템 | |
KR100983135B1 (ko) | 패킷의 의존성 명령을 그룹핑하여 실행하는 프로세서 및 방법 | |
US7761744B2 (en) | Debugging method | |
JP4202244B2 (ja) | Vliw型dsp,及びその動作方法 | |
US20230084523A1 (en) | Data Processing Method and Device, and Storage Medium | |
US20030120882A1 (en) | Apparatus and method for exiting from a software pipeline loop procedure in a digital signal processor | |
JPH01310441A (ja) | データ処理装置 | |
JPH11272474A (ja) | レジスタの複数割当てを利用した演算の処理中に割込み可能な複数実行装置 | |
JP2004529405A (ja) | 依存性を決定するためのコンテンツ・アドレス指定可能メモリを実装したスーパースケーラ・プロセッサ | |
US20030120900A1 (en) | Apparatus and method for a software pipeline loop procedure in a digital signal processor | |
US20030120905A1 (en) | Apparatus and method for executing a nested loop program with a software pipeline loop procedure in a digital signal processor | |
KR20090023418A (ko) | 프로세서 및 코프로세서를 인터페이싱하는 방법 및 장치 | |
US20140013312A1 (en) | Source level debugging apparatus and method for a reconfigurable processor | |
TW201823972A (zh) | 向量產生指令 | |
KR20150040663A (ko) | 소프트웨어 파이프라이닝을 이용한 명령어 스케줄링 방법 및 장치 | |
US20030120899A1 (en) | Apparatus and method for processing an interrupt in a software pipeline loop procedure in a digital signal processor | |
KR102379886B1 (ko) | 벡터 명령 처리 | |
US20150363227A1 (en) | Data processing unit and method for operating a data processing unit | |
US20030182511A1 (en) | Apparatus and method for resolving an instruction conflict in a software pipeline nested loop procedure in a digital signal processor | |
JP7378254B2 (ja) | マルチプロセッサデバイス | |
CN109213575B (zh) | 单一处理器运行程序的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121029 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140203 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140501 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140508 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140603 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140606 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140703 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5611756 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |