KR940007829B1 - 싱글칩 마이크로 컴퓨터를 구비한 데이터 처리 장치 - Google Patents

Abstract

내용 없음.

Description

싱글칩 마이크로 컴퓨터를 구비한 데이터 처리 장치

제 1 도는 본 발명의 1 실시예를 도시한 싱글칩 마이크로 컴퓨터의 회로 블럭도.

제 2 도는 제 1 도에 도시한 싱글칩 마이크로 컴퓨터를 사용한 1실시예의 시스템 블럭도.

본 발명은 데이트처리기술, 더욱이는 마이크로 컴퓨터에 적용하여 특히 유효한 기술에 관하여, 예를들면 동기신호를 가진 성글칩 마이크로 컴퓨터에 있어서의 외부동기신호의 출력방식에 이용하여 유효한 기술에 관한 것이다.

종래 일본국(주)히다찌 제작소 HD6301V와 같은 싱글칩 마이크로 컴퓨터(이하 싱글칩 마이컴이라 한다)에 있어서는 주변장치에 대해 E클럭이라고 하는 외부 동기신호를 출력하기 위한 전용의 핀이 마련되어 있다. 또 싱글칩 마이컴 HD6301V는 내부에 프로그램저장용 ROM이나 워킹(working) RAM을 갖고 있으며, 그 자체 즉 칩 내부에서 마이크로 컴퓨터 시스템이 구성되어 동작하지만, 이와같은 싱글칩 모드이외에 어드레스 공간을 확장하고자 외부에 접속된 ROM이나 RAM 등의 주변장치와 일체로 되어서 마이크로 컴퓨터 시스템을 구성하여 동작하는 외부 확장 모드를 갖고 있다.

이 외부 확장 모드에 있어서, 싱글칩 마이컴과 주변장치와의 사이에서 신호의 교환을 행할때의 동기신호로서 상기 E클럭이 싱글칩 마이컴에서 외부로 출력되도록 되어 있다. 따라서, 주변 장치가 접속되지 않는 싱글칩 모드에서는 외부 동기신호 E클럭을 필요로 하지 않는다.

그러나, 외부 동기신호가 내부에서 형성되는 종래의 싱글칩 마이컴에 있어서는 외부 확장모드에서는 물론 싱글칩 모드에 있어서도 외부 동기신호를 출력핀에 출력하도록 되어 있다.

이 경우 옆에 있는 외부 단자(핀) 사이에는 바람직하지 않는 커플링용량을 갖는 것이므로, E클럭출력 핀의 가까이에 배치되는 핀에 공급되는 신호에 노이즈가 혼합되어 버린다고 하는 불합리가 발생한다. 특히 HD6301V와 같은 싱글칩 마이컴에서는 E클럭의 출력 핀의 옆에 있는 핀은 싱글칩 모드에 있어서, 입력 스트로브 신호 SC가 입력되도록 되어 있다. 이로 인해 커플링 용량을 통해서 이 입력 스트로브 신호 SC에 노이즈가 혼합되어, 그 결과 틀린 데이터를 래치할 염려가 있었다.

또한 외부 동기 신호인 E클럭을 출력하는 출력버퍼회로는 큰 구동력이 필요하므로, 다른 소자에 비하여 큰 수치의 회로 소자에 의해서 그것이 구성되는 것으로 되기 때문에 소비 전류도 크다.

그리고, 외부 동기신호인 E클럭을 가진 싱글칩 마이컴 HD6310V에 대해서는 (주)히다찌 제작소가 1985년 2월에 발행한 "히다찌 마이크로 컴퓨터 데이터 북 8비티싱글칩 p279∼p3185"에 기재되어 있다.

본 발명의 목적은 외부 동기신호를 가진 싱글칩 마이컴에 있어서의 오동작을 방지하는 싱글칩 마이크로 컴퓨터를 구비한 데이터 처리장치를 제공하는 것이다.

본 발명의 다른 목적은 외부 동기신호를 가진 싱글칩 마이컴에 있어서의 소비전류를 저감하는 싱글칩 마이크로 컴퓨터를 구비한 데이터 처리장치를 제공하는 것이다.

본 발명의 또 다른 목적은 외부 동기신호를 가진 싱글칩 마이컴에 있어서의 출력핀으로부터의 전파의 누설을 없애서 전파장해를 방지하는 마이크로 컴퓨터를 구비한 데이터 처리장치를 제공하는 것이다.

본 발명에 의하면 외부 동기용의 신호를 콘트롤 게이트를 거쳐서 외부단자에 공급함과 동시에 상기 콘트롤 게이트의 제어단자에 적당한 제어신호를 입력한다. 이로 인해, 싱글칩 모드일때에는 상기 외부 동기용의 신호를 출력단자에 공급되지 않도록 제어할 수 있다. 그 결과, 외부 단자사이의 커플링 용량을 거쳐서 인접하는 핀에 공급되어 있는 신호에 노이즈가 포함되는 것을 방지할 수 있다. 또 콘트롤 게이트의 외부단자와의 사이에 마련되는 출력버퍼의 소비전력의 저감을 이룩할 수가 있다.

본 발명의 상기 및 그밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부도면으로 명확하게 될 것이다. 이하, 본 발명의 구성에 대해서 실시예와 함께 설명한다.

제 1 도는 본 발명을 싱글칩 마이컴에 적용하였을 경우의 1실시예를 도시한 것으로 동일도면에 도시되어 있는 각 회로 부분은 단결정 실리콘과 같은 1개의 반도체 기판위에 형성된다.

특별히 제한되지 않으나, 도시한 싱글칩 마이컴은 상기 문헌에 기재된 HD6301V와 실질적으로 같은 패케이지구조 및 단자배열을 갖도록 된다.

본 실시예의 싱글칩 마이컴은 특별히 제한되지 않으나, 프로그램에 따라서 내부의 실행유니트 등을 제어하는 중앙처리장치 CPU(1), 이 CPU(1)의 동작 프로그램 등이 저장된 프로그램 ROM(2), 주로 CPU(1)의 작업영역을 제공하는 RAM(3), 시리얼 컴뮤니케이션 인터페이스회로 SCI(4), 타이머회로(5) 및 4개의 입출력 포트(6a)∼(6d) 등으로 구성되고, 이들의 회로는 내부 어드레스 버스(7a) 및 내부 데이터 버스(7b)를 거쳐서 서로 접속되어 있다. 단자 T₁∼T₁₇은 패케이지 외부로 도출되는 핀에 접속되는 외부단자를 도시한다.

상기 입출력 포트(6a)∼(6d)중, 포트(6a)와 (6d)에는 어드레스 버스(7a)와 데이터 버스(7b)가 접속되고, 포트(6c)에 멀티플렉서(8)을 거쳐서 어드레스 버스(7a)와 데이터 버스(7b)가 접속할 수 있게 되어 있다. 또, 적당한 외부단자(T₁₀)∼(T₁₂)를 소정의 상태로 설정하여 마이컴의 리세세트후의 동작모드를 결정하는 모드전환회로(9)가 마련되어 있다. 이 모드 전환회로(9)로부터의 제어신호에 의해서, 상기 입출력 포트(6a) 및 (6d)는 데이터 입출력 기능 또는 어드레스 출력기능을 갖도록 동작되고, 또 포트(6c)는 마찬가지로 모드전환회로(9)에 의한 제어에 의해서 데이터 입출력 기능 또는 데이터 버스와 어드레스 버스를 멀티플랙스하는 기능을 갖도록 동작된다.

이로 인해서, 본 실시예의 싱글칩 마이컴은 그 어드레스 공간이 확장 가능하게 되어 있다.

상시 모드전환회로(9)는 리세트할 때의 외부단자 T₁₀∼T₁₂의 상태를 폐치하여 유지하도록 되어 있고, 그후 외부단자 T₁₀∼T₁₂의 상태가 변화하여도 일단 결정된 모드는 변경되지 않는다.

상기 CPU(1)은 그 상세한 것을 도시하고 있지 않으나, 예를들면 연산논리유니트와 프로그램 카운터나 스텍포인터 스테이터스 레지스터와 같은 전용 레지스터로 되는 실형 유니트 EXEC, 작엽 영역으로서 사용되는 범용 레지스터군 REC, 상기 프로그램 ROM(2)나 외부의 메모리에서 리드된 매크로 프로그램의 명령이 차례로 입력되는 명령 레지스터와 각 매크로 명령에 대응한 마이크로 명령이 저장된 ROM(마이크로 프로그램 ROM) 등으로 되는 제어부 CONT로 구성되어 있다.

실행 유니트 EXEC는 제어부 CONT에서 출력되는 제어신호에 의해서 적당한 순서로 동작된다. 이로인해 바라는 데이터 처리가 실행된다.

CPU(1)의 동작 타이밍의 제어를 위하여 발지회로 OSC(10)과 클럭발생기(11)이 마련되어 있다. 발진회로(10)은 외부단자 T₁과 T₂와의 사이에 결합되는 수정 진동자 또는 세라믹진동자와 같은 회로소자에 의해서 그 발진 주파수가 결정된다. 클럭발생기(11)은 발진회로(10)의 발진출력을 받어, 이것을 적당히 분주하는 것에 의해서, 시스템클럭 ø₁,ø₂및 E를 형성한다.

이중, 클럭 E는 외부 동기신호로서, 예를들면 AND 게이트로 되는 콘트롤 게이트(12)를 거쳐서 출력버퍼(13)에도 공급되며, 출력 버퍼(13)에 의해서 외부단자 T₃에서 칩 외부로 출력이 가능하게 되어 있다.

또 본 실시예에서는 클럭 제어용의 레지스터(15)가 마련되어 있고, 이 레지스터(15)중의 1개의 비트를 클럭 E의 출력지정플래 그로서 사용하도록 되어 있다. 출력지정 플래그의 내용은 클럭 E가 공급된 상기 콘트롤 게이트(12)의 다른쪽의 입력단자에 공급되어 있다.

상기 클럭제어용 레지스터(15)는 내부 레지스터의 1개로서 마련되고, 내부 어드레스 버스(7a) 및 내부 데이터 버스(7b)를 거쳐서 CPU(1)에 접속되어 있고, 프로그램에 의해서 상기 레지스터 15로 라이트를 실행하는 것에 의해 출력지정 플래그에 "1"로 설정하던가 "0"으로 클리어 하든지 할 수가 있도록 되어 있다.

특별히 제한되지 않으나, 본 실시예에서는 상기 출력지정 클래그가 "1"로 설정되면, 콘트롤 게이트(12)에 공급되는 제어신호 C가 고레벨로 된다. 이로 인해서 콘트롤 게이트(12)는 클럭 발생기(11)에서 출력된 클럭 E를 출력버퍼(13)에 공급하도록 된다. 이로 인해서 콘트롤 게이트(12)는 클럭 발생기(11)에서 출력된 클럭 E를 출력버퍼(13)에 공급하도록 된다. 이들 받아서 출력버퍼(13)이 구동되어서 외부단자 T₃에서 클럭 E가 외부 동기신호로서 출력된다.

한편, 상기 클럭 제어용 레지스터(15)내의 출력지정 플래그가 "0"으로 클리어 되어 있으면, 제어신호 C가 저레벨로 되어, 콘트롤 게이트(12)가 닫혀져서 클럭 발생기(11)에서 형성된 클럭 E는 출력버퍼(13)에 공급되지 않게 된다. 그 결과, 무부하 상태에서 출력버퍼(13)이 구동되는 것에 의해 일어나는 출력상승시의 고주파의 누설이 없어짐과 동시에, 출력버퍼(13)에 있어서의 소비전류가 저감된다. 또 외부단자 T₃에 클럭 E가 출력될 수 없게 되므로, 외부단자 T₃에 인접하는 단자와의 사이의 커플링 용량을 통해서 그 단자의 입력신호에 노이즈가 포함될 염려도 없다.

이상과 같이 구성된 싱글칩 마이컴은 싱글칩 모드와 외부 확장모드의 2종류의 동작모드를 갖도록 되어 있다. 그러나, 본 실시예에서는 외부 확장모드가, 또 어드레스 데이터의 멀티플렉스 모드와 비멀티플렉스 모드의 2개의 모드를 갖도록 되어 있다.

외부단자 T₁₀∼T₁₂의 상태에 따라서 모드 전환회로(9)가 싱글칩 모드로 설정되었다고 판정하면, 그로부터의 제어신호에 의해서 각 입출력 포트(6a)∼(6d)의 기능이 결정되어, 내부 어드레스 버스(7a) 및 내부 데이터 버스(7b)상의 신호를 외부로 출력하지 않게 된다. 이로 이해서, 싱글칩 마이컴은 내부 회로만으로 마이크로 컴퓨터 시스템을 구성한다. 이때 칩의 외부단자에는 LED나 모터구동기, 각종센서, 키보드 스캐너장치 등의 기기가 접속된다. 그리고 키보드나 센서 등에서 입력된 신호에 따라 칩내에서 마이크로 프로세서부(1)이 ROM(2)내의 프로그램에 따라서 소정의 데이터 처리르 행하여 칩에 접속되어 있는 LED나 모터등의 각종 기기에 대한 제어신호를 형성하여 출력한다.

이것에 대해, 모드 전환회로(9)가 외부단자 T₁₀∼T₁₂의 상태에 의해서 외부 확장모드로 설정되었다고 판정하면, 그로부터의 제어신호에 의해서 입출력 포트(6a)∼(6d)의 기능이 변경되어, 내부의 어드레스 버스(7a)와 데이터 버스(7b)위의 어드레스 신호나 데이터신호가 외부 버스상으로 출력이 가능하게 된다. 또 외부의 데이터 버스상의 신호가 내부 데이터 버스(7b) 상으로 거두어드리는 것이 가능하게 된다. 외부 확장 모드에서는, 제 2 도에 도시한 것과 같이 어드레스 버스 AB 및 외부 데이터 버스 DB에 ROM 또는 RAM, PIA(peripheral interface adaptor)와 같은 주변장치가 접속되어, 이것들의 주변장치와 싱글칩 마이크로 컴퓨터에 의해서 마이크로 컴퓨터 시스템이 구성된다.

그리고, 상기 실시예에서는 싱글칩 마이크로 컴퓨터내에 제 1 도에 도시한 것과 같은 클럭 제어 레지스터(15)를 마련하고, 그중의 출력지정 플래그를 "1"로 하든가 "0"으로 하는가로 동작모드에 따라서 콘트롤 게이트(12)를 거쳐서 출력버퍼(13)에 클럭 E를 공급하든지 차단하든지 하도록 하고 있다. 그러나, 제 1 도에 도시한 실시예와 같이 모드 전환회로(9)를 가진 싱글칩 마이컴에 있어서는 현재의 상태가 싱글칩 모드인가 외부 확장모드인가를 표시하는 신호가 모드 전환회로(9)내에 있다. 따라서 상기 클럭제어 레지스터(15)를 마련하는 대신에 모드 전환회로(9) 내에서 싱글칩 모드인가 아닌가를 나타내는 신호를 끄집어 내고, 이것을 상기 콘트롤 게이트(12)의 한쪽의 입력단자에 넣어주는 것에 의해, 싱글칩 모드일 때에는 클럭발생기(11)에서 출력되는 클럭 E를 출력버퍼(13)에 공급시키지 않도록 하여도 좋다. 이로 인해서 싱글칩 모드시에 있어서는 출력버터(13)이 구동되지 않고, 외부단자 T₃으로 외부 동기신호가 출력되지 않게되어, 상술한 것과 동일한 효과가 얻어진다.

또, 제 1 도에 도시한 실시예에서는 콘트롤 게이트(12)로서 AND 게이트를 사용하여 싱글칩 모드에서는 이 콘트롤 게이트(12)를 닫아서 클럭발생기(11)로부터의 클럭 E를 출력버퍼(13)에 공급시키지 않도록 하고 있으나, 츨력버퍼(13)를 푸시 풀형으로 구성하고, 또한 콘트롤 게이트(12)를 싱글칩 모드에서는 출력 지정 플래그로부터의 신호에 따라서, 상기 출력버퍼(13)을 3상태로 시키는 제어신호를 형성하는 것과 같은 논리회로로 구성하도록 하여도 좋다.

또한, 상기 실시예에서는 본 발명은 싱글칩 모드와 외부 확장모드를 갖도록 된 싱글칩 마이컴에 적용한 것에 대해서 설명하였으나, 본 발명은 그와 같은 싱글칩 마이컴에 한정되는 것은 아니다. 예를들면 외부 확장모드를 갖지 않는 HD6805와 같은 싱글칩 마이컴에서는 외부 접속을 행하지 않고, 접지전위에 고정하여 사용하는 NUM 핀이라 하는 외부단자가 있다. 이 NUM 핀은 레스링할때 Vcc 레벨로 접속하게 하는 것에 의해 레스팅에 필요한 동기신호가 외부로 출력되도록 되어 있다. 이 경우에도, 종래는 NUM 핀에 접속된 최종 출력단까지 항상 동기신호가 들어오도록 구성되어 있다. 따라서, 이와같은 핀에 대응하는 출력회로에 대해서도, 본 발명을 적용하여 상술한 것과 같은 효과를 얻는 것이 가능하다.

이상 설명한 것과 같이, 본 발명에 의하면 다음의 효과를 얻을 수가 있다.

(1)외부 동기신호를 가진 싱글칩 마이컴에 있어서, 내부의 클럭 발생회로로 형성된 외부 동기용의 신호를 콘트롤 게이트를 거쳐서 출력버퍼에 공급시키도록 함과 동시에, 상기 콘트롤 게이트의 제어단자에는 적당한 제어신호를 입력하여 싱글칩 모드일 때, 외부 동기신호를 출력버퍼에 공급시키지 않도록 하였으므로, 싱글 칩 모드에서는 외부 동기신호의 출력핀으로의 출력이 금지된다고 하는 적용에 의해, 외부단자(핀) 사이의 커플링 용량을 통해서 인접하는 핀에 입력되어 있는 신호에 노이즈가 들어가지 않게되어 회로의 오동작이 방지된다.

(2)외부 동기신호를 가진 싱글칩 마이컴에 있어서, 내부의 클럭발생회로로 형성된 외부 동기용의 신호를 콘트롤 게이트를 거쳐서 출력버퍼에 공급시키도록 함과 동시에 상기 콘트롤 게이트의 제어단자에는 적당한 제어신호를 입력하여 싱글치 모드일 때, 외부 동기신호를 출력버퍼에 공급시키지 않도록 하였으므로, 싱글칩 모드에서는 출력버퍼 자신이 동작하지 않도록 된다고 하는 작용에 의해, 동기신호가 상승할 때의 고주파에 의한 출력핀으로부터의 전파의 누설이 없어져서, 전파장해가 방지됨과 동시에, 종래는 매우 소비전류가 컸었던 클럭출력용의 버퍼에 있어서의 소비전류가 없어지며, 이로 인해서 칩 전체의 소비전류가 크게 저감된다고 하는 효과가 있다.

이상 본 발명자에 의해서 이루어진 발명을 실시예에 따라 구체적으로 설명하였으나 본 발명은 상기 실시예에 한정되는 것은 아니며, 그 요지를 이탈하지 않는 범위에서 여러가지로 변경이 가능하다는 것은 말할 것도 없다. 예를 들면 상기 실시예에 따르면, 싱글칩 모드에서는 외부단자 T₃이 전혀 사용되지 않는 엠프티(empty) 핀으로 되므로, 이 핀을 이용하여 다른 신호의 입출력을 행하도록 구성하는 것도 가능하다.

이상의 설명에서는 주로 본 발명자에 의해서 이루어진 발명을 그 배경으로 된 이용분야인 싱글칩 마이컴에 적용한 것에 대해서 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 내부에 클럭발생회로를 가진 논리 LSI에서는 레스링할 때에 그 클럭을 외부로 출력시키도록 하는 일이 많으므로, 그와 같은 논리 LSI에 이용할 수가 있다.

Claims (14)

1개의 반도체 칩상에 형성되는 데이터 처리장치에 있어서, 동기신호(E)를 상기 반도체 칩의 외부로 송출하는 외부단자(T₃∼T₁₇), 상기 동시신호(E)를 발생하는 동기신호 발생회로(10, 11), 상기 외부단자와 상기 동기신호 발생회로(10, 11)와의 사이에 마련되고, 동기신호를 상기 외부단자에 공급하는 게이트수단(12), 상기 게이트 수단의 동작을 제어하는 제어수단(15, 9)를 포함하고, 상기 동기신호 발생회로에서 발생된 동기신호(E)의 상기 외부단자로의 공급이 제한 가능하게 되는 데이터 처리장치.

특허청구의 범위 제 1 항에 있어서, 상기 제어수단은 프로그램에 의해서 기억이 가능한 레지스터(15)를 포함하고, 이 레지스터내의 정보에 따라서 상기 게이트수단(12)의 동작이 제어되는 데이터 처리장치.

특허청구의 범위 제 2 항에 있어서, 또, 상기 게이트 수단과 상기 외부 단자와의 사이의 출력버퍼회로(13)을 포함하고, 상기 동기신호 발생회로에서 발생된 동기신호(E)의 상기 출력버퍼로의 공급이 제한 가능하게 되는 데이터 처리장치.

중앙처리장치(1), 신호의 입출력을 위한 다수의 제 1 의 외부단자(T₄∼T₁₇), 제 2 의 외부단자(T₃), 외부동기신호(E)를 발생하는 동기신호 발생회로(10, 11), 상기 중앙처리장치(1)에 결합되고, 제1 또는, 제 2의 상태의 제어신호(C)를 발생하는 제어기억수단(15,9), 상기 동기신호 발생회로(10,11)과 상기 제 2 의 외부단자(T₃)과의 사이에 결합되며, 상기 제어신호(C)를 받도록 결합된 게이트회로(12)를 포함하며, 상기 중앙처리장치91)이 상기 제어기억수단(15)에 상기 제 2 의 외부단자(T₃)으로의 상기 외부동시신호(E)의 공급을 가능하게 하는 데이터를 설정한때, 상기 제어기억수단(15)는 제 1 의 상태의 상기 제어신호(C)를 발생하고, 상기 중앙처리장치(1)이 상기 제어기억수단(15)에 상기 제 2 의 외부단자(T₃)으로의 상기 외부 동기 신호(E)의 공급을 금지하는 데이터를 설정한때, 상기 제어기억수단(15)는 제 2 의 상태의 상기 제어신호(C)를 발생하며, 상기 제어신호(C)가 제 1 의 상태로 있을때, 상기 게이트신호(12)는 상기 제 2 의 외부단자(T₃)에 상기 동기신호 발생회로(10, 11)을 결합하고, 상기 제어신호(C)가 제 2 의 상태로 있을때, 상기 게이트회로(12)는 상기 제 2 의 외부단자(T₃)에서 상기 동기신호 발생회로(10,11)을 비결함으로 하는 싱글칩 마이크로 컴퓨터.

특허청구의 범위 제 4 항에 있어서, 상기 제어기억수단(15, 9)는 제어비트를 갖는 클럭제어 레지스터(15)이고, 상기 제어비트는 상기 중앙처리장치(1)에 의해 결정된 세트상태 또는 클리어 상태를 갖고, 상기 클럭제어 레지스터(15)는 상기 제어비트의 상기 세트상태에 응답하여 제 1 의 상태의 상기 제어신호(C)를 발생하고, 상기 클럭제어 레지스터(15)는 상기 제어비트의 상기 클리어 상태에 응답하여 제 2 의 상태의 상기 제어신호(C)를 발생하는 싱글칩 마이크로 컴퓨터.

특허청구의 범위 제 5 항에 있어서, 또한 상기 중앙처리장치(1)에 결합되고, 상기 중앙처리장치(1)에 의해서 실행될 프로그램을 기억하는 리드 온리 메모리 ROM(2)를 포함하는 싱글칩 마이크로 컴퓨터.

특허청구의 범위 제 5 항에 있어서, 또 상기 중앙처리장치(1)에 결합되고, 상기 중앙처리장치(1)의 작업영역을 제공하는 랜덤 액세스 메모리RAM(3)을 포함하는 싱글칩 마이크로 컴퓨터.

특허청구의 범위 제 4 항에 있어서, 상기 제어기억수단(15, 9)는 상기 싱글칩 마이크로 컴퓨터의 동작모드를 싱글칩 모드 또는 외부확장 모드로 설정하는 모드실정수단(9)를 포함하고, 상기 싱글칩 마이크로 컴퓨터의 동작모드가 상기 싱글칩 모드로된때, 제 1 의 상태의 상기 제어신호(C)를 발생하고, 상기 싱글칩 마이크로 컴퓨터의 동작모드가 상기 외부확장 모드로된때, 제 2 의 상태의 상기 제어신호(C)를 발생하는 싱글칩 마이크로 컴퓨터.

특허청구의 범위 제 8 항에 있어서, 상기 싱글칩 마이크로 컴퓨터는 상기 싱글칩 모드에 있어서, 그 자체로 마이크로 컴퓨터 시스템을 구성하고, 상기 싱글칩 마이크로 컴퓨터는 상기 외부 확장모드에 있어서, 그것에 공급될 외부 메모리 등과 함께 마이크로 컴퓨터 시스템을 구성하는 싱글칩 마이크로 컴퓨터.

특허청구의 범위 제 8 항에 있어서, 또 상기 중앙처리장치(1)에 결합되고, 상기 중앙처리장치(1)에 의해서 실행될 프로그램을 기억하는 리드 온리메모리ROM(2)를 포함하는 싱글칩 마이크로 컴퓨터.

특허청구의 범위 제 9 항에 있어서, 또 상기 중앙처리장치(1)에 결합되고, 상기 중앙처리장치(1)의 작업영역을 제공하는 랜덤 액세스 메모리 RAM(3)를 포함하는 싱글칩 마이크로 컴퓨터.

특허청구의 범위 제 4 항에 있어서, 또 상기 제 2 의 외부단자(T₃)과 상기 게이트 회로(12)의 출력사이에 결합된 출력회로(13)을 포함하는 싱글칩 마이크로 컴퓨터.

특허청구의 범위 제 4 항에 있어서, 상기 동기신호 발생회로(10, 11)은 또, 상기 중앙처리장치(1)의 동작 타이밍을 제어하는 내부 동기신호(ø₁, ø₂)를 발생하는 싱글칩 마이크로 컴퓨터.

특허청구의 범위 제 4 항에 있어서, 상기 동기신호 발생회로(10, 11)은 발진회로(10), 상기 발진회로(10)의 출력을 분주하여 상기 외부 동기신호(E) 및 상기 내부 동기신호(ø₁, ø₂)를 발생하는 클럭발생회로(11)을 포함하는 싱글칩 마이크로 컴퓨터.

Images