KR960029960A - 데이타 처리장치 - Google Patents

데이타 처리장치 Download PDF

Info

Publication number
KR960029960A
KR960029960A KR1019950052391A KR19950052391A KR960029960A KR 960029960 A KR960029960 A KR 960029960A KR 1019950052391 A KR1019950052391 A KR 1019950052391A KR 19950052391 A KR19950052391 A KR 19950052391A KR 960029960 A KR960029960 A KR 960029960A
Authority
KR
South Korea
Prior art keywords
circuit
frequency
clock signal
clock
circuit module
Prior art date
Application number
KR1019950052391A
Other languages
English (en)
Other versions
KR100435976B1 (ko
Inventor
미쯔요시 야마모또
이꾸야 가와사끼
히데오 이나요시
스스무 니리따
마사하루 구보
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=11976918&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR960029960(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from JP01862995A external-priority patent/JP3718251B2/ja
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR960029960A publication Critical patent/KR960029960A/ko
Application granted granted Critical
Publication of KR100435976B1 publication Critical patent/KR100435976B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Microcomputers (AREA)
  • Power Sources (AREA)

Abstract

클럭신호와 동기해서 동작하는 데이타프로세서나 마이크로컴퓨터, 더나아가서는 이것을 탑재한 데이타처리시스템에 관한 것으로서, 회로모듈의 동작주파수와 동작전압을 타스크단위로도 전환가능한 자유도를 갖게 하고 또 이 때 회로모듈의 동작주파수와 동작전압의 전환시에 발생할 우려가 있는 회로의 오동작을 미연에 방지하기 위해서, 클럭신호와 동기해서 동작하는 회로모듈, 회로모듈에 공급할 클럭신호의 주파수 및 회로모듈에 공급할 동작전압을 지정하기 위한 제어정보가 리라이트가능하게 저장되는 기억수단, 기억수단의 제어정보에 따른 주파수의 클럭신호를 회로모듈로 출력할 수 있는 클럭발생회로, 기억수단의 제어정보에 따른 레벨의 동작 전압 회로모듈로 출력할 수 있는 전원회로 및 제어정보에 따라서 클럭신호의 주파수를 저감하고 또한 동작전압을 절대값적으로 작게 되도록 하는 지시를 검출했을 때 주파수의 변경에 앞서서 동작전압이 절대값적으로 작게 되는 상태를 저지하고, 또 클럭신호주파수를 증대시키고 또한 동작전압을 절대값적으로 크게 되도록 하는 지시를 검출했을 때 동작전압의 절대값적인 증대에 앞서서 주파수가 증대된 클럭신호가 출력되는 상태를 저지해서 클럭발생회로와 전원회로의 출력상태의 전환을 제어하는 제1제어수단을 포함하는 구성으로 하였다.
이와 같이 하는 것에 의해서, 전체로서의 데이타 처리 효율을 향상시키면서 저소비전력을 실현하고, 제1제어회로를 채용하여 클럭신호의 주파수와 동작전압의 전압값의 전환수순의 점에 있어서의 오동작을 방지하고, 제2제어회로를 채용하여 주파수와 전원전압의 바람직하지 않은 전환상태에 의한 오동작의 우려를 미연에 방지할 수 있다는 등의 효과가 얻어진다.

Description

데이타 처리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 적용한 싱글칩 마이크로컴퓨터의 1실시예를 도시한 블럭도, 제3(A) 및 제3도(B)는 제1도에 도시되는 전압설정레지스터 및 주파수설정레지스터의 1예의 포맷을 설명하기 위한 도면.

Claims (20)

  1. 클럭신호와 동기해서 동작하는 회로모듈, 상기 회로모듈에 공급할 클럭신호의 주파수 및 상기 회로모듈에 공급할 동작전압을 지정하기 위한 제어정보가 리라이트가능하게 저장되는 기억수단, 상기 기억수단의 제어정보에 따른 주파수의 클럭신호를 상기 회로모듈로 출력할 수 있는 클럭발생회로, 상기 기억수단의 제어정보에 따른 레벨의 동작전압을 상기 회로모듈로 출력할 수 있는 전원회로 및 상기 제어정보에 따라서 상기 클럭신호의 주파수를 저감하고 또한 동작전압을 절대값적으로 작게 되도록 하는 지시를 검출했을 때 주파수의 변경에 앞서서 동작전압이 절대값적으로 작게 되는 상태를 저지하고, 또 클럭신호주파수를 증대시키고 또한 동작전압을 절대값적으로 크게 되도록 하는 지시를 검출했을 때 동작전압의 절대값적인 증대에 앞서서 주파수가 증대된 클럭신호가 출력되는 상태를 저지해서 상기 클럭발생회로와 전원회로의 출력상태를 전환을 제어하는 제1제어수단을 포함하는 데이타 처리장치.
  2. 제1항에 있어서, 상기 클럭발생회로는 출력할 클럭신호의 주파수의 전환시에 상기 제1제어수단으로부터의 지시에 따라서 클럭신호의 출력을 일정기간 정지시키는 출력게이트를 갖는 데이타 처리장치.
  3. 제1항에 있어서, 상기 기억수단의 리라이트전후에 있어서의 제어정보에 따라서 동작전압을 절대값적으로 크게 하지 않고 클럭신호의 주파수를 중대시키는 지시 및 클럭신호의 주파수를 저감시키지 않고 동작전압을 절대값적으로 작게 되도록 하는 지시 중의 어느 하나를 검출하는 것에 의해서, 상기 지시에 따른 상기 클럭발생회로 및 상기 전원회로의 출력상태의 변경을 금지시키는 제2제어수단을 또 포함하는 데이타 처리장치.
  4. 제1항에 있어서, 상기 회로모듈은 복수개로 되고, 상기 기억수단은 상기 회로모듈의 각각에 대응한 제어정보를 리라이트할 수 있게 저장하는 여러개의 기억영역을 갖고, 상기 클럭발생회로는 상기 기억수단에 있어서의 여러개의 상기 기억영역의 각각의 제어정보에 따라서 개별적으로 대응하는 회로모듈에 공급할 클럭신호를 선택하기 위한 선택회로를 갖고, 상기 전원회로는 상기 기억수단에 있어서의 여러개의 기억영역의 각각의 제어정보를 따라서 개별적으로 대응하는 회로모듈에 공급할 동작전압을 선택하기 위한 선택회로를 갖는 데이타 처리장치.
  5. 제4항에 있어서, 상기 복수개의 회로모듈 중의 하나는 중앙처리장치이고, 상기 복수개의 회로모듈 중의 다른 회로모듈은 상기 중앙처리장치에 의해서 그의 동작이 제어되는 회로모듈이고, 상기 복수개의 회로모듈은 1개의 반도체기판에 형성된 싱글칩 마이크로컴퓨터인 데이타 처리장치.
  6. 제4항에 있어서, 상기 복수개의 회로모듈, 기억수단, 제1제어수단 및 제2제어수단은 1칩의 반도체 집적회로로 되고, 상기 클럭발생회로 및 전원회로는 상기 반도체 집적회로의 외부에 마련되어 있는 데이타 처리장치.
  7. 제4항에 있어서, 상기 복수개의 회로모듈 중의 하나는 중앙처리장치이고, 상기 복수개의 회로모듈 중의 다른 회로모듈은 상기 중앙처리장치에 의해서 그의 동작이 제어되는 회로모듈이고, 상기 중앙처리장치, 상기 다른 회로모듈, 상기 기억수단, 제1제어수단 및 제2제어수단은 1칩의 반도체 집적회로로 되고, 상기 다른 회로 모듈과 상기 중앙처리장치를 제외한 회로모듈, 상기 클럭발생회로 및 전원회로는 상기 반도체 집적회로의 외부에 마련되어 있는 데이타 처리장치.
  8. 제4항에 있어서, 상기 기억수단은 상기 중앙처리장치에 의해서 액세스되는 레지스터인 데이타 처리장치.
  9. 중앙처리장치, 입출력회로, 주변회로, 상기 입출력회로를 거쳐서 1칩 마이크로컴퓨터의 외부에 마련되는 외부버스와의 사이에서 실행되는 인터페이스의 제어를 실행하는 버스컨트롤러, 상기 중앙처리장치가 결합된 제1내부버스, 상기 버스컨트롤러가 결합되고 상기 입출력회로를 거쳐서 외부버스와 인터페이스되어 1칩 마이크로컴퓨터가 결합된 제2내부버스, 상기 주변회로가 결합된 제3내부버스, 상기 제1내부버스에 결합된 회로모듈을 위한 제1클럭신호, 상기 제2내부버스에 결합된 회로모듈을 위한 제2클럭신호 및 상기 제3내부버스에 결합된 회로모듈을 위한 제3클럭신호를 출력하는 클럭펄스 발생기, 상기 제1내부버스에 결합되고 중앙처리장치에 의해 설정된 제어정보에 따라 상기 제1 및 제3클럭신호 중의 적어도 1개의 신호의 주파수를 가변으로 하는 클럭제어회로를 포함하는 1칩 마이크로컴퓨터.
  10. 제9항에 있어서, 상기 외부버스에 결합되는 회로모듈에 공급할 외부클럭신호의 출력단자를 또 포함하고, 상기 클럭제어회로는 상기 외부클럭신호의 주파수와 일치된 주파수의 클럭신호를 상기 제2클럭신호로서 출력하는 1칩 마이크로컴퓨터.
  11. 제10항에 있어서, 상기 제1내부버스와 상기 제2내부버스에 결합되고 버스간의 인터페이스를 실행하는 캐쉬메모리장치를 또 포함하는 1칩 마이크로컴퓨터.
  12. 싱글칩 마이크로컴퓨터화된 데이타처리장치로서, 중앙처리장치가 결합된 제1내부버스, 입출력회로를 거쳐서 상기 데이타처리장치의 외부에 마련되는 외부버스와 인터페이스되고 상기 외부버스와의 인터페이스제어를 실행하는 버스컨트롤러가 결합된 제2내부버스, 소정의 주변회로가 결합된 제3내부버스, 상기 제1내부버스에 결합된 회로모듈을 위한 제1클럭신호, 상기 제2내부버스에 결합된 회로모듈을 위한 제2클럭신호 및 상기 제3내부버스에 결합된 회로모듈을 위한 제3클럭신호를 출력하는 클럭펄스 발생기, 상기 제1~제3클럭신호의 주파수를 각각 별도로 제어하기 위한 클럭제어회로를 포함하고, 상기 클럭펄스 발생기는 외부에 마련되는 클럭 발생회로에 결합가능한 제1접속단자에 접속된 제1주파수 변경수단, 상기 클럭발생회로에 결합가능한 제2접속 단자에 접속된 제2주파수변경수단, 제1 및 제2주파수 변경수단중의 어느 한쪽의 출력을 선택하는 선택수단, 선택수단에 의해 선택된 클럭신호를 받아서 상기 제1~제3 클럭신호 주파수를 각각 별도로 변경가능하게 하는 제3주파수변경수단 및 상기 제1주파수변경수단에서 출력되는 클럭신호를 외부클럭신호로서 출력시키는 클럭신호 출력경로를 포함하고, 상기 클럭제어회로는 외부클럭모드단자에 결합되어 제3주파수변경수단에 의한 제1 및 제3클럭신호에 대한 주파수 변경율을 각별히 지지하고 또한 제2주파수변경수단에 의한 주파수 변경율을 지정하기 위한 제어정보가 중앙처리장치에 의해서 설정되는 클럭제어레지스터를 구비하고, 외부클럭모드단자의 상태에 따라서 제1주파수변경수단에 의한 주파수변경율을 결정해서 제1접속단자에서 제3주파수 변경수단의 입력으로 클럭신호를 전달가능하게 하고 또한 제2클럭신호주파수가 제1주파수변경수단에서 출력되는 클럭신호주파수와 일치하도록 제3주파수변경수단을 제어하는 제1상태 또는 제2접속단자에서 제3주파수 변경수단의 입력으로 클럭신호를 전달가능하게 제어하는 제2상태를 선택하고, 또 상기 클럭제어레지스터에 설정된 제어정보에 따라서 제2주파수변경수단에 의한 주파수변경율과 제3주파수변경수단에 의한 제1 및 제3클럭신호에 대응하는 주파수변경율을 가변으로 제어함과 동시에, 클럭모드단자에 의해 지정된 상기 제2상태에 있어서는 상기 클럭제어레지스터에 설정된 제어정보에 따라서 제2클럭신호의 주파수가 제2접속단자에 공급되는 클럭신호의 주파수와 일치하도록 제3주파수 변경수단에 의한 제2클럭신호에 대한 주파수변경율을 제어하는 데이타 처리장치.
  13. 제12항에 있어서, 상기 클럭모드단자에 의해 지정되는 제1상태에 있어서 제1주파수변경수단의 출력을 제2주파수변경수단의 입력에 접속하는 접속수단을 또 포함하는 데이타 처리장치.
  14. 제13항에 있어서, 상기 클럭신호 출력경로는 제2접속단자에 결합되어 있는 데이타 처리장치.
  15. 제14항에 있어서, 제1주파수변경수단은 제1접속단자에 발진자가 외부부착되어 발진되는 발진기로부터의 클럭신호와 제1접속단자에서 직접 공급되는 클럭신호 중의 하나를 선택하고, 선택한 클럭신호를 각각 받는 분주회로와 위상록루프회로를 구비하고, 그 중의 어느 하나의 출력을 기본클럭신호로서 출력하는 선택수단을 갖고, 제2주파수변경수단은 위상록루프회로를 갖는 데이타 처리장치.
  16. 클럭신호와 동기해서 동작하는 회로모듈, 상기 회로모듈에 공급할 클럭신호의 주파수 및 상기 회로모듈에 공급할 동작전압을 지정하기 위한 제어정보가 저장되는 레지스터, 상기 레지스터의 제어정보에 따른 주파수의 클럭신호를 상기 회로모듈로 출력할 수 있는 클럭발생회로, 상기 레지스터의 제어정보에 따른 레벨의 동작 전압을 상기 회로모듈로 출력할 수 있는 전원회로 및 상기 제어정보에 따라서 상기 클럭신호의 주파수를 저감하고 또한 동작전압을 절대값적으로 작게 되도록 하는 지시를 검출했을 때 주파수의 변경에 앞서서 동작전압이 절대값적으로 작아지는 상태를 저지하고, 또 클럭신호 주파수를 증대시키고 또한 동작전압을 절대값적으로 크게 되도록 하는 지시를 검출했을 때 동작전압의 절대값적인 증대에 앞서서 주파수가 증가된 클럭신호가 출력되는 상태를 저지해서 상기 클럭발생회로와 전원회로의 출력상태의 전환을 제어하는 제1제어유닛을 포함하는 데이타 처리장치.
  17. 제16항에 있어서, 상기 클럭발생회로는 출력할 클럭신호의 주파수의 전환시에 상기 제1제어유닛으로부터의 지시에 따라서 클럭신호의 출력을 일정기간 정지시키는 출력게이트를 갖는 데이타 처리장치.
  18. 제16항에 있어서, 상기 레지스터의 리라이트전후에 있어서의 제어정보에 따라서 동작 전압을 절대값적으로 크게하지 않고 클럭신호의 주파수를 증대시키는 지시 및 클럭신호의 주파수를 저감시키지 않고 동작전압을 절대값적으로 작게 되도록 하는 것 중의 어느 하나를 검출하는 것에 의해서, 상기 지시에 따른 상기 클럭발생회로 및 상기 전원회로의 출력상태의 변경을 금지시키는 제1제어유닛을 또 포함하는 데이타 처리장치.
  19. 제16항에 있어서, 상기 회로모듈은 복수개로되고, 상기 레지스터는 상기 회로모듈의 각각에 대응한 제어정보를 리라이트가능하게 저장하는 여러개의 기억영역을 갖고, 상기 클럭발생회로는 상기 레지스터에 있어서의 여러개의 기억영역의 각각의 제어정보에 따라 개별적으로 대응하는 회로모듈에 공급한 클럭신호를 선택하기 위한 선택회로를 갖고, 상기 전원회로는 상기 레지스터에 있어서의 여러개의 기억영역의 각각의 제어정보에 따라서 개별적으로 대응하는 회로모듈에 공급할 동작전압을 선택하기 위한 선택회로를 갖는 데이타 처리장치.
  20. 제19항에 있어서, 상기 레지스터는 상기 데이타 처리장치에 내장된 중앙처리장치에 의해서 액세스되는 레지스터인 데이타 처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950052391A 1995-01-10 1995-12-20 데이타처리장치 KR100435976B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP01862995A JP3718251B2 (ja) 1994-02-28 1995-01-10 データ処理装置
JP95-018629 1995-01-10

Publications (2)

Publication Number Publication Date
KR960029960A true KR960029960A (ko) 1996-08-17
KR100435976B1 KR100435976B1 (ko) 2004-10-28

Family

ID=11976918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052391A KR100435976B1 (ko) 1995-01-10 1995-12-20 데이타처리장치

Country Status (2)

Country Link
US (1) US5778237A (ko)
KR (1) KR100435976B1 (ko)

Families Citing this family (201)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7266725B2 (en) 2001-09-03 2007-09-04 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US6073204A (en) * 1997-04-23 2000-06-06 Micron Technology, Inc. Memory system having flexible architecture and method
TW382670B (en) * 1996-11-21 2000-02-21 Hitachi Ltd Low power processor
DE19651075A1 (de) * 1996-12-09 1998-06-10 Pact Inf Tech Gmbh Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen
US5881297A (en) * 1996-12-31 1999-03-09 Intel Corporation Apparatus and method for controlling clocking frequency in an integrated circuit
US6542998B1 (en) 1997-02-08 2003-04-01 Pact Gmbh Method of self-synchronization of configurable elements of a programmable module
US5918058A (en) * 1997-02-20 1999-06-29 Arm Limited Routing of clock signals in a data processing circuit with a power saving mode of operation
JP3701100B2 (ja) * 1997-04-30 2005-09-28 富士通株式会社 クロック生成回路及びクロック生成方法
US6928559B1 (en) * 1997-06-27 2005-08-09 Broadcom Corporation Battery powered device with dynamic power and performance management
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
DE19861088A1 (de) 1997-12-22 2000-02-10 Pact Inf Tech Gmbh Verfahren zur Reparatur von integrierten Schaltkreisen
US6330679B1 (en) * 1997-12-31 2001-12-11 Intel Corporation Input buffer circuit with dual power down functions
KR100271717B1 (ko) * 1997-12-31 2000-11-15 김영환 클럭 주파수 체배 장치를 포함하는 반도체 메모리 장치의 데이터 전송 장치
FR2773625B1 (fr) * 1998-01-13 2003-01-03 Sgs Thomson Microelectronics Microcontroleur a vitesse de fonctionnement amelioree
US6256682B1 (en) * 1998-05-06 2001-07-03 Apple Computer, Inc. Signaling of power modes over an interface bus
US6078547A (en) * 1998-05-12 2000-06-20 Mosys, Inc. Method and structure for controlling operation of a DRAM array
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6141762A (en) * 1998-08-03 2000-10-31 Nicol; Christopher J. Power reduction in a multiprocessor digital signal processor based on processor load
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3918317B2 (ja) * 1998-09-08 2007-05-23 富士通株式会社 半導体記憶装置
FI117523B (fi) * 1998-10-07 2006-11-15 Nokia Corp Menetelmä tehonkulutuksen säätämiseksi
US6298448B1 (en) * 1998-12-21 2001-10-02 Siemens Information And Communication Networks, Inc. Apparatus and method for automatic CPU speed control based on application-specific criteria
US6282606B1 (en) * 1999-04-02 2001-08-28 Silicon Aquarius, Inc. Dynamic random access memories with hidden refresh and utilizing one-transistor, one-capacitor cells, systems and methods
JP3473745B2 (ja) * 1999-05-28 2003-12-08 シャープ株式会社 シフトレジスタ、および、それを用いた画像表示装置
JP2003505753A (ja) 1999-06-10 2003-02-12 ペーアーツェーテー インフォルマツィオーンステヒノロギー ゲゼルシャフト ミット ベシュレンクテル ハフツング セル構造におけるシーケンス分割方法
US6647502B1 (en) * 1999-07-13 2003-11-11 Sony Corporation Method and apparatus for providing power based on the amount of data stored in buffers
US6449712B1 (en) 1999-10-01 2002-09-10 Hitachi, Ltd. Emulating execution of smaller fixed-length branch/delay slot instructions with a sequence of larger fixed-length instructions
US6351803B2 (en) 1999-10-01 2002-02-26 Hitachi Ltd. Mechanism for power efficient processing in a pipeline processor
US6633971B2 (en) 1999-10-01 2003-10-14 Hitachi, Ltd. Mechanism for forward data in a processor pipeline using a single pipefile connected to the pipeline
US6701405B1 (en) 1999-10-01 2004-03-02 Hitachi, Ltd. DMA handshake protocol
US6665816B1 (en) 1999-10-01 2003-12-16 Stmicroelectronics Limited Data shift register
US6772325B1 (en) * 1999-10-01 2004-08-03 Hitachi, Ltd. Processor architecture and operation for exploiting improved branch control instruction
US6598128B1 (en) 1999-10-01 2003-07-22 Hitachi, Ltd. Microprocessor having improved memory management unit and cache memory
US6502210B1 (en) 1999-10-01 2002-12-31 Stmicroelectronics, Ltd. Microcomputer debug architecture and method
US7260745B1 (en) 1999-10-01 2007-08-21 Stmicroelectronics Ltd. Detection of information on an interconnect
US6412047B2 (en) 1999-10-01 2002-06-25 Stmicroelectronics, Inc. Coherency protocol
US6542983B1 (en) 1999-10-01 2003-04-01 Hitachi, Ltd. Microcomputer/floating point processor interface and method
JP2001142692A (ja) * 1999-10-01 2001-05-25 Hitachi Ltd 2つの異なる固定長命令セットを実行するマイクロプロセッサ、マイクロコンピュータおよび命令実行方法
US6412043B1 (en) 1999-10-01 2002-06-25 Hitachi, Ltd. Microprocessor having improved memory management unit and cache memory
US6496905B1 (en) 1999-10-01 2002-12-17 Hitachi, Ltd. Write buffer with burst capability
US6601189B1 (en) 1999-10-01 2003-07-29 Stmicroelectronics Limited System and method for communicating with an integrated circuit
US6779145B1 (en) 1999-10-01 2004-08-17 Stmicroelectronics Limited System and method for communicating with an integrated circuit
US6557119B1 (en) 1999-10-01 2003-04-29 Stmicroelectronics Limited Microcomputer debug architecture and method
US7000078B1 (en) * 1999-10-01 2006-02-14 Stmicroelectronics Ltd. System and method for maintaining cache coherency in a shared memory system
US6918065B1 (en) 1999-10-01 2005-07-12 Hitachi, Ltd. Method for compressing and decompressing trace information
US6298394B1 (en) 1999-10-01 2001-10-02 Stmicroelectronics, Ltd. System and method for capturing information on an interconnect in an integrated circuit
US6629115B1 (en) 1999-10-01 2003-09-30 Hitachi, Ltd. Method and apparatus for manipulating vectored data
US6553460B1 (en) 1999-10-01 2003-04-22 Hitachi, Ltd. Microprocessor having improved memory management unit and cache memory
US6574651B1 (en) 1999-10-01 2003-06-03 Hitachi, Ltd. Method and apparatus for arithmetic operation on vectored data
US6463553B1 (en) 1999-10-01 2002-10-08 Stmicroelectronics, Ltd. Microcomputer debug architecture and method
US6460174B1 (en) 1999-10-01 2002-10-01 Stmicroelectronics, Ltd. Methods and models for use in designing an integrated circuit
US6693914B1 (en) 1999-10-01 2004-02-17 Stmicroelectronics, Inc. Arbitration mechanism for packet transmission
US6530047B1 (en) 1999-10-01 2003-03-04 Stmicroelectronics Limited System and method for communicating with an integrated circuit
US6732307B1 (en) 1999-10-01 2004-05-04 Hitachi, Ltd. Apparatus and method for storing trace information
US6598177B1 (en) 1999-10-01 2003-07-22 Stmicroelectronics Ltd. Monitoring error conditions in an integrated circuit
US6820195B1 (en) 1999-10-01 2004-11-16 Hitachi, Ltd. Aligning load/store data with big/little endian determined rotation distance control
US6567932B2 (en) 1999-10-01 2003-05-20 Stmicroelectronics Limited System and method for communicating with an integrated circuit
US7793261B1 (en) 1999-10-01 2010-09-07 Stmicroelectronics Limited Interface for transferring debug information
US6408381B1 (en) 1999-10-01 2002-06-18 Hitachi, Ltd. Mechanism for fast access to control space in a pipeline processor
US6590907B1 (en) 1999-10-01 2003-07-08 Stmicroelectronics Ltd. Integrated circuit with additional ports
US6546480B1 (en) 1999-10-01 2003-04-08 Hitachi, Ltd. Instructions for arithmetic operations on vectored data
US6826191B1 (en) 1999-10-01 2004-11-30 Stmicroelectronics Ltd. Packets containing transaction attributes
US6457118B1 (en) 1999-10-01 2002-09-24 Hitachi Ltd Method and system for selecting and using source operands in computer system instructions
US6349371B1 (en) 1999-10-01 2002-02-19 Stmicroelectronics Ltd. Circuit for storing information
US6859891B2 (en) 1999-10-01 2005-02-22 Stmicroelectronics Limited Apparatus and method for shadowing processor information
US6615370B1 (en) 1999-10-01 2003-09-02 Hitachi, Ltd. Circuit for storing trace information
US6928073B2 (en) * 1999-10-01 2005-08-09 Stmicroelectronics Ltd. Integrated circuit implementing packet transmission
US6629207B1 (en) 1999-10-01 2003-09-30 Hitachi, Ltd. Method for loading instructions or data into a locked way of a cache memory
US6487683B1 (en) 1999-10-01 2002-11-26 Stmicroelectronics Limited Microcomputer debug architecture and method
US6591369B1 (en) 1999-10-01 2003-07-08 Stmicroelectronics, Ltd. System and method for communicating with an integrated circuit
US7072817B1 (en) 1999-10-01 2006-07-04 Stmicroelectronics Ltd. Method of designing an initiator in an integrated circuit
US6684348B1 (en) 1999-10-01 2004-01-27 Hitachi, Ltd. Circuit for processing trace information
US7266728B1 (en) 1999-10-01 2007-09-04 Stmicroelectronics Ltd. Circuit for monitoring information on an interconnect
US6434665B1 (en) 1999-10-01 2002-08-13 Stmicroelectronics, Inc. Cache memory store buffer
US7159052B1 (en) * 1999-11-02 2007-01-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Configurable architecture for virtual socket client to an on-chip bus interface block
US7100061B2 (en) 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
US6954410B2 (en) * 2000-01-20 2005-10-11 Hitachi, Ltd. Information recording and reproducing apparatus for updating the waveform of a laser based on position information
JP4301680B2 (ja) * 2000-02-29 2009-07-22 株式会社ルネサステクノロジ 半導体集積回路装置
US6848055B1 (en) * 2000-03-23 2005-01-25 Intel Corporation Integrated circuit having various operational modes and a method therefor
US6772356B1 (en) 2000-04-05 2004-08-03 Advanced Micro Devices, Inc. System for specifying core voltage for a microprocessor by selectively outputting one of a first, fixed and a second, variable voltage control settings from the microprocessor
US6779125B1 (en) * 2000-06-09 2004-08-17 Cirrus Logic, Inc. Clock generator circuitry
ATE476700T1 (de) 2000-06-13 2010-08-15 Richter Thomas Pipeline ct-protokolle und -kommunikation
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US6754837B1 (en) * 2000-07-17 2004-06-22 Advanced Micro Devices, Inc. Programmable stabilization interval for internal stop grant state during which core logic is supplied with clocks and power to minimize stabilization delay
US7050478B1 (en) 2000-08-03 2006-05-23 International Business Machines Corporation Apparatus and method for synchronizing clock modulation with power supply modulation in a spread spectrum clock system
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
US7260731B1 (en) 2000-10-23 2007-08-21 Transmeta Corporation Saving power when in or transitioning to a static mode of a processor
JP2002140890A (ja) * 2000-10-31 2002-05-17 Hitachi Ltd 半導体装置
US6691301B2 (en) * 2001-01-29 2004-02-10 Celoxica Ltd. System, method and article of manufacture for signal constructs in a programming language capable of programming hardware architectures
US20020155876A1 (en) * 2001-02-27 2002-10-24 Alan Taylor Online lottery game of chance and method of and system for playing the game
US6895520B1 (en) 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control
US7444531B2 (en) 2001-03-05 2008-10-28 Pact Xpp Technologies Ag Methods and devices for treating and processing data
US7003543B2 (en) * 2001-06-01 2006-02-21 Microchip Technology Incorporated Sticky z bit
US7020788B2 (en) * 2001-06-01 2006-03-28 Microchip Technology Incorporated Reduced power option
US20020184566A1 (en) 2001-06-01 2002-12-05 Michael Catherwood Register pointer trap
DE10127424B4 (de) * 2001-06-06 2004-09-02 Infineon Technologies Ag Elektronische Schaltung mit asynchroner Taktung von Peripherieeinheiten
JP4794756B2 (ja) * 2001-06-13 2011-10-19 ローム株式会社 表示駆動装置
AU2002347560A1 (en) * 2001-06-20 2003-01-02 Pact Xpp Technologies Ag Data processing method
US20030030326A1 (en) * 2001-08-10 2003-02-13 Shakti Systems, Inc. Distributed power and supply architecture
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US8686475B2 (en) * 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
TW565758B (en) * 2001-09-19 2003-12-11 Alps Electric Co Ltd Computer suppressing of unnecessary signals
US7111178B2 (en) * 2001-09-28 2006-09-19 Intel Corporation Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
WO2003041238A2 (en) * 2001-11-05 2003-05-15 Shakti Systems, Inc. Monolithic battery charging device
US6819088B2 (en) * 2001-11-05 2004-11-16 Krishna Shenai DC-DC converter with resonant gate drive
US7051264B2 (en) * 2001-11-14 2006-05-23 Monolithic System Technology, Inc. Error correcting memory and method of operating same
US6948079B2 (en) * 2001-12-26 2005-09-20 Intel Corporation Method and apparatus for providing supply voltages for a processor
US20030122429A1 (en) * 2001-12-28 2003-07-03 Zhang Kevin X. Method and apparatus for providing multiple supply voltages for a processor
US7281140B2 (en) * 2001-12-28 2007-10-09 Intel Corporation Digital throttle for multiple operating points
WO2003060747A2 (de) 2002-01-19 2003-07-24 Pact Xpp Technologies Ag Reconfigurierbarer prozessor
US6992405B2 (en) 2002-03-11 2006-01-31 Intel Corporation Dynamic voltage scaling scheme for an on-die voltage differentiator design
US8914590B2 (en) 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
US20110161977A1 (en) * 2002-03-21 2011-06-30 Martin Vorbach Method and device for data processing
US7336090B1 (en) 2002-04-16 2008-02-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7112978B1 (en) 2002-04-16 2006-09-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7941675B2 (en) * 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7657861B2 (en) 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
US7865744B2 (en) * 2002-09-04 2011-01-04 Broadcom Corporation System and method for optimizing power consumption in a mobile environment
DE60305817T2 (de) * 2002-09-04 2007-01-11 Broadcom Corp., Irvine System und Verfahren zur Optimierung von Stromverbrauch in einer mobilen Umgebung
JP4388895B2 (ja) 2002-09-06 2009-12-24 ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト リコンフィギュアラブルなシーケンサ構造
US7278047B2 (en) * 2002-10-14 2007-10-02 Lexmark International, Inc. Providing different clock frequencies for different interfaces of a device
US7093153B1 (en) * 2002-10-30 2006-08-15 Advanced Micro Devices, Inc. Method and apparatus for lowering bus clock frequency in a complex integrated data processing system
US7886164B1 (en) 2002-11-14 2011-02-08 Nvidia Corporation Processor temperature adjustment system and method
US7882369B1 (en) 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
US7849332B1 (en) 2002-11-14 2010-12-07 Nvidia Corporation Processor voltage adjustment system and method
CN100424616C (zh) * 2002-11-26 2008-10-08 精英电脑股份有限公司 可携式计算机电源管理的方法
US7080268B2 (en) * 2002-12-03 2006-07-18 Intel Corporation Method and apparatus for regulating power to electronic circuits
US8086884B2 (en) * 2002-12-16 2011-12-27 Hewlett-Packard Development Company, L.P. System and method for implementing an integrated circuit having dynamically variable power limit
US7228242B2 (en) * 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7786756B1 (en) 2002-12-31 2010-08-31 Vjekoslav Svilan Method and system for latchup suppression
US7949864B1 (en) * 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7953990B2 (en) * 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
US7205758B1 (en) 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US7642835B1 (en) * 2003-11-12 2010-01-05 Robert Fu System for substrate potential regulation during power-up in integrated circuits
JP4152795B2 (ja) * 2003-04-03 2008-09-17 株式会社ルネサステクノロジ マイクロコントローラ
TWI471714B (zh) 2003-05-07 2015-02-01 考文森智財管理公司 具有功率管理之系統及用於管理功率之方法
JP2005049970A (ja) * 2003-07-30 2005-02-24 Renesas Technology Corp 半導体集積回路
US7134029B2 (en) * 2003-11-06 2006-11-07 International Business Machines Corporation Computer-component power-consumption monitoring and control
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7692477B1 (en) 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7649402B1 (en) * 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7859062B1 (en) 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7816742B1 (en) 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
JP2005339310A (ja) * 2004-05-28 2005-12-08 Renesas Technology Corp 半導体装置
US20080195878A1 (en) * 2004-06-15 2008-08-14 Koninklijke Philips Electronics N.V. Control Scheme for Binary Control of a Performance Parameter
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
US7562233B1 (en) * 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
US20060033744A1 (en) * 2004-08-13 2006-02-16 Motorola, Inc. Device and method for continuous screen updates in low-power mode
US7272731B2 (en) * 2004-10-13 2007-09-18 Dell Products L.P. Information handling system having reduced power consumption
CN101076866B (zh) * 2004-11-12 2010-10-27 Ati科技公司 配置集成电路的系统和方法
US7392456B2 (en) * 2004-11-23 2008-06-24 Mosys, Inc. Predictive error correction code generation facilitating high-speed byte-write in a semiconductor memory
US7739531B1 (en) 2005-03-04 2010-06-15 Nvidia Corporation Dynamic voltage scaling
JP4492394B2 (ja) * 2005-03-08 2010-06-30 株式会社デンソー マイクロコンピュータ
JP4082706B2 (ja) * 2005-04-12 2008-04-30 学校法人早稲田大学 マルチプロセッサシステム及びマルチグレイン並列化コンパイラ
US7603575B2 (en) * 2005-06-30 2009-10-13 Woodbridge Nancy G Frequency-dependent voltage control in digital logic
US8494661B2 (en) 2007-12-28 2013-07-23 Server Technology, Inc. Power distribution, management, and monitoring systems and methods
US8314806B2 (en) * 2006-04-13 2012-11-20 Intel Corporation Low power display mode
JP2008146189A (ja) * 2006-12-07 2008-06-26 Renesas Technology Corp 電源システム
KR101364525B1 (ko) * 2007-01-09 2014-02-20 삼성전자주식회사 휴대용 전자기기에서의 적응형 전원 관리 방법
US8108708B2 (en) * 2007-05-03 2012-01-31 Microchip Technology Incorporated Power optimization when using external clock sources
US9134782B2 (en) 2007-05-07 2015-09-15 Nvidia Corporation Maintaining optimum voltage supply to match performance of an integrated circuit
WO2009062496A1 (de) * 2007-11-17 2009-05-22 Pact Xpp Technologies Ag Rekonfiguri erbare fliesskomma- und bit- ebenen datenverarbeitungseinheit
US20110173596A1 (en) * 2007-11-28 2011-07-14 Martin Vorbach Method for facilitating compilation of high-level code for varying architectures
WO2009071329A1 (en) * 2007-12-07 2009-06-11 Pact Xpp Technologies Ag Using function calls as compiler directives
US7992015B2 (en) * 2008-02-05 2011-08-02 Dell Products L.P. Processor performance state optimization
US8370663B2 (en) * 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
EP2404354B1 (en) * 2009-03-04 2018-11-07 Server Technology, Inc. Monitoring power-related parameters in a power distribution unit
US8311591B2 (en) * 2009-05-13 2012-11-13 Alcatel Lucent Closed-loop efficiency modulation for use in network powered applications
US8004922B2 (en) * 2009-06-05 2011-08-23 Nxp B.V. Power island with independent power characteristics for memory and logic
EP2446516A4 (en) 2009-06-25 2015-09-02 Server Tech Inc INPUT AND OUTPUT POWER DETECTION POWER DISTRIBUTION APPARATUS AND METHOD OF USE
US9256265B2 (en) 2009-12-30 2016-02-09 Nvidia Corporation Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
US9830889B2 (en) 2009-12-31 2017-11-28 Nvidia Corporation Methods and system for artifically and dynamically limiting the display resolution of an application
US8839006B2 (en) 2010-05-28 2014-09-16 Nvidia Corporation Power consumption reduction systems and methods
JP5609326B2 (ja) 2010-07-01 2014-10-22 富士通セミコンダクター株式会社 クロック分周回路
US9118217B2 (en) * 2010-09-30 2015-08-25 Broadcom Corporation Portable computing device with wireless power distribution
US8756442B2 (en) 2010-12-16 2014-06-17 Advanced Micro Devices, Inc. System for processor power limit management
WO2012115839A1 (en) * 2011-02-23 2012-08-30 Rambus Inc. Protocol for memory power-mode control
CN102800312A (zh) * 2011-05-24 2012-11-28 鸿富锦精密工业(深圳)有限公司 语音控制系统及方法
JP2013196619A (ja) * 2012-03-22 2013-09-30 Fujitsu Ltd 半導体装置及び半導体装置の制御方法
JP6050721B2 (ja) * 2012-05-25 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
EP2685619B1 (en) * 2012-07-11 2023-05-10 Xueshan Technologies Inc. Efficient energy use in low power products
US9360918B2 (en) 2012-12-21 2016-06-07 Advanced Micro Devices, Inc. Power control for multi-core data processor
US9223383B2 (en) 2012-12-21 2015-12-29 Advanced Micro Devices, Inc. Guardband reduction for multi-core data processor
US20160239211A1 (en) * 2013-09-30 2016-08-18 Hewlett Packard Enterprise Development Lp Programming memory controllers to allow performance of active memory operations
CN112262545B (zh) 2019-01-04 2023-09-15 百度时代网络技术(北京)有限公司 主机系统与数据处理加速器之间的证明协议
CN112292678A (zh) 2019-01-04 2021-01-29 百度时代网络技术(北京)有限公司 用于验证将要由主机系统的数据处理加速器执行的内核对象的方法与系统
US10418902B1 (en) 2019-01-04 2019-09-17 Silanna Asia Pte Ltd Constant on-time converter with frequency control
CN112352220B (zh) 2019-01-04 2024-05-10 百度时代网络技术(北京)有限公司 保护由数据处理加速器处理的数据的方法和系统
US11616651B2 (en) 2019-01-04 2023-03-28 Baidu Usa Llc Method for establishing a secure information exchange channel between a host system and a data processing accelerator
EP3794771A4 (en) * 2019-01-04 2022-01-05 Baidu.com Times Technology (Beijing) Co., Ltd. PROCESS AND SYSTEM FOR DISTRIBUTION AND EXCHANGE OF KEYS FOR DATA PROCESSING ACCELERATORS
WO2020140265A1 (en) 2019-01-04 2020-07-09 Baidu.Com Times Technology (Beijing) Co., Ltd. Data processing accelerator having security unit to provide root trust services
CN112352242B (zh) * 2019-01-04 2024-03-22 百度时代网络技术(北京)有限公司 具有本地时间单元以生成时间戳的数据处理加速器
JP6991431B2 (ja) 2019-01-04 2022-01-12 バイドゥドットコム タイムズ テクノロジー (ベイジン) カンパニー リミテッド ホストシステムとデータ処理アクセラレータの間の通信を保護するための方法およびシステム
CN112236772B (zh) 2019-01-04 2023-12-22 百度时代网络技术(北京)有限公司 用于管理数据处理加速器的内存的方法和系统
EP3811557A4 (en) 2019-01-04 2022-04-13 Baidu.com Times Technology (Beijing) Co., Ltd. METHOD AND SYSTEM FOR DERIVING A SESSION KEY TO SECURE AN INFORMATION EXCHANGE CHANNEL BETWEEN A HOST SYSTEM AND A DATA PROCESSING ACCELERATOR
CN111736680B (zh) * 2020-05-28 2022-04-22 广东浪潮大数据研究有限公司 电源缓启动的控制方法、控制装置、控制设备及存储介质
US20240061607A1 (en) * 2022-08-17 2024-02-22 Micron Technology, Inc. Variable nand mode with single pll source

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010318A (ja) * 1983-06-29 1985-01-19 Sanyo Electric Co Ltd マイクロコンピユ−タ
US4766567A (en) * 1984-04-19 1988-08-23 Ltd. Nippondenso Co. One-chip data processing device including low voltage detector
JPH0387909A (ja) * 1989-05-10 1991-04-12 Seiko Epson Corp 情報処理装置およびマイクロプロセッサ
JPH0368007A (ja) * 1989-08-08 1991-03-25 Seiko Epson Corp 情報処理装置
JPH0831001B2 (ja) * 1990-08-23 1996-03-27 株式会社東芝 マイクロコンピュータ
JPH0776894B2 (ja) * 1991-02-25 1995-08-16 インターナショナル・ビジネス・マシーンズ・コーポレイション プロセッサ用クロック信号の制御方法及び情報処理システム
JP2944243B2 (ja) * 1991-04-15 1999-08-30 日本電気株式会社 半導体集積回路
JPH05150870A (ja) * 1991-05-20 1993-06-18 Fujitsu Ltd 演算回路の消費電力低減方式
JPH05108193A (ja) * 1991-10-15 1993-04-30 Nec Corp マイクロコンピユータ
JPH05324867A (ja) * 1992-04-08 1993-12-10 Nec Corp マイクロコンピュータ
US5471587A (en) * 1992-09-30 1995-11-28 Intel Corporation Fractional speed bus coupling
JPH06168344A (ja) * 1992-09-30 1994-06-14 Hitachi Ltd データ処理装置
JP3100241B2 (ja) * 1992-10-09 2000-10-16 ダイヤセミコンシステムズ株式会社 マイクロプロセッサの駆動制御装置
JP2636691B2 (ja) * 1993-07-12 1997-07-30 日本電気株式会社 マイクロコンピュータ
GB2281421B (en) * 1993-08-23 1998-04-01 Advanced Risc Mach Ltd Integrated circuit
JPH07296483A (ja) * 1994-04-28 1995-11-10 Fujitsu Ltd ディスク装置及び記録再生システム
US5560022A (en) * 1994-07-19 1996-09-24 Intel Corporation Power management coordinator system and interface
JP3385811B2 (ja) * 1994-07-20 2003-03-10 セイコーエプソン株式会社 半導体装置、マイクロコンピュータおよび電子機器
JPH0934867A (ja) * 1995-07-24 1997-02-07 Mitsubishi Electric Corp マイクロコンピュータ

Also Published As

Publication number Publication date
US5778237A (en) 1998-07-07
KR100435976B1 (ko) 2004-10-28

Similar Documents

Publication Publication Date Title
KR960029960A (ko) 데이타 처리장치
KR960018830A (ko) 반도체집적회로
US5451892A (en) Clock control technique and system for a microprocessor including a thermal sensor
JP3718251B2 (ja) データ処理装置
US4509120A (en) Variable cycle-time microcomputer
KR960015134A (ko) 전력 관리상태에 응답하여 다중 클럭된 회로를 클럭하는 클럭 제어기
US6194940B1 (en) Automatic clock switching
US20030079152A1 (en) Microprocessor with multiple low power modes and emulation apparatus for said microprocessor
US5585750A (en) Logic LSI
US5233964A (en) Universal control of a plurality of fuel injectors for an internal combustion engine
US6147537A (en) Reset circuit for flipflop
US5657482A (en) Automatic clock speed sensing system for determining the number of states needed for a time-dependent operation by sensing clock frequency
US7945718B2 (en) Microcontroller waveform generation
EP0212640B1 (en) Data processor
JPH0683616A (ja) 半導体集積回路
US20030212917A1 (en) Microprocessor and operation mode switching method for the microprocessor
JPH05341872A (ja) データ処理装置
JPH08249083A (ja) 電子機器
US5493686A (en) Data processor in which external sync signal may be selectively inhibited
JPS59161752A (ja) デ−タ処理システムにおける中央処理装置
KR100386949B1 (ko) 디지털 데이터 처리 시스템
US6154820A (en) Arrangement for storing program instructions and data in a memory device and method therefor
JPS5827527B2 (ja) クロック回路
JP2867480B2 (ja) メモリ切替回路
JPH064169A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080522

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee