JPH05341872A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 必要が生じる都度ソフトウェア的な処理を行
わずとも、ハードウェア的に最適なクロック信号を他の
外部データ処理装置に供給可能なデータ処理装置を得る
ことを目的とする。 【構成】 それぞれ異なる周波数のクロック信号を発生
するクロックジェネレータ30, 19と、各外部データ処理
装置に最適な動作クロック信号の周波数のデータを保持
するコントロールレジスタ14と、このコントロールレジ
スタ14に初期化時にデータをプログラマブルに設定する
マイクロコントローラ15と、中央処理装置２が出力する
アドレスからアクセス対象の外部データ処理装置を識別
してコントロールレジスタ14から最適な周波数のクロッ
ク信号のデータを出力するクロック選択論理18と、この
クロック選択論理18の識別結果に従って最適な周波数の
クロック信号を選択して外部へ出力すると共に、自身に
も動作クロック信号として供給するクロック出力選択ス
イッチ20とを備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロプロセッサある
いはマイクロコンピュータ、更にはマルチプロセッサシ
ステムを構成するデータ処理装置に関し、更に詳述すれ
ば、それらにおける動作クロック信号の切換え技術に関
する。

【０００２】

【従来の技術】図６は従来例の一例である特開平２-153
57号公報に開示されているデータ処理装置としてのマイ
クロプロセッサの機能ブロック図である。また図７は図
６に示されているマイクロプロセッサ１を使用したマル
チプロセッサシステムの一構成例を示すブロック図であ
る。

【０００３】図６において、参照符号２は中央処理装置
であり、内部データバス７及び内部アドレスバス８を介
してスイッチ制御論理３、各種入出力装置50及びメモリ
51等が接続されている。また、内部データバス７はシス
テムデータバス９と、内部アドレスバス８はシステムア
ドレスバス10とそれぞれ接続されており、マイクロプロ
セッサ１とその外部との間のデータの送受を行う。

【０００４】スイッチ制御論理３はその内部にコントロ
ールレジスタ４を備えている。このコントロールレジス
タ４は CB1〜CB3 の３ビット構成であり、それぞれを指
定するアドレスが内部アドレスバス８を介して、またそ
れぞれに設定されるデータが内部データバス７を介して
それぞれ与えられることにより各ビットCB1 〜CB3 にデ
ータが設定され、この設定されたデータに従ってクロッ
ク出力選択スイッチ５を制御する。

【０００５】参照符号６はシステムクロック入力端子で
あり、マイクロプロセッサ１の外部からシステムクロッ
ク13が入力される。このシステムクロック入力端子６か
らマイクロプロセッサ１内へ入力されたシステムクロッ
ク13は上述のクロック出力選択スイッチ５に与えられ
る。

【０００６】また、クロック出力選択スイッチ５にはマ
イクロプロセッサ１内部の動作クロックを発生するクロ
ックジェネレータ30が接続されている。そして、スイッ
チ制御論理３がその内部に備えられているコントロール
レジスタ４の各ビットCB1 〜CB3 の設定内容に従ってク
ロック出力選択スイッチ５を制御することにより、シス
テムクロック入力端子６から入力されるシステムクロッ
ク13またはクロックジェネレータ30が発生するクロック
が内部動作クロックとして信号線52を介して中央処理装
置２に供給される。

【０００７】このような図６にその構成が示されている
マイクロプロセッサ１が図７に示されているように、シ
ステムデータバス９及びシステムアドレスバス10を介し
て他のマイクロプロセッサ11と接続されてマルチプロセ
ッサシステムを構成している。なお、図７において、参
照符号12はシステムクロック13を生成するシステムクロ
ックジェネレータである。

【０００８】次に上述のような従来のマイクロプロセッ
サ１及びそれを使用したマルチプロセッサシステムの動
作について説明する。なお図６に示されている例では、
ビットCB3 のみがイネーブルにセットされている場合は
セレクト信号SEL2がイネーブルになってシステムクロッ
ク入力端子６に入力されているシステムクロック13が、
またビットCB2 のみがイネーブルにセットされている場
合はセレクト信号SEL1がイネーブルになってクロックジ
ェネレータ30が発生するクロックがそれぞれ内部動作ク
ロックとして中央処理装置２に供給される。

【０００９】マイクロプロセッサ１がマイクロプロセッ
サ11をアクセスする場合、マイクロプロセッサ１の中央
処理装置２がコントロールレジスタ４の CB3ビットのみ
をイネーブルにするとセレクト信号SEL2のみがイネーブ
ルになる。これにより、クロック出力選択スイッチ５
は、クロックジェネレータ30から中央処理装置２へのク
ロック信号の供給を遮断すると共に、システムクロック
ジェネレータ12で生成されてシステムクロック入力端子
６からマイクロプロセッサ１へ入力されるシステムクロ
ック13を中央処理装置２に供給するように切り換えられ
る。これにより、マイクロプロセッサ１によるマイクロ
プロセッサ11のアクセスが可能になる。

【００１０】従来のデータ処理装置は上述のように構成
されているので、クロック選択スイッチ５を切換える場
合には、スイッチ制御論理３内のコントロールレジスタ
４の必要なビット(CB1, CB2, CB3のいずれか) を中央処
理装置２がイネーブルにする必要がある。この処理は、
中央処理装置２がプログラムにより必要に応じて内部ア
ドレスバス８及び内部データバス７にアドレス及びデー
タを出力することによりコントロールレジスタ４をセッ
トして実行する必要があり、この処理がプログラムのオ
ーバヘッドとなっている。また、プログラムにバグが存
在していてコントロールレジスタ４に必要なデータがセ
ットされない場合は、マイクロプロセッサ１がマイクロ
プロセッサ11をアクセスすることは不可能になる。

【００１１】更に、図７には示されていないが、システ
ムバス９, 10に低速外部データ処理装置等が接続されて
いてそれらをマイクロプロセッサ１の中央処理装置２が
アクセスすることを可能とするには、ウェイト回路, 同
期化回路等を設けて同期を図る必要がある。

【００１２】

【発明が解決しようとする課題】従来のデータ処理装置
は上述のように、必要の都度中央処理装置によりソフト
ウェア的にコントロールレジスタの内容を設定してクロ
ック出力選択スイッチを制御することにより動作クロッ
クを切換えるように構成されているため、プログラムの
オーバヘッドを生じ、またプログラムのバグにより動作
不可能な状態に陥る可能性があり、更にはマルチプロセ
ッサシステムにおいては外部の装置との同期のための余
分なハードウェアを必要とし、また動作速度の低下を招
来する。

【００１３】本発明は以上のような事情に鑑みてなされ
たものであり、必要が生じる都度ソフトウェア的な処理
を行わずとも、ハードウェア的に最適なクロック信号を
他の外部データ処理装置に供給するようにして、他のデ
ータ処理装置との間の最適且つ高速なアクセスが可能な
データ処理装置を得ることを目的とする。

【００１４】また、低速外部データ処理装置との間のア
クセスを最適なクロック信号で行えるデータ処理装置を
得ることを目的とする。

【００１５】

【課題を解決するための手段】本発明に係るデータ処理
装置の第１の発明は、それぞれ異なる周波数のクロック
信号を発生するクロック信号発生手段と、各外部データ
処理装置に最適な動作クロック信号の周波数のデータを
保持するデータ保持手段と、このデータ保持手段に初期
化時にデータをプログラマブルに設定するデータ設定手
段と、中央処理装置が出力するアドレスから中央処理装
置がアクセスしようとしている外部データ処理装置を識
別してデータ保持手段から最適な周波数のクロック信号
のデータを出力する識別手段と、この識別手段の識別結
果に従って最適な周波数のクロック信号を選択して外部
へ出力すると共に、自身にも動作クロック信号として供
給するスイッチ手段とを備えている。

【００１６】また本発明のデータ処理装置の第２の発明
は、所定の周波数のクロック信号を発生するクロック信
号発生手段と、中央処理装置がアクセスされているか否
かを識別する識別手段と、この識別手段の識別結果に従
ってクロック信号発生手段が発生したクロック信号また
はシステムクロックのいずれかを選択して動作クロック
信号として出力するスイッチ手段とを備えている。

【００１７】

【作用】本発明のデータ処理装置の第１の発明では、外
部データ処理装置をアクセスする際にアクセス対象の外
部データ処理装置が識別手段により自動的に識別され、
この識別結果に対応したデータがデータ保持手段からス
イッチ手段に与えられて最適な周波数のクロック信号が
選択され、アクセス対象の外部データ処理装置及び自身
に供給される。

【００１８】また本発明のデータ処理装置の第２の発明
では、外部からアクセスされる際にはそれが識別され、
この識別結果に従って外部から入力されているシステム
クロックまたは自身のクロック信号発生手段が発生した
クロック信号のいずれかが選択されて動作クロック信号
として供給される。

【００１９】

【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。

【００２０】図１は本発明のデータ処理装置の第１の発
明の一実施例の構成を示すブロック図である。図１にお
いて、参照符号２は中央処理装置であり、内部データバ
ス７及び内部アドレスバス８を介して識別手段としての
クロック選択論理18、各種入出力装置50及びメモリ51等
が接続されている。また、内部データバス７はシステム
データバス９と、内部アドレスバス８はシステムアドレ
スバス10とそれぞれ接続されており、マイクロプロセッ
サ１とその外部との間のデータの送受を行う。

【００２１】参照符号14はデータ保持手段としてのクロ
ック周波数を決定するコントロールレジスタであり、デ
ータ設定手段であるマイクロコントローラ15によりデー
タがセットされる。そして、マイクロコントローラ15と
コントロールレジスタ14との間は、マイクロコントロー
ラ15がコントロールレジスタ14を選択するためのアドレ
スバス16及びマイクロコントローラ15がコントロールレ
ジスタ14にセットするデータを転送するためのデータバ
ス17で接続されており、このコントロールレジスタ14に
セットされたデータに従ってクロック選択論理18が制御
される。

【００２２】クロック選択論理18は、コントロールレジ
スタ14から与えられるデータに従ってクロック周波数を
選択し、また中央処理装置２が出力するアクセスアドレ
スから中央処理装置２がアクセスしようとしているアド
レスエリアを検出する。

【００２３】参照符号19は分周器であり、クロックジェ
ネレータ30が発生するクロック信号を分周して複数種の
周波数のクロック信号を発生させる。なお、この分周器
19及びクロックジェネレータ30でクロック発生手段とし
ての機能を有する。

【００２４】参照符号20はクロック出力選択スイッチで
あり、分周器19から出力される複数の周波数のクロック
信号の内のいずれかをクロック選択論理18からの選択信
号に従って選択する。このクロック出力選択スイッチ20
により選択されたクロック信号は信号線21を介して外部
へ出力されると共に、信号線52を介して中央処理装置２
に動作クロック信号として供給される。

【００２５】図２は上述の図１に示されている構成のマ
イクロプロセッサ１を中央処理装置としたマルチプロセ
ッサシステムのシステム構成を示すブロック図である。
図２において、参照符号22, 23はマイクロプロセッサ１
とシステムデータバス９及びシステムアドレスバス10で
接続されている第１及び第２の外部データ処理装置であ
る。これらのマイクロプロセッサ１と第１及び第２の外
部データ処理装置22, 23とでマルチプロセッサシステム
を構成している。なお、両第１及び第２の外部データ処
理装置22, 23には上述のように信号線21を介してマイク
ロプロセッサ１からクロック信号が供給される。

【００２６】図３は中央処理装置２がアクセスするアド
レスマップ24の内容を示す模式図であり、25は第１の外
部データ処理装置22が占めるアドレス領域、26は第２の
外部データ処理装置23が示す領域である。

【００２７】まず最初に、中央処理装置２が第１の外部
データ処理装置22にアクセスする場合について、本発明
のデータ処理装置の動作について説明する。

【００２８】コントロールレジスタ14の内容はマイクロ
プロセッサ１の初期化時にマイクロコントローラ15によ
り設定される。この設定には、中央処理装置２がアドレ
ス領域25をアクセスした場合に分周器19から出力される
クロック信号の内のいずれを選択するかをアドレスマッ
プ24を参照してコントロールレジスタ14にビット列でセ
ットする。

【００２９】中央処理装置２が第１の外部データ処理装
置22にアクセスすると、内部アドレスバス８を介してア
ドレス値がクロック選択論理18に入力され、クロック選
択論理18はアドレスマップ24とコントロールレジスタ14
に設定されているビット列に応じてクロック出力選択ス
イッチ20にセレクト信号を出力し、クロック出力選択ス
イッチ20はこのセレクト信号に応じて分周器19から出力
されているいくつかのクロック信号の内の第１の外部デ
ータ処理装置22に最適のクロック信号として予め設定さ
れている一つを選択し、信号線21を介して第１の外部デ
ータ処理装置22に供給すると共に、中央処理装置２にも
動作クロック信号として供給する。

【００３０】第２の外部データ処理装置23についても同
様である。このようにして、本発明のデータ処理装置で
は、アクセス対象の外部データ処理装置に応じた最適な
クロック信号を自動的にその外部データ処理装置に供給
すると共に、自身の中央処理装置２も同一のクロック信
号を動作クロック信号として動作するようになるので、
自動的に同期をとることが可能になる。

【００３１】図４及び図５は本発明の第２の実施例の一
構成例を示すブロック図である。図中、参照符号18は前
述の図１に示されているクロック選択論理と同じである
が、本第２の発明の実施例ではコントロールレジスタ14
及びマイクロコントローラ15は備えられていない。

【００３２】参照符号27はマイクロプロセッサ１外部か
ら入力されるシステムクロック13とマイクロプロセッサ
１内部のクロックジェネレータ30が発生する内部クロッ
クとを切換えるクロック入力選択スイッチである。この
クロック出力選択スイッチ27にはクロックジェネレータ
30が直接接続されている。他の構成は図１に示されてい
る第１の発明の実施例と同様である。

【００３３】図５は本第２の発明の実施例において中央
処理装置２がアクセスするアドレスマップ28の内容を示
す模式図であり、参照符号29はシステムアドレスバス10
のアドレス領域である。

【００３４】次に、図４にその構成が示されている本発
明のデータ処理装置の第２の発明の実施例の動作につい
て説明する。本第２の発明では、通常はクロックジェネ
レータ30が発生するクロック信号が動作クロックとして
供給されるように、クロック選択論理18がクロック出力
選択スイッチ27を制御している。

【００３５】しかし、外部データ処理装置が中央処理装
置２をアクセスする場合には、外部データ処理装置から
出力されたアドレス値がシステムアドレスバス10と内部
アドレスバス８とを介してクロック選択論理18に入力さ
れる。クロック選択論理18ではこの外部から入力された
アドレス値がアドレス領域28に入っていれるか否かを調
べ、アドレス領域28に入っていれば選択スイッチ27に与
えているいる切換え信号を有意にする。選択スイッチ27
はこの切換え信号が有意である場合には、外部から入力
されるシステムクロック13が中央処理装置２に供給され
るように切換える。

【００３６】このように、本第２の発明では、データ処
理装置内部のクロックジェネレータ30が発生するクロッ
ク信号と外部から入力されるシステムクロックとのいず
れかを自動的に選択して切換えることが可能になる。

【００３７】

【発明の効果】以上に詳述したように本発明のデータ処
理装置によれば、データ処理装置がマルチプロセッサシ
ステムを構成する中央処理装置として動作する場合に、
ソフトウェアにはよらずにハードウェアにて自動的に他
のデータ処理装置にクロック信号を供給することが可能
になるので、プログラマの人為的ミスによりクロック信
号が供給されなくなるというような事態を回避すること
ができ、且つ信頼性が高く、高速動作可能なデータ処理
装置の提供が可能になる。

【００３８】また本発明のデータ処理装置では、複数種
類の周波数のクロック信号から最適なクロック信号をプ
ログラマブルに選択することが出来るため、汎用性の高
いデータ処理装置が実現される。

【００３９】なお、上述の最適クロック信号を選択する
には、データ処理装置の初期化時にコントロールレジス
タにクロック周波数に対応したデータをセットすること
により実現される。この結果、データ処理装置のアプリ
ケーションプログラムの人為的ミスによる中央処理装置
からの正常アクセス動作が出来ないという問題はなくな
る。

【図面の簡単な説明】

【図１】本発明のデータ処理装置の第１の発明の一実施
例の構成を示すブロック図である。

【図２】図１に示されている構成のマイクロプロセッサ
を中央処理装置としたマルチプロセッサシステムのシス
テム構成を示すブロック図である。

【図３】中央処理装置がアクセスするアドレスマップの
内容を示す模式図である。

【図４】本発明のデータ処理装置の第２の発明の実施例
の構成例を示すブロック図である。

【図５】第２の発明の実施例の中央処理装置がアクセス
するアドレスマップの内容を示す模式図である。

【図６】従来のデータ処理装置の一例としてのマイクロ
プロセッサの機能ブロック図である。

【図７】図６に示されているマイクロプロセッサを使用
したマルチプロセッサシステムの一構成例を示すブロッ
ク図である。

【符号の説明】

１ マイクロプロセッサ ２ 中央処理装置 14 コントロールレジスタ 15 マイクロコントローラ 18 クロック選択論理 19 分周器 22 外部データ処理装置 23 外部データ処理装置 30 クロックジェネレータ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 それぞれが所定の周波数の動作クロック
   信号に同期して動作する複数の外部データ処理装置と接
   続され、自身も動作クロック同期信号に同期して動作す
   るデータ処理装置において、 前記複数の外部データ処理装置それぞれの動作クロック
   信号の周波数のクロック信号を発生するクロック信号発
   生手段と、 前記複数の外部データ処理装置それぞれに最適な動作ク
   ロック信号の周波数を表すデータを保持するデータ保持
   手段と、 該データ保持手段に前記データを初期設定時にプログラ
   マブルに設定するデータ設定手段と、 前記データ処理装置が前記複数の外部データ処理装置の
   いずれをアクセスするかを識別し、アクセスされる外部
   データ処理装置に対応するデータを前記保持手段から読
   み出す識別手段と、 前記クロック信号発生手段が発生する複数のクロック信
   号の内から前記識別手段が読み出したデータに対応する
   クロック信号を選択して外部へ出力すると共に、自身の
   動作クロック信号として供給するスイッチ手段とを備え
   たことを特徴とするデータ処理装置。
2. 【請求項２】 他のデータ処理装置とシステムバスによ
   り接続されてマルチプロセッサシステムを構成し、所定
   の周波数の動作クロック信号またはシステムクロックに
   同期して動作するデータ処理装置において、 前記所定の周波数のクロック信号を発生するクロック信
   号発生手段と、 自身が前記システムバスを介して外部からアクセスされ
   たか否かを識別する識別手段と、 該識別手段による識別結果に応じて、前記クロック信号
   発生手段が発生するクロック信号または前記システムク
   ロックのいずれかを動作クロック信号として選択するス
   イッチ手段とを備えたことを特徴とするデータ処理装
   置。