JPH07271721A - コンピュータシステム及びその動作方法 - Google Patents

コンピュータシステム及びその動作方法

Info

Publication number
JPH07271721A
JPH07271721A JP4029106A JP2910692A JPH07271721A JP H07271721 A JPH07271721 A JP H07271721A JP 4029106 A JP4029106 A JP 4029106A JP 2910692 A JP2910692 A JP 2910692A JP H07271721 A JPH07271721 A JP H07271721A
Authority
JP
Japan
Prior art keywords
bus
clock
peripheral device
signal
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4029106A
Other languages
English (en)
Inventor
Dawson L Yee
ドウソン・エル・イー
Edward L Solari
エドワード・エル・ソラリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPH07271721A publication Critical patent/JPH07271721A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【目的】 コンピュータシステムのバスの速度を動的に
調整する手段及び方法を提供すること。 【構成】 動的速度バスシステムは高速周辺装置につい
て要求されるバスサイクルアクセスの長さを短縮する
が、低速の周辺装置については通常の（より長い）長さ
のバスサイクルを維持する。バスを制御するバスコント
ローラに対するクロック周波数を高くすることによりバ
スサイクルの長さを短縮する回路が設けられる。通常の
長さのバスサイクルしか支援できない周辺装置をアクセ
スするときには、本発明の回路は通常の低いクロック周
波数によってバスコントローラを駆動する。高速の周辺
装置をアクセスするときには、低いバス周波数と高いバ
ス周波数との波形遷移がスムースに進むように、より高
いクロック周波数を発生する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はコンピュータシステムの
分野に関し、特に、バスアーキテクチャを備えたコンピ
ュータシステムに関する。
【０００２】
【従来の技術】コンピュータと、それに関連するバスア
ーキテクチャ及びバスプロトコルは、集積回路やアドオ
ンカードなどの他のアイテム（総じて周辺装置と呼ぶ）
の基礎となる骨組を確立させる。バスと，バスコントロ
ーラは、コンピュータをバスに結合する周辺装置と通信
させる手段を構成する。コンピュータがそのような周辺
装置をアクセスするときの機能動作及び使用するバスサ
イクル長さ（ここではサイクル長さと呼ぶ）は、特定の
バスごとに設定され、バスコントローラにより使用され
るパラメータによって制限される。バスに結合する周辺
装置の中には、短いバスサイクル長さを使用して動作で
きるものがある。また他の周辺装置はより長いサイクル
長さを必要とする。そのようなコンピュータの１つがＩ
ＢＭ Ｃｏｒｐ．から発売されているＩＢＭ／ＡＴパー
ソナルコンピュータである。ＩＢＭ／ＡＴコンピュータ
で使用するバスアーキテクチャはＩＳＡバスと呼ばれて
いる。
【０００３】このようなコンピュータの性能を向上させ
る方法の１つは、大きいほうのバス帯域幅を利用するた
めにバスにおける全てのバスサイクルを短縮するという
ものである。ところが、短いバスサイクルを支援しない
周辺装置はそれに適合できないので、コンピュータシス
テムと共に動作することができなくなってしまうであろ
う。この不適合を回避する方法の１つでは、短いバスサ
イクルを実行するバスと、長いバスサイクルを実行する
バスという２つの別個のバスを支援する。しかしなが
ら、この方法は追加の冗長ハードウェアを必要とするの
で、システム全体のコストを増大させる。
【０００４】
【発明が解決しようとする課題】異なるバスサイクル長
さを支援するが、追加の冗長ハードウェアを必要とせず
に全ての周辺装置との適合性を維持する単一のバスコン
トローラを提供することが本発明の課題である。
【０００５】
【課題を解決するための手段】本発明は、コンピュータ
システムのバスの速度を動的に調整する手段及び方法を
提供する。動的速度バスシステムは高速の周辺装置につ
いて要求されるバスサイクルアクセスの長さを短縮する
が、低速の周辺装置に対しては通常の（長い）長さのバ
スサイクルを維持する。動的速度バス能力を与えること
により、バスの適合性と低コストは維持され、しかも、
コンピュータの性能は著しく向上するのである。
【０００６】本発明の動的速度バスの概念は、高速の装
置が要求したときにバスサイクル長さを必要に応じて短
縮するために使用される。バスを制御するバスコントロ
ーラに対するクロック周波数を高くすることによりバス
サイクル長さを短縮する回路が設けられる。通常の長さ
のバスサイクルしか支援できない周辺装置をアクセスす
るときには、本発明の回路は通常の低いクロック周波数
によってバスコントローラを駆動する。高速の周辺装置
をアクセスするときには、低いバス周波数と高いバス周
波数との波形遷移がスムースに進むように、より高い周
波数を発生する。この遷移はグリッチ又は他の誤ったパ
ルスを含まない。バスクロックを参照するバスに沿った
装置は、いずれも、バスからの基準クロックは常に標準
の固定周波数に維持されているために正しく動作する。
【０００７】本発明の動的速度バス回路は１）復号部分
と，２）クロック発生部分という２つの論理部分に区分
される。復号部分は（アクセス中にアドレス又は指令な
どを復号することにより）短縮バスサイクルと両立しう
る高速周辺装置を識別する。復合部分は、より高いクロ
ック周波数を供給すべきであることをクロック発生部分
に報知する。高いクロック周波数は、高速の周辺装置が
選択されているサイクルの持続時間中のみ供給される。
クロック発生部分は、復合部分により選択されたときに
は、バスコントローラの動作周波数を高いほうに切換え
る。選択されないときには、クロック発生部分はバスコ
ントローラに通常の（低い）動作周波数を供給する。外
部バスに現れるタイミング基準は、いずれも、クロック
発生器により発生され、復合部分とは関係なく、バスデ
ィフォルト状態に維持される。高いバス速度で動作して
いるときにバス仕様に違反するバスへの信号を、高い動
作速度が選択されている間、必要に応じてゲーティング
するか、ディスエーブルするか又は遮蔽することが可能
である。本発明の方法は同期バスと、非同期バスの双方
に適用できる。どのようなシステムについても、バスコ
ントローラに印加できる高いバス周波数の数に制限はな
い。
【０００８】
【実施例】本発明は、コンピュータシステムのバスの速
度を動的に調整する手段及び方法を提供する。以下の説
明中、本発明を完全に理解させるために、特定の詳細な
事項を数多く挙げるが、本発明を実施するに際してその
ような特定の詳細な事項を採用しなくとも良いことは当
業者には明白であろう。また、場合によっては、本発明
を無用にわかりにくくしないために、周知の構造、回路
及びバスプロトコルを詳細には示さないことがある。
【０００９】まず、図１に関して説明する。図１は、コ
ンピュータシステムの従来の典型的な実現形態を示す。
情報通信のためのシステムバス１０３が設けられてお
り、周辺装置１０４はこのバス１０３に結合している。
周辺装置１０４としては、集積回路，アドオン回路カー
ド，表示装置ドライバ，プリンタドライバ，記憶媒体，
グラフィックスドライバ，あるいは広い範囲にわたる入
出力装置又は制御装置の中のいずれかなどが考えられ
る。従来の典型的なコンピュータシステムは、バス１０
３を介する装置間の通信を管理するバスコントローラ１
０２をさらに含む。プロセッサ（たとえば、中央処理装
置、ＣＰＵ）１００はバスコントローラ１０２に結合し
ている。プロセッサ１００はコンピュータシステムの動
作と、周辺装置１０４へのアクセスのためにバスコント
ローラ１０２が行うアクセス要求のシーケンスとを制御
する。プロセッサ１００はＤＭＡ（ダイレクトメモリア
クセスコントローラ）、もしくはバスサイクルを駆動す
る他の何らかの装置又は回路であっても良い。ここでワ
ードプロセッサを使用するのは、他のそのような装置や
回路をも包含することを意図してのものである。バスコ
ントローラ用クロック１０１はバスコントローラ１０２
の動作を同期するために設けられる。
【００１０】図１のコンピュータシステムでは、通常、
バスコントローラ用クロック１０１を１つしか設けな
い。周辺装置１０４とプロセッサ１００は、特定の装置
がバスコントローラ用クロック１０１の周波数より速く
動作することができるとしても、その周波数を越える速
さでは通信できない。さらに、バスコントローラ用クロ
ック１０１を、コンピュータシステムと共に使用する周
辺装置の中で最も遅い装置を越えない周波数にセットし
なければならない。従って、遅い装置との間の両立性を
維持するためには、図１のコンピュータシステムは高速
の周辺装置の速度を犠牲にしなければならないのであ
る。
【００１１】図１のコンピュータシステムを改良した従
来の構成を図２に示す。図２に示すコンピュータシステ
ムは２本の別個のバス１０９及び１１１を有する。それ
ぞれのバスは対応するバスコントローラ１０５，１０７
を有し、各バスコントローラ１０５，１０７はそれぞれ
対応するバスコントローラ用クロック１０６及び１０８
を有する。バス１１１には高速周辺装置１１２（すなわ
ち、高いバスクロック周波数で動作することができる周
辺装置）が結合し、バス１０９には低速周辺装置１１０
（すなわち、低いバスクロック周波数でのみ動作する周
辺装置）が結合している。図２のコンピュータシステム
では、高速周辺装置の速度を活用することにより効率と
性能は向上するが、図２のコンピュータシステムを実現
するためには余分のハードウェアが必要であるので、シ
ステム全体のコストは相当に高くなり、物理的なサイズ
も大きくなってしまう。
【００１２】そこで、本発明の動的速度バスアーキテク
チャの好ましい一実施例を示す図３に関して説明する。
図示する通り、システム素子間で情報を通信するための
バス２０３は１本だけである。周辺装置２０４はこのバ
ス２０３に結合している。周辺装置２０４は高速周辺装
置と、低速周辺装置の双方を含む。バス２０３を介する
装置間の通信を管理するバスコントローラ２００が設け
られている。プロセッサ１００は通信回線２１０を介し
てバスコントローラ２００に結合している。図３に示す
ように、バスコントローラ用クロック発生器２０１は信
号線２１４を介してバスコントローラ２００に結合して
いる。バスコントローラ用クロック発生器２０１は、少
なくとも２つの異なる周波数をもつクロック信号を発生
する手段を含む。バスコントローラ用クロック発生器２
０１が発生する第１のクロック信号は、バス２０３に結
合する低速周辺装置により使用される。バスコントロー
ラ用クロック発生器２０１が発生する第２のクロック信
号は、バス２０３に結合する高速周辺装置により使用さ
れる。バスコントローラ用クロック発生器２０１の内部
アーキテクチャについては後に図５を参照しながら説明
する。
【００１３】再び図３を参照すると、本発明の好ましい
実施例はバス要求復合素子（復合ブロック）２０２を含
む。復合ブロック２０２は信号線２１３を介してバスコ
ントローラ用クロック発生器２０１に結合すると共に、
信号線２１２を介してプロセッサ１００に結合してい
る。信号線２１２はバスコントローラ２００に至る信号
線２１０から分岐している。プロセッサ１００からバス
コントローラ２００に供給されるのと同じ信号が復合ブ
ロック２０２に供給される。それらの信号については以
下にさらに詳細に説明する。
【００１４】復合ブロック２０２はプロセッサ１００か
ら信号線２１２を介してバスアクセス要求を受信する。
復合ブロック２０２は、プロセッサ１００が発した特定
のアクセス要求に対応するバスクロック周波数を決定す
る働きをする。適切なバスクロック周波数を選択したな
らば、復合ブロック２０２はバスコントローラ用クロッ
ク発生器２０１に選択した周波数を通知し、それによ
り、バス２０３を新たなクロック周波数で動作させる。
復合ブロック２０２は、さらに、バス信号遮蔽をイネー
ブル又はディスエーブルする。次に、図４を参照して、
復合ブロック２０２の動作を説明する。
【００１５】図４に関して説明すると、プロセッサ１０
０から信号線２１２を介していくつかの信号が入力とし
て復合ブロック２０２に供給される。それらと同じ信号
はバスコントローラ２００にも供給される。アドレス線
４０１の信号は復合ブロック２０２への入力であり、プ
ロセッサ１００により、プロセッサ１００が通信を成立
させようとしている周辺装置を識別するために使用され
る。本発明の好ましい実施例では、所定の範囲のアドレ
スがある特定の周辺装置と関連するようになっている。
たとえば、Ａ００００〜ＢＦＦＦＦ（１６進数）の範囲
のアドレスはビデオメモリに対応する。プロセッサ１０
０がＡ００００〜ＢＦＦＦＦの範囲にある記憶場所をア
クセスする場合、そのアドレスがバス２０３に現れたと
きにビデオ周辺装置の回路は応答する。プロセッサのア
ドレスを特定の周辺装置にマッピングする方法は、当該
技術では良く知られている。本発明では、復合ブロック
２０２はアドレス線４０１の信号を使用して、プロセッ
サ１００がどの周辺装置をアクセスしているかを判定す
る。このようにして、各周辺装置と１つのバスクロック
周波数を関連づけることができるのである。復合ブロッ
ク２０２は、プロセッサ１００によりアドレス線４０１
に供給されるアドレスに基づいて正しいバスクロック周
波数を選択する。さらに、アドレス線４０１のアドレス
と、信号線４０２の指令信号の組合わせに基づいてバス
クロック周波数を確定しても良い。次に、指令信号につ
いて説明する。
【００１６】信号線２１２に供給されるもう１つの信号
はプロセッサ指令信号４０２である。プロセッサ指令信
号４０２は、アドレス線４０１のアドレスにより識別さ
れた周辺装置に対して実行されているアクセスの型を表
わす。指令信号線４０２の信号で識別されるアクセスの
型にはメモリ読取り，メモリ書込み，入出力装置読取
り，入出力装置書込み，データアクセス及び指令アクセ
スがある。バスコントローラ２００がそれらの指令信号
をどのように利用するかは当該技術では良く知られてい
る。復合ブロック２０２はプロセッサ指令信号線４０２
の信号を使用して、特定の周辺装置に対して実行されて
いるアクセスの型を判定する。アクセス指令を知れば、
周辺装置に対して実行されるアクセスのそれぞれの型と
１つのバスクロック周波数を関連づけることができる。
アクセスの型によっては、他のアクセスと比べて完了す
るまでに要する時間が短いこともある。周辺装置が同じ
でも、そのような事態は起こりうる。アクセスの型ごと
にバスクロック周波数を割当てることにより、周辺装置
に対するアクセスを最適化することができる。復合ブロ
ック２０２は、プロセッサ１００により指令信号線４０
２に供給される指令に基づいて正しいバスクロック周波
数を選択する。たとえば、先に述べたようなビデオ周辺
装置を表わすアドレスがアドレス線４０１に供給された
とする。そのようなビデオ装置は、アクセスの型によっ
ては、高速モード（すなわち、高いほうのバスクロック
周波数を使用するモード）で動作することができる。そ
のような高速モード型のアクセスは、データアクセス
（すなわち、制御アクセスではない）と組合わされたメ
モリ読取りサイクル又はメモリ書込みサイクルの間に起
こりうる。このアクセスの型は指令信号線４０２の指令
により識別される。従って、この例についていえば、
１）高速周辺装置がアドレッシングされている，２）メ
モリアクセスサイクルが指定されている，及び３）デー
タサイクルが指定されているという３つの条件に当ては
まる場合には、復合ブロック２０２は信号線２１３を介
して高速バスサイクルをイネーブルする。特定のクロッ
ク周波数をトリガするためにアドレス信号と、指令信号
の別の組合わせを使用しても良いことは当業者には明白
であろう。
【００１７】復合ブロック２０２にはさらに別の２つの
信号が入力として供給される。信号線４０３のプロセッ
ササイクル開始信号は、バスサイクルがプロセッサ１０
０によりいつ開始されたかを指示するために使用され
る。サイクル開始信号４０３が印加されると、アドレス
線４０１及び指令信号線４０２で有効情報をラッチする
ことができる。印加されたサイクル開始信号を受信した
すぐ後に、信号線２１３を介してバスコントローラ用ク
ロック発生器２０１へ適正なバスサイクル周波数が出力
される。信号線４０４のバスコントローラサイクル完了
信号は、周辺装置に対するアクセスが完了したときに、
バスコントローラ２００により印加される。この信号
は、復合ブロック２０２により、高速サイクルが完了し
たときにバスサイクル周波数を通常の（すなわち、低速
の）クロックに戻すために使用される。これらの信号の
順序づけのタイミング図を図８に示す。
【００１８】次に、図５を参照すると、図５には、バス
コントローラ用クロック発生器２０１の内部アーキテク
チャが示されている。クロック発生器２０１は基本クロ
ック発生器２２０を含む。基本クロック発生器２２０
は、通常は特定のシステムにおける最も速いバスサイク
ルの２倍の周波数で動作する単純な発振器として実現で
きる。好ましい実施例では、基本クロック発生器２２０
は一定の４８Ｍｈｚのクロック信号を発生する。基本ク
ロック発生器の信号５０１を図７に示す。
【００１９】図５に戻ると、動的速度クロック発生器２
２１が示されている。動的速度クロック発生器２２１は
信号線２２４の一定基本クロック信号と、復合ブロック
２０２から信号線２１３を介して供給されるクロック周
波数選択信号とを受信する。動的速度クロック発生器２
２１の内部の回路を使用して、信号線２１３のクロック
周波数選択信号により指定される周波数選択に対応する
値だけ、基本クロック周波数を減少させる。このように
して低くした基本クロック周波数を信号線２１４を介し
てバスコントローラ２００へ出力する。復合ブロック２
０２の選択信号によって選択される周波数が様々に変わ
るのにつれて、バスコントローラ２００へ出力されるク
ロック信号は、復合ブロック２０２が行う選択に応答し
て周波数を変化させる。従って、クロック発生器２２１
は動的クロック周波数発生装置なのである。別の実施例
は、別のものに基づく１つのクロック周波数のフェーズ
ロックループを使用して様々なクロック周波数を発生さ
せても良い。
【００２０】１つのクロック周波数から別のクロック周
波数への遷移にグリッチが伴ってはならない。ここで
は、所定のシステムについて最短の有効活動クロック状
態より短い持続時間の活動クロック状態としてグリッチ
を定義する。グリッチのない遷移を得るために、本発明
は図６，図７に示すような状態機械を使用する。
【００２１】図６には、動的速度クロック発生器２２１
の内部の回路の状態図が示されている。本発明の好まし
い実施例では、２つの異なるクロック周波数、すなわ
ち、１）低速クロックと，２）高速クロックとを発生す
るために、３つの状態を規定している。それらの状態
は、当業者には良く知られているプログラム可能論理装
置（ＰＬＤ）を使用して実現される。装置１（６０１）
では、値１が信号線２１４を介してバスコントローラ２
００へ出力される。状態１は基本クロックサイクル１回
（すなわち、基本クロック信号の１つの立上り端から次
の立上り端までの持続時間）だけ継続する。状態１が終
わると、図６の状態機械は状態２（６０２）へ移行す
る。状態２では、状態機械は０の値を信号線２１４を介
してバスコントローラ２００へ出力する。状態２も基本
クロックサイクル１回だけ続く。状態２が終了した時点
で、信号線２１３の周波数選択信号を試験する。復合ブ
ロック２０２が高速クロック信号を要求している場合、
図６の状態機械の経路６０６をとって状態１に戻り、再
び値０を信号線２１４を介してバスコントローラ２００
へ出力する。高速クロック信号が選択される間のこのよ
うな状態遷移は、図７に示す信号５０２を発生させると
いう効果を示す。好ましい実施例の状態機械を使用する
と、信号５０２は基本クロック信号周波数５０１の二分
の一（１／２）の周波数を得る。好ましい実施例では、
信号５０２の周波数は２４Ｍｈｚである。
【００２２】再び図７を参照すると、復合ブロック２０
２が高速クロック信号を要求しなかった（すなわち、通
常の高速クロックが要求された）場合には、状態２から
経路６０７をとる。この場合、図６の状態機械は状態３
（６０３）に移行する。状態３では、基本クロックサイ
クル１回だけ、値０が信号線２１４を介してバスコント
ローラ２００へ出力される。このサイクルが完了する
と、無条件に経路６０８をとって状態１に戻り、再び値
０を信号線２１４を介して基本クロックサイクル１回だ
けバスコントローラ２００へ出力する。低速（すなわ
ち、高速ではない）クロック信号が選択される間のこの
ような状態遷移の結果、図７に示す信号５０３が発生さ
れる。図７に示すように、信号５０３は基本クロックサ
イクル１回だけ印加され、基本クロックサイクル２回に
わたり印加されない。信号５０３の立上り端は基本クロ
ック信号５０１の２つおきの立上り端ごとに起こる。従
って、動的速度クロック発生器２２１が発生する高速ク
ロック信号５０２は基本クロック信号５０１の二分の一
（１／２）の周波数を有する信号であり、同様に、動的
速度クロック発生器２２１が発生する低速（すなわち、
高速ではない）クロック信号５０３は基本クロック信号
５０１の三分の一（１／３）の周波数を有する信号であ
る。好ましい実施例の状態機械を使用すると、これらの
動的クロック周波数遷移はグリッチ又は他のスプリアス
遷移信号を伴わずに起こる。図７に示す二分の一信号
（５０３）又は三分の一信号（５０３）の他に追加のク
ロック周波数を発生させるために、図６に示す状態機械
にさらに別の状態を追加しても良いことは当業者には明
白であろう。このように、動的速度クロック発生器２２
１は、復合ブロック２０２が実行する周波数選択に応答
して、動的速度クロック信号を発生するのである。
【００２３】選択した周波数のクロック信号は信号線２
１４を介してバスコントローラ２００に供給される。そ
こで、バスコントローラ２００は、信号線２１４を介し
てバスコントローラ２００に供給されたクロック信号を
使用して、適切な周辺装置に対するアクセスを開始す
る。高速周辺装置に対するアクセスの場合、通常の（す
なわち、低速）クロックサイクルを使用するときよりも
短い時間でアクセスを完了することができる。周辺装置
へのアクセスが完了したならば、バスコントローラ２０
０はバスコントローラサイクル完了信号４０４を印加す
る。この信号は復合ブロック２０２により受信される。
復合ブロック２０２は、バスコントローラサイクル完了
信号４０４を受信すると、信号線２１３を介して高速ク
ロックサイクルの選択を中止する。その後は、再び高速
クロックアクセスが復合ブロック２０２により報知され
るまで、バスコントローラ２００には低速クロック信号
５０３が供給される。
【００２４】コンピュータシステムによっては、特定の
周辺装置がバス２０３に定クロック信号が現れているこ
とを要求する場合もある。そのようなシステムは、本発
明の動的速度クロック発生器がバスコントローラ２００
に供給されるクロックの周波数を変更してしまったなら
ば、適正に動作できないであろう。これらの周辺装置に
対応するために、バスコントローラ用クロック発生器２
０１は定周波数基準クロックをさらに発生する。この基
準クロックは、素子２２２の内部の、基本クロック発生
器２２０のクロック信号をクロック源として使用する回
路により発生される。従って、素子２２２は信号線２２
５を介して基本クロック発生器２２０に結合している。
このようにして定周波数クロックを発生する方法は当該
技術では良く知られている。素子２２２のクロック出力
端子は信号線２１５を介してバス２０３に直接結合して
いる。
【００２５】コンピュータシステムによっては、バスが
高いクロック速度で動作している間にバスに信号が存在
していると、その信号がコンピュータシステムのあらか
じめ確定されているバス仕様に違反することがある。バ
ス仕様の違反を防止するために、高速バス動作の進行中
に違反信号をディスエーブルしなければならない。本発
明は、バスの高速動作に適合しないバス信号を遮蔽、す
なわち、ディスエーブルする回路を設けている。図３に
は、この回路を信号遮蔽論理２４０として示してある。
信号遮蔽論理２４０は復合ブロック２０２に結合すると
共に、信号線２４２を介してバス２０３に直接結合して
いる。
【００２６】特定のバスシステムについて、高速バス動
作でバス仕様に違反すると考えられる信号を識別する。
そのような信号をディスエーブルする回路が信号遮蔽論
理２４０に含まれている。コンピュータシステムの動作
中、復合ブロック２０２は、先に述べたように、高速バ
ス動作が要求されているか又は低速バス動作が要求され
ているかを判定する。高速バス動作が要求されている場
合、復合ブロック２０２は信号線２４１の信号により信
号遮蔽論理２４０をイネーブルする。イネーブル信号に
応答して、信号遮蔽論理２４０は先に確定されたバス信
号を信号線２４２を介してディスエーブルする。信号
は、特定の信号をその特定の信号の論理に従ってハイ状
態，ロー状態又は３状態に保持することにより遮蔽され
る。信号が保持される状態は、バスが高速クロックを使
用して動作している間のその信号の有効状態となるよう
に確保される。通常の、すなわち、低速のバス動作の間
には、復合ブロック２０２は信号線２４１の信号により
信号遮蔽論理２４０をディスエーブルする。ディスエー
ブルされると、信号遮蔽論理２４０はバス２０３に現れ
る信号には影響を与えない。このようにして、動的速度
バス動作のあらゆる段階でバス仕様に適合させるのであ
る。
【００２７】以上、コンピュータシステムバスの速度を
動的に調整するのに有用である動的速度バス制御手段及
び動的速度バス制御方法を開示した。本発明を特定の１
つの実施例に関連して示したが、それが本発明を限定す
ると考えるべきではなく、本発明は特許請求の範囲によ
ってのみ限定される。
【図面の簡単な説明】
【図１】従来の典型的なコンピュータシステムのバスア
ーキテクチャを示す図。
【図２】速度の異なる周辺装置に対して２本の別個のバ
スを使用する従来のバスアーキテクチャを示す図。
【図３】本発明の動的速度バスアーキテクチャを示す
図。
【図４】本発明の復合素子を示す図。
【図５】本発明のクロック発生器を示す図。
【図６】本発明のクロック発生器の動作を示す状態図。
【図７】本発明のクロック発生器の状態機械タイミング
図。
【図８】本発明の復合ブロックのタイミング図。
【符号の説明】
１００ プロセッサ ２００ バスコントローラ ２０１ バスコントローラ用クロック発生器 ２０２ 復合ブロック ２０３ バス ２０４ 周辺装置 ２２０ 基本クロック発生器 ２２１ 動的速度クロック発生器 ２２２ 素子 ２４０ 信号遮蔽論理

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 バスと，前記バスに結合する少なくとも
    １つの低速周辺装置と，前記バスに結合する少なくとも
    １つの高速周辺装置と，これらの周辺装置と通信するプ
    ロセッサとを有するコンピュータシステムにおいて，前
    記バスに結合し、前記プロセッサ及び前記周辺装置によ
    る前記バスを介する通信を管理するバス制御手段と；前
    記バス制御手段に結合し、前記低速周辺装置により使用
    される第１のクロック信号と，前記高速周辺装置により
    使用される第２のクロック信号という少なくとも２つの
    異なる周波数をもつクロック信号を発生するクロック信
    号発生手段と；前記プロセッサ及び前記クロック信号発
    生手段に結合し、前記バス制御手段により前記バスに供
    給されることになる前記クロック信号の一方を選択する
    選択手段とを具備する動的速度バスコントローラ。
  2. 【請求項２】 バスと，前記バスに結合する少なくとも
    １つの低速周辺装置と，前記バスに結合する少なくとも
    １つの高速周辺装置と，これらの周辺装置と通信するプ
    ロセッサとを有するコンピュータシステムにおいて、前
    記低速周辺装置により使用される第１のクロック信号
    と，前記高速周辺装置により使用される第２のクロック
    信号という少なくとも２つの異なる周波数をもつクロッ
    ク信号を使用して前記周辺装置をアクセスする手段を具
    備する動的速度バスコントローラ。
  3. 【請求項３】 バスと，前記バスに結合する少なくとも
    １つの低速周辺装置と，前記バスに結合する少なくとも
    １つの高速周辺装置と，これらの周辺装置と通信するプ
    ロセッサとを有するコンピュータシステムにおいて，少
    なくとも２つの異なる周波数をもつクロック信号を発生
    する過程と；前記プロセッサが発する周辺装置アクセス
    要求に応答して前記クロック信号の中の１つを選択する
    過程と；前記選択したクロック信号を前記バスに供給
    し、そのとき、前記低速周辺装置へのアクセスのために
    第１のクロック信号を供給し、前記高速周辺装置へのア
    クセスのために第２のクロック信号を供給する過程とか
    ら成る前記バスを異なる速度で動作させる方法。
  4. 【請求項４】 バスと，前記バスに結合する少なくとも
    １つの低速周辺装置と，前記バスに結合する少なくとも
    １つの高速周辺装置と，これらの周辺装置と通信するプ
    ロセッサとを有するコンピュータシステムにおいて、前
    記低速周辺装置により使用される第１のクロック信号
    と，前記高速周辺装置により使用される第２のクロック
    信号という少なくとも２つの異なる周波数をもつクロッ
    ク信号を使用して前記周辺装置をアクセスする方法。
JP4029106A 1991-02-01 1992-01-21 コンピュータシステム及びその動作方法 Pending JPH07271721A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US649,604 1976-01-16
US64960491A 1991-02-01 1991-02-01

Publications (1)

Publication Number Publication Date
JPH07271721A true JPH07271721A (ja) 1995-10-20

Family

ID=24605516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4029106A Pending JPH07271721A (ja) 1991-02-01 1992-01-21 コンピュータシステム及びその動作方法

Country Status (4)

Country Link
US (1) US5491814A (ja)
JP (1) JPH07271721A (ja)
GB (1) GB2252432B (ja)
HK (1) HK153795A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641744B1 (ko) * 1997-12-18 2006-11-06 톰슨 라이센싱 고속 데이터 버스 드라이버
JP2007519997A (ja) * 2003-12-31 2007-07-19 インテル・コーポレーション Ｐｃｉ／ｐｃｉ−ｘ標準ホットプラグコントローラ（ｓｈｐｃ）コマンドステイタスの信号伝達の方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0817992B1 (en) * 1995-03-31 2014-12-24 Intel Corporation Method and apparatus for selecting an optimal system bus clock in a highly scalable computer system
US6327667B1 (en) * 1995-05-12 2001-12-04 Compaq Computer Corporation Apparatus and method for operating clock sensitive devices in multiple timing domains
GB2304427A (en) * 1995-08-19 1997-03-19 Motorola Israel Ltd Dynamic clock rate control
JPH0962621A (ja) * 1995-08-30 1997-03-07 Toshiba Corp コンピュータシステムおよびコマンドサイクル切換え方法
US5838995A (en) * 1995-12-18 1998-11-17 International Business Machines Corporation System and method for high frequency operation of I/O bus
US5758133A (en) * 1995-12-28 1998-05-26 Vlsi Technology, Inc. System and method for altering bus speed based on bus utilization
US5812878A (en) * 1996-05-10 1998-09-22 Apple Computer, Inc. System for DMA transfer wherein controller waits before execution of next instruction until a counter counts down from a value loaded by said controller
US5781766A (en) * 1996-05-13 1998-07-14 National Semiconductor Corporation Programmable compensating device to optimize performance in a DRAM controller chipset
US5774704A (en) * 1996-07-29 1998-06-30 Silicon Graphics, Inc. Apparatus and method for dynamic central processing unit clock adjustment
US6272646B1 (en) * 1996-09-04 2001-08-07 Cypress Semiconductor Corp. Programmable logic device having an integrated phase lock loop
US6076170A (en) * 1996-09-16 2000-06-13 Motorola Method and apparatus for selectively programming access time in a data processor
EP0859320B1 (en) * 1996-10-31 2003-05-02 Texas Instruments Incorporated A configurable expansion bus controller
US5802355A (en) * 1996-12-10 1998-09-01 International Business Machines Corporation Multi-processor system using processors of different speeds
JPH10232853A (ja) * 1997-02-18 1998-09-02 Toshiba Corp シリアルデータ転送回路
US6105145A (en) * 1997-02-27 2000-08-15 Masterpiece Software, Ltd. System and method for generating high resolution clockticks in a computer system
US5937167A (en) * 1997-03-31 1999-08-10 International Business Machines Corporation Communication controller for generating four timing signals each of selectable frequency for transferring data across a network
US5958011A (en) * 1997-03-31 1999-09-28 International Business Machines Corporation System utilizing mastering and snooping circuitry that operate in response to clock signals having different frequencies generated by the communication controller
US5931920A (en) * 1997-08-05 1999-08-03 Adaptec, Inc. Command interpreter system in an I/O controller
US6105075A (en) * 1997-08-05 2000-08-15 Adaptec, Inc. Scatter gather memory system for a hardware accelerated command interpreter engine
US5958033A (en) * 1997-08-13 1999-09-28 Hewlett Packard Company On- the-fly partitionable computer bus for enhanced operation with varying bus clock frequencies
US7363401B1 (en) * 1997-12-15 2008-04-22 Intel Corporation Method and apparatus for controlling bus transactions depending on bus clock frequency
US6693678B1 (en) 1997-12-18 2004-02-17 Thomson Licensing S.A. Data bus driver having first and second operating modes for coupling data to the bus at first and second rates
US6504854B1 (en) * 1998-04-10 2003-01-07 International Business Machines Corporation Multiple frequency communications
US6185692B1 (en) * 1998-05-12 2001-02-06 International Business Machine Corporation Data processing system and method for dynamically setting bus clock frequency in response to a number of loads
US6539443B1 (en) * 1998-08-12 2003-03-25 Intel Corporation Bus communication and transfer rate negotiation system
US6523071B1 (en) * 1999-11-05 2003-02-18 Hewlett-Packard Company Process and apparatus for configuring the direct memory access transfer mode of a motherboard or host computer
JP2001318879A (ja) * 2000-05-11 2001-11-16 Fuji Photo Film Co Ltd 集積回路およびその制御方法
JP2002215333A (ja) * 2001-01-15 2002-08-02 Nec Microsystems Ltd データ転送システム及びそれを備えるコンピュータ
US6690224B1 (en) 2001-06-27 2004-02-10 Cypress Semiconductor Corp. Architecture of a PLL with dynamic frequency control on a PLD
DE10148134B4 (de) * 2001-09-28 2007-04-19 Infineon Technologies Ag Verfahren zur Busansteuerung
TW533357B (en) * 2001-12-14 2003-05-21 Via Tech Inc Method of hot switching the data transmission rate of bus
TW544991B (en) * 2002-02-07 2003-08-01 Via Tech Inc IDE control device suitable for various kinds of clock specifications
FR2870368B1 (fr) * 2004-01-27 2006-12-15 Atmel Corp Procede et dispositif pour piloter de multiples peripheriques avec des frequences d'horloge differentes dans un circuit integre
US20050262376A1 (en) * 2004-05-21 2005-11-24 Mcbain Richard A Method and apparatus for bussed communications
US7725759B2 (en) 2005-06-29 2010-05-25 Sigmatel, Inc. System and method of managing clock speed in an electronic device
US20070083688A1 (en) * 2005-10-06 2007-04-12 Matsushita Electric Industrial Co., Ltd. Common memory transfer control circuit and common memory transfer control system
US7893772B1 (en) 2007-12-03 2011-02-22 Cypress Semiconductor Corporation System and method of loading a programmable counter

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5266346A (en) * 1975-11-29 1977-06-01 Tokyo Electric Co Ltd Synch. clock control of microcomputer system
JPS56140459A (en) * 1980-04-04 1981-11-02 Hitachi Ltd Data processing system
US4507732A (en) * 1981-10-05 1985-03-26 Burroughs Corporation I/O subsystem using slow devices
US4725944A (en) * 1983-11-14 1988-02-16 Tandem Computers Incorporated Electronic communication clocking mechanism
US4819164A (en) * 1983-12-12 1989-04-04 Texas Instruments Incorporated Variable frequency microprocessor clock generator
US4631702A (en) * 1984-02-28 1986-12-23 Canadian Patents and Deveopment Limited--Societe Canadienne des Brevets et d'Exploitation Limitee Computer speed control
US4719593A (en) * 1984-07-09 1988-01-12 Advanced Micro Devices, Inc. Apparatus for generating digital timing waveforms
US4740891A (en) * 1985-05-06 1988-04-26 Tektronix, Inc. Asynchronous state machine
US4835728A (en) * 1986-08-13 1989-05-30 Amdahl Corporation Deterministic clock control apparatus for a data processing system
US5125088A (en) * 1986-09-08 1992-06-23 Compaq Computer Corporation Computer system speed control at continuous processor speed
US4823262A (en) * 1987-06-26 1989-04-18 Honeywell Bull Inc. Apparatus for dynamically switching the clock source of a data processing system
US5159679A (en) * 1988-09-09 1992-10-27 Compaq Computer Corporation Computer system with high speed data transfer capabilities
JPH0276056A (ja) * 1988-09-13 1990-03-15 Toshiba Corp 情報処理装置
US5179667A (en) * 1988-09-14 1993-01-12 Silicon Graphics, Inc. Synchronized DRAM control apparatus using two different clock rates
US5163146A (en) * 1988-10-14 1992-11-10 International Business Machines Corporation System responsive to interrupt levels for changing and restoring clock speed by changing and restoring a register value
JPH0387909A (ja) * 1989-05-10 1991-04-12 Seiko Epson Corp 情報処理装置およびマイクロプロセッサ
US4970418A (en) * 1989-09-26 1990-11-13 Apple Computer, Inc. Programmable memory state machine for providing variable clocking to a multimode memory
US5021985A (en) * 1990-01-19 1991-06-04 Weitek Corporation Variable latency method and apparatus for floating-point coprocessor
US5077686A (en) * 1990-01-31 1991-12-31 Stardent Computer Clock generator for a computer system
US5263172A (en) * 1990-04-16 1993-11-16 International Business Machines Corporation Multiple speed synchronous bus having single clock path for providing first or second clock speed based upon speed indication signals

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641744B1 (ko) * 1997-12-18 2006-11-06 톰슨 라이센싱 고속 데이터 버스 드라이버
JP2007519997A (ja) * 2003-12-31 2007-07-19 インテル・コーポレーション Ｐｃｉ／ｐｃｉ−ｘ標準ホットプラグコントローラ（ｓｈｐｃ）コマンドステイタスの信号伝達の方法

Also Published As

Publication number Publication date
GB9118667D0 (en) 1991-10-16
GB2252432B (en) 1994-09-28
US5491814A (en) 1996-02-13
HK153795A (en) 1995-10-06
GB2252432A (en) 1992-08-05

Similar Documents

Publication Publication Date Title
JPH07271721A (ja) コンピュータシステム及びその動作方法
US5471587A (en) Fractional speed bus coupling
US5381543A (en) Processor system with dual clock
US5041962A (en) Computer system with means for regulating effective processing rates
JPH11120120A (ja) カードバス用インターフェース回路及びそれを有するカードバス用ｐｃカード
US5564042A (en) Asynchronous clock switching between first and second clocks by extending phase of current clock and switching after a predetermined time and appropriated transitions
US5469547A (en) Asynchronous bus interface for generating individual handshake signal for each data transfer based on associated propagation delay within a transaction
US5519872A (en) Fast address latch with automatic address incrementing
US6948017B2 (en) Method and apparatus having dynamically scalable clock domains for selectively interconnecting subsystems on a synchronous bus
US5442775A (en) Two clock microprocessor design with stall
US5546567A (en) System for limiting change in bus clock frequency to duration of I/O operation upon completion signal
JPH0271344A (ja) マイクロコンピユータ・システム
US5644734A (en) Method and apparatus for multiplexing bus connector signals with sideband signals
US5754825A (en) Lower address line prediction and substitution
US5960180A (en) Host adapter integrated circuit having autoaccess pause
US6954873B2 (en) Implementation of wait-states
EP0798645B1 (en) Bus controller and information processing device
US5235694A (en) Multi i/o device system using temporary store of ram data when associated communicating i/o devices are operating at various clocking phases
US20030041276A1 (en) Semiconductor device allowing control of clock supply to processor on a clock cycle basis
JPH0973429A (ja) コンピュータシステム及びバス間制御回路
JP2001134341A (ja) クロック供給方式
US6421280B1 (en) Method and circuit for loading data and reading data
JPH11110363A (ja) マルチプロセッサシステム
JPH0542525Y2 (ja)
US6016551A (en) Method and apparatus for masking and unmasking a clock signal in an integrated circuit