JPH11328003A - メモリ制御システム - Google Patents

Abstract

(57)【要約】 【課題】 簡単な制御および回路構成で、周波数互換性
のある同期式記録媒体および非同期式記録媒体のアクセ
スサイクルを合致させることが可能なメモリ制御システ
ム。 【解決手段】 非同期式記録媒体１０６のアクセスサイ
クルの待ち時間に対して、同期式記録媒体１０６のアク
セスサイクルの待ち時間の整合性がないときは、待ち時
間の整合性がとれるように、カウンタ２０１で同期式記
録媒体１０６の待ち時間を構成するウェイトサイクルの
分周比を決定して時間間隔が変更された変更クロックを
生成し、この変更クロックとシステムクロック信号とを
セレクタ２０２で切り替えて出力することにより、同期
式記録媒体１０６に対してアクセス制御を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、周波数互換性のあ
る、非同期式および同期式の記録媒体に対して制御可能
なメモリ制御システムに関する。

【０００２】

【従来の技術】従来、メモリ制御装置を備えたシステム
において、そのシステム内に非同期ＲＯＭを使用した場
合には、そのアクセスタイムにウェイトサイクルを挿入
する形でアクセスサイクルを生成している。そして、そ
の非同期ＲＯＭを使用する同一のシステムを用いて、同
期ＲＯＭを動作させるような場合には、非同期ＲＯＭの
動作スペック（specs ）で生成したアクセスサイクルに
合致するように、シーケンサを可変にしたり、データ出
力のためのレーテンシー（latency ）を可変にすること
によって、データの入出力制御を行っている。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
システムにおいては、周波数互換性のある同期式ＲＯＭ
と非同期式ＲＯＭとのアクセスサイクルを合致させるた
めに、シーケンサの回路が複雑化したり、場合によって
は、同期ＲＯＭ側でマッチング（整合）するレーテンシ
ーの設定が不可能となる問題がある。

【０００４】そこで、本発明の目的は、簡単な制御およ
び回路構成によって、周波数互換性のある同期式記録媒
体および非同期式記録媒体のアクセスサイクルを合致さ
せることが可能なメモリ制御システムを提供することに
ある。

【０００５】

【課題を解決するための手段】本発明は、周波数互換性
のある、非同期式および同期式の記録媒体に対して制御
可能なシステムであって、記録媒体が同期式か非同期式
かを判別する判別手段と、前記記録媒体が同期式記録媒
体であると判別された場合、非同期式記録媒体の動作仕
様を表わす待ち時間を含むアクセスサイクルを記録する
記録手段と、前記記録された非同期式記録媒体のアクセ
スサイクルの待ち時間に対して、前記同期式記録媒体の
アクセスサイクルの待ち時間の整合性があるか否かを比
較する比較手段と、前記待ち時間の整合性がない場合、
当該待ち時間の整合性がとれるように、前記同期式記録
媒体の待ち時間の時間間隔を変更する変更手段とを具え
ることによって、メモリ制御システムを構成する。

【０００６】また、本発明は、周波数互換性のある、非
同期式および同期式の記録媒体に対して制御可能なシス
テムであって、前記非同期式および前記同期式の記録媒
体のうち、動作させる側の記録媒体の同期方式を判別す
る判別手段と、前記動作させる側の記録媒体の同期方式
が判別された場合、他方の非動作側の記録媒体の動作仕
様を表わす待ち時間を含むアクセスサイクルを記録する
記録手段と、前記記録された非動作側の記録媒体のアク
セスサイクルの待ち時間に対して、前記動作させる側の
記録媒体のアクセスサイクルの待ち時間の整合性がある
か否かを比較する比較手段と、前記待ち時間の整合性が
ない場合、当該待ち時間の整合性がとれるように、前記
動作させる側の記録媒体の待ち時間の時間間隔を変更す
る変更手段とを具えることによって、メモリ制御システ
ムを構成する。

【０００７】また、本発明は、非同期式記録媒体の動作
仕様で、当該非同期式記録媒体、ならびに、当該非同期
式記録媒体と周波数互換性のある同期式記録媒体に対し
て制御可能な装置であって、前記非同期式記録媒体のア
クセスサイクルの待ち時間に対して、前記同期式記録媒
体のアクセスサイクルの待ち時間の整合性がない場合、
前記待ち時間の整合性がとれるように、前記同期式記録
媒体の待ち時間の時間間隔を変更する変更手段を具える
ことによって、メモリ制御装置を構成する。

【０００８】また、本発明は、周波数互換性のある、非
同期式および同期式の記録媒体に対して制御可能な制御
方法であって、記録媒体が同期式か非同期式かを判別す
る判別工程と、前記記録媒体が同期式記録媒体と判別さ
れた場合、非同期式記録媒体の動作仕様を表わす待ち時
間を含むアクセスサイクルを記録する記録工程と、前記
記録された非同期式記録媒体のアクセスサイクルの待ち
時間に対して、前記同期式記録媒体のアクセスサイクル
の待ち時間の整合性があるか否かを比較する比較工程
と、前記待ち時間の整合性がない場合、当該待ち時間の
整合性がとれるように、前記同期式記録媒体の待ち時間
の時間間隔を変更する変更工程とを具えることによっ
て、メモリ制御方法を提供する。

【０００９】また、本発明は、周波数互換性のある、非
同期式および同期式の記録媒体に対して制御可能な制御
方法であって、前記非同期式および前記同期式の記録媒
体のうち、動作させる側の記録媒体の同期方式を判別す
る工程と、前記動作させる側の記録媒体の同期方式が判
別された場合、他方の非動作側のの記録媒体の動作仕様
を表わす待ち時間を含むアクセスサイクルを記録する工
程と、前記記録された非動作側の記録媒体のアクセスサ
イクルの待ち時間に対して、前記動作させる側の記録媒
体のアクセスサイクルの待ち時間の整合性があるか否か
を比較する工程と、前記待ち時間の整合性がない場合、
当該待ち時間の整合性がとれるように、前記動作させる
側の記録媒体の待ち時間の時間間隔を変更する工程とを
具えることによって、メモリ制御方法を提供する。

【００１０】また、本発明は、コンピュータによって、
データ転送の制御をするための制御プログラムを記録し
た記録媒体であって、該制御プログラムはコンピュータ
に、非同期式記録媒体の動作仕様で、当該非同期式記録
媒体、ならびに、当該非同期式記録媒体と周波数互換性
のある同期式記録媒体を動作させる場合において、記録
媒体が同期式か非同期式かを判別させ、前記記録媒体を
同期式記録媒体と判別させたとき、非同期式記録媒体の
動作仕様を表わす待ち時間を含むアクセスサイクルを記
録させ、前記記録させた非同期式記録媒体のアクセスサ
イクルの待ち時間に対して、前記同期式記録媒体のアク
セスサイクルの待ち時間の整合性があるか否かを比較さ
せ、前記待ち時間の整合性がない場合、当該待ち時間の
整合性がとれるように、前記同期式記録媒体の待ち時間
の時間間隔を変更させることによって、データ転送制御
プログラムを記録した記録媒体を提供することができ
る。

【００１１】また、本発明は、コンピュータによって、
データ転送の制御をするための制御プログラムを記録し
た記録媒体であって、該制御プログラムはコンピュータ
に、非同期式および同期式の記録媒体のうち、動作させ
る側の記録媒体の同期方式を判別させ、前記動作させる
側の記録媒体の同期方式を判別させた場合、他方の非動
作側の記録媒体の動作仕様を表わす待ち時間を含むアク
セスサイクルを記録させ、前記記録させた非動作側の記
録媒体のアクセスサイクルの待ち時間に対して、前記動
作させる側の記録媒体のアクセスサイクルの待ち時間の
整合性があるか否かを比較させ、前記待ち時間の整合性
がない場合、当該待ち時間の整合性がとれるように、前
記動作させる側の記録媒体の待ち時間の時間間隔を変更
させることによって、データ転送制御プログラムを記録
した記録媒体を提供する。

【００１２】ここで、前記変更手段は、前記同期式記録
媒体の待ち時間を構成するウェイトサイクルの分周比を
決定することにより、当該待ち時間のウェイトサイクル
の時間間隔が変更された変更クロック信号を出力するク
ロック変更手段と、前記変更クロック信号とシステムク
ロック信号との切り替え制御を行う切替手段とを有する
ことができる。

【００１３】前記変更工程は、前記同期式記録媒体の待
ち時間を構成するウェイトサイクルの分周比を決定する
ことにより、当該待ち時間内のウェイトサイクルの時間
間隔が変更された変更クロック信号を出力する工程と、
前記変更クロック信号と、システムクロック信号との切
り替え制御を行う工程とを有することができる。

【００１４】非同期式記録媒体の動作仕様で、当該非同
期式記録媒体と周波数互換性のある同期式記録媒体を動
作させることができる。

【００１５】前記非同期式および前記同期式の記録媒体
は、ＲＯＭとすることができる。

【００１６】前記制御プログラムはコンピュータに、前
記同期式記録媒体の待ち時間を構成するウェイトサイク
ルの分周比を決定させることにより、当該待ち時間内の
ウェイトサイクルの時間間隔が変更された変更クロック
信号を出力させ、前記変更クロック信号と、システムク
ロック信号との切り替え制御をさせることができる。

【００１７】

【発明の実施の形態】以下、図面を参照して、本発明を
詳細に説明する。

【００１８】本発明の第１の実施の形態を、図１〜図５
に基づいて説明する。

【００１９】まず、本発明に適用されるシステムの構成
について説明する。

【００２０】図３および図４は、本システムの構成を示
す。

【００２１】本システムは、周波数互換性のある、非同
期式および同期式の記録媒体に対して制御可能なシステ
ムであり、特に、非同期式の記録媒体の動作仕様で、こ
の非同期式の記録媒体と周波数互換性のある同期式の記
録媒体を動作させるものである。

【００２２】図３において、１０１は、メモリ制御装置
である。このメモリ制御装置１０１は、記録媒体として
のＲＯＭ１０６を制御するための全ての機能を有してい
る。このメモリ制御装置１０１には、シーケンサ１０２
と、クロック変換部１０３と、分周回路１０４とが含ま
れる。

【００２３】シーケンサ１０２は、メモリ制御装置１０
１の中で、システムバス１１０をＲＯＭ１０６が専有す
るか否かを決定する調整回路を含み、記録媒体としての
ＲＯＭ１０６を動作させるタイミング全般を制御する。

【００２４】クロック変換部１０３は、本システムの基
本的な動作仕様とされる非同期のＲＯＭ１０６のアクセ
スサイクルに合致させるように、同期のＲＯＭへ出力す
るクロックおよびシーケンサ１０２の動作クロックを可
変にする。

【００２５】分周回路１０４は、発振回路１０５から出
力されるオリジナルクロック（ＯＲＧＣＬＫ）１２０か
ら、メモリ制御装置１０１およびシステムバス１１０に
接続される全てのユニットを動作させるシステムクロッ
ク１２１を生成する。

【００２６】発振回路１０５は、本システムの原振とな
るオリジナルクロック１２０を生成する。

【００２７】ＲＯＭ１０６は、本システムの動作を規定
する制御プログラムや、フォントデータ等が格納さる記
録媒体である。このＲＯＭ１０６としては、周波数互換
性のある非同期式、同期式の双方に適用可能である。制
御プログラムとしては、後述する本発明に係る処理を行
う制御プログラムが含まれる。また、このような制御プ
ログラムは、別体として、フロッピーディスク等に記憶
させてもよい。

【００２８】また、システムバス１１０には、バスコン
トローラ１０７、ＣＰＵ１０８、ＲＡＭ１０９等が接続
されている。バスコントローラ１０７は、システムバス
１１０上のデータの流れを制御する。ＣＰＵ１０８は、
本システムの動作全般を制御する。ＲＡＭ１０９は、プ
ログラムのスタック待避用として用いられたり、ＣＰＵ
アクセスおよびダイレクトメモリアクセス（ＤＭＡ）の
制御結果を格納する読み出し用、書込み用として用いら
れる。

【００２９】図４は、クロック変換部１０３の内部構成
を示す。

【００３０】クロック変換部１０３は、ロード付のカウ
ンタ２０１と、セレクタ２０２とから構成される。

【００３１】カウンタ２０１には、発振回路１０５から
のオリジナルクロック１２０と、シーケンサ１０２から
の分周比選択信号１２２、ロード信号１２３、カウンタ
ＥＮ信号とが入力される。これにより、カウンタ２０１
からは、変換クロック（ＣＬＫ）１２５が出力される。

【００３２】また、セレクタ２０２には、分周回路１０
４からのシステムクロック１２１と、カウンタ２０１に
より作成された変換クロック１２５と、シーケンサ１０
２からのクロック（ＣＬＫ）切換信号１２６とが入力さ
れる。これにより、セレクタ２０２では、変換クロック
１２５、システムクロック１２１が切換制御され、動作
クロック１３０としてシーケンサ１０２に出力される。

【００３３】そして、シーケンサ１０２は、動作クロッ
ク１３０によって動作され、また、この動作クロック１
３０は、同期式又は非同期式のＲＯＭ１０６を動作させ
る。

【００３４】（システム動作）次に、本システムの動作
について説明する。

【００３５】図１は、本システムの動作を説明するフロ
ーチャートである。図２は、本システムの動作を説明す
るタイミングチャートである。なお、本システムの動作
を説明するに当たって、図２に示すように、アクセス時
間（アクセスサイクル）Ｔは、システムの立場から見れ
ば、待ち時間Ｗと、転送時間Ｄとに分けられる。以下、
本例では、アクセスサイクルＴのうち、本発明に関係す
る、待ち時間Ｗに注目して説明する。

【００３６】まず、図１のフローチャートについて説明
する。

【００３７】本システムは、電源が投入されると、ＣＰ
Ｕ１０８は、ＲＯＭ１０６から制御プログラムを読み取
り、以下の処理を実行する。

【００３８】ステップＳ１では、制御プログラムを起動
させた初期状態において、制御プログラムが格納されて
いるＲＯＭ１０６自身が、同期式ＲＯＭなのか非同期式
ＲＯＭなのかを判別する。通常の場合、ＲＯＭ１０６
は、マスクＲＯＭに代表される非同期式ＲＯＭであるた
め、ステップＳ２に進む。

【００３９】ステップＳ２では、ＣＰＵ１０６は、非同
期式のＲＯＭ１０６内に記憶されたコードを判別し、非
同期式のＲＯＭ１０６自身のもつ待ち時間（latency ）
を読み取る。そして、その待ち時間（latency ）に応じ
たウェイトサイクル数（例えば、ｗ１，ｗ２の場合は、
ウェイトサイクル数は２となる）をシステムクロック１
２１に挿入する設定をシーケンサ１０２により行う。こ
のようにして、非同期式のＲＯＭ１０６のアクセスサイ
クルを構成することによって、本システムの動作を実行
することができる。なお、非同期式のＲＯＭ１０６の動
作スペックは、一般的に、製品毎に規定されている。

【００４０】ところで、この非同期のＲＯＭ１０６に代
わって、本システムに、読み出し／書き込み可能な同期
式フラッシュＲＯＭに代表されるような同期式のＲＯＭ
を実装する必要が生じる場合がある。この必要が生じる
原因としては、例えば、非同期のＲＯＭ１０６内のプロ
グラムに何らかの欠陥があったり、生産時や出荷後に外
部インターフェース（図示せず）から新しいプログラム
をダウンロードして書き換えが可能となるような場合で
ある。

【００４１】そして、本システムに同期式のＲＯＭ１０
６を新たに実装した場合、以前実装されていた非同期式
のＲＯＭ１０６に対してアクセスサイクルが異なると、
本システムの動作スペックに違いが生じる。さらに、新
たに実装した同期式のＲＯＭ１０６の方のアクセスサイ
クルが遅くなるような場合には、本システムの動作その
ものに影響を及ぼしてしまう。

【００４２】そこで、本例では、図１のステップＳ１に
おいて、同期式のＲＯＭ１０６と判別された場合には、
ステップＳ３に進み、以下の処理を順次実行する。

【００４３】ステップＳ３では、以前実装されていた製
品毎に規定された非同期式のＲＯＭ１０６のアクセスサ
イクルを記憶手段に記憶させておく。従って、同期式の
ＲＯＭ１０６が新たに実装された本システムでは、非同
期式のＲＯＭ１０６のアクセスサイクルをそのまま適用
して動作に用いることになる。

【００４４】ここでいう、アクセスサイクルとは、ＲＯ
Ｍ１０６自身のもつ待ち時間（latency ）を含むシステ
ムクロック１２１のことである。なお、アクセスサイク
ルを記憶する記憶手段としては、電源が未投入時でも、
内容が保持されるものならば、いかなる手段でもよい。

【００４５】ステップＳ４では、システム周波数に応じ
て、同期式のＲＯＭ１０６のデータ出力のための待ち時
間（latency ）を、その同期式のＲＯＭ１０６内のレジ
スタに設定する。なお、この待ち時間は、周波数にしか
依存せず、非同期式のＲＯＭ１０６がいかなるスペック
であっても不変である。

【００４６】ステップＳ５では、記憶手段に記憶された
以前実装した非同期式のＲＯＭ１０６のアクセスサイク
ルの待ち時間（latency ）に対して、同期式のＲＯＭ１
０６の待ち時間（latency ）のマッチングがとれるか否
かを調べる。マッチングがとれる場合はステップＳ６に
進み、マッチングがとれない場合はステップＳ７に進
む。

【００４７】ステップＳ６では、非同期式のＲＯＭ１０
６と同様なアクセスサイクルをもつ動作クロック１３０
をシーケンサ１０２から出力することによって、同期式
のＲＯＭ１０６を動作させる。

【００４８】一方、ステップＳ７では、マッチングがと
れるように、メモリ制御装置１０１を用いて信号の出力
制御を行う。すなわち、クロック変換部１０３におい
て、カウンタ２０１では、マッチングがとれるように、
同期式のＲＯＭ１０６の待ち時間を構成するウェイトサ
イクルの分周比を決定し、これにより、待ち時間内のウ
ェイトサイクルの時間間隔が変更された変更クロック１
２５を生成する。

【００４９】そして、セレクタ２０２では、分周して生
成された変更クロック１２５と、システムクロック１２
１との切り替え制御を行うことにより、動作クロック１
３０を出力する。この動作クロック１３０は、クロック
変換部１０３からシーケンサ１０２に出力され、同期式
のＲＯＭ１０６を動作させる。

【００５０】このようにクロック変換部１０３におい
て、シーケンサ１０２を動作させ、かつ、同期式のＲＯ
Ｍ１０６へ出力するための動作クロック１３０を生成す
ることによって、同期式のＲＯＭ１０６のアクセスサイ
クルを構成することができる。

【００５１】次に、待ち時間の設定から、同期式のＲＯ
Ｍ１０６のアクセスサイクルを構成するまでの過程を、
図２に基づいて詳細に説明する。

【００５２】本例の同期式のＲＯＭ１０６を動作させる
システムでは、システムクロック１２１の周波数から決
定される待ち時間（latency ）は、常に“２”と仮定す
る。一方、図２（ａ）に示すように、非同期式のＲＯＭ
のアクセスサイクルで本システムを動作させる場合、ス
タート時には、システムクロック１２１にウェイトサイ
クル数Ｗ＝２（ｗ１，ｗ２）が挿入されている。

【００５３】この場合、クロック変換部１０３より生成
される動作クロック１３０のうち、待ち時間Ｗの領域ｔ
１〜ｔ２に相当する変換クロック１２５の周波数は、シ
ステムクロック１２１と同一でも構わないため、同期式
のＲＯＭ１０６の待ち時間は、非同期式のＲＯＭ１０６
のアクセスサイクルにおける待ち時間のウェイトサイク
ル数との間で、マッチングがとれるものと判断する。

【００５４】これにより、図４の分周比選択信号１２２
に“２”を設定し、ロード信号１２３、カウンタＥＮ信
号を規定のタイミングで出力するようにシーケンサ１０
２が制御すると、カウンタ２０１によって変換クロック
１２５はオリジナルクロック１２０の２分周となり、結
果として、システムクロック１２１と同一周波数とな
る。

【００５５】そして、このようにして生成された２分周
の変換クロック１２５とシステムクロック１２１とを、
クロック切換信号１２６を用いてセレクタ２０２が破線
ｔ１，ｔ２の位置で切り換え、動作クロック１３０とし
て出力することによって、非同期式のＲＯＭ１０６のア
クセスサイクルで同期式のＲＯＭ１０６を動作させるこ
とが可能となる。

【００５６】一方、図２（ｂ）に示すように、非同期式
のＲＯＭ１０６のアクセスサイクルで、スタート時に、
システムクロック１２１にウェイトサイクル数Ｗ＝３
（ｗ１，ｗ２，ｗ３）が挿入されている場合には、待ち
時間（latency ）が“２”である限り、変換クロック１
２５の周波数がシステムクロック１２１と同一では動作
不可能である。

【００５７】この対策としては、例えば、図５に示すよ
うに、本システムの待ち時間（latency ）を“３”に設
定し直すか、シーケンサ１０２の動作を１サイクルだけ
シフトするような制御方法が考えられる。しかし、この
ような制御方法は、シーケンサ１０２の回路構成が複雑
化し、同期式のＲＯＭ１０６側で待ち時間（latency）
の設定ができなくなるという問題が生じる。

【００５８】そこで、本発明では、このような条件下の
場合には、分周比選択信号１２２に“３”を設定し、ロ
ード信号１２３、カウンタＥＮ信号を規定のタイミング
で出力するようにシーケンサ１０２が制御することによ
って、カウンタ２０１において変換クロック１２５をオ
リジナルクロック１２０の３分周に設定できる。

【００５９】このように所定の待ち時間内における変換
クロック１２５の時間間隔を変更することによって、非
同期式のＲＯＭ１０６のアクセスサイクルにおける待ち
時間とのマッチングをとることができる。

【００６０】そして、３分周に変換された変換クロック
１２５とシステムクロック１２１とを、クロック切換信
号１２６を用いてセレクタ２０２が、図２（ｂ）に示す
破線ｔ３，ｔ４の位置で切り換え、動作クロック１３０
として出力することによって、非同期式のＲＯＭ１０６
のアクセスサイクルに基づいて同期式のＲＯＭ１０６を
動作させることが可能となる。

【００６１】これにより、本システムに適用される非同
期式のＲＯＭ１０６のアクセスサイクルがいかなる場合
（すなわち、ウェイトサイクル数が異なる場合）におい
ても、シーケンサ１０２からクロック変換部１０３への
設定条件を単に変更するだけで、待ち時間（latency ）
の設定を変えることなく、マッチングしたアクセスサイ
クルによって同期式のＲＯＭ１０６を動作させることが
できる。

【００６２】以上説明したように、カウンタ２０１にお
いて、同期式のＲＯＭ１０６の待ち時間を構成するウェ
イトサイクルの分周比を決定して、待ち時間内のウェイ
トサイクルの時間間隔が変更された変更クロック１２５
を出力し、セレクタ２０２において、その変更クロック
１２５とシステムクロック１２１との切り替え制御を行
うことによって、非同期式のＲＯＭ１０６のアクセスサ
イクルに合致したシーケンサ１０２の動作クロック１３
０を作成できる。これにより、同期式のＲＯＭ１０６の
アクセスサイクルを簡単な回路で構成することができ
る。

【００６３】次に、本発明の第２の実施の形態について
説明する。なお、前述した第１の実施の形態と同一部分
についての説明は省略し、同一符号を付す。

【００６４】前述した第１の実施の形態では、システム
に非同期式のＲＯＭ１０６のアクセスサイクルを適用し
た場合、スタート時にウェイトサイクルがいくつか挿入
され、ページアクセスは０ウェイトのみで動作してい
た。これに対して、本例では、同じページアクセスでも
スタート時のみならず、マッチングさせるためのウェイ
トサイクルがいくつか挿入された場合の例である。

【００６５】本例の場合には、図２の破線の位置ｔ１，
ｔ２，ｔ３，ｔ４に示すクロック切換信号１２６の切り
換えタイミングが、ページアクセスにかかるだけであ
り、動作の概要およびその効果は、前述した第１の実施
の形態の例と同様であり、その説明は省略する。

【００６６】なお、本発明は、複数の機器から構成され
るシステムに適用しても、１つの機器からなる装置に適
用してもよい。また、本発明はシステム或いは装置にプ
ログラムを供給することによって達成される場合にも適
用できることはいうまでもない。この場合、本発明を達
成するためのソフトウェアによって表されるプログラム
を格納した記憶媒体を該システム或いは装置に読み出す
ことによって、そのシステム或いは装置が、本発明の効
果を享受することが可能となる。

【００６７】

【発明の効果】以上説明したように、本発明によれば、
周波数互換性のある非同期式および同期式の記録媒体に
対して制御可能なシステムであって、このシステムを非
同期式記録媒体のアクセスサイクルで動作させる場合に
おいて、非同期式記録媒体のアクセスサイクルの待ち時
間に対して、同期式記録媒体のアクセスサイクルの待ち
時間の整合性がないときは、待ち時間の整合性がとれる
ように、同期式記録媒体の待ち時間を構成するウェイト
サイクルの分周比を決定して時間間隔が変更された変更
クロック信号を生成する手段と、この変更クロック信号
とシステムクロック信号とを切替制御する手段とを設け
たので、非同期式記録媒体のアクセスサイクルがいかな
る場合においても、変更クロックを生成する手段への設
定条件を単に変更するだけで、待ち時間（latency ）の
設定を変えることなく、マッチングしたアクセスサイク
ルで同期式記録媒体を動作させることが可能となり、こ
れにより、簡単な制御および回路構成のメモリ制御シス
テムを得ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態であるメモリ制御方
法を示すフローチャートである。

【図２】メモリ制御方法を示すタイミングチャートであ
る。

【図３】本システムの構成を示す構成図である。

【図４】クロック変換部の内部構成を示すブロック図で
ある。

【図５】従来のメモリ制御方法を示すタイミングチャー
トである。

【符号の説明】 １０１ メモリ制御装置 １０２ シーケンサ １０３ 変更手段 １０６ 記録媒体 ２０１ クロック変更手段 ２０２ 切替手段

Claims (15)

【特許請求の範囲】
1. 【請求項１】 周波数互換性のある、非同期式および同
   期式の記録媒体に対して制御可能なシステムであって、 記録媒体が同期式か非同期式かを判別する判別手段と、 前記記録媒体が同期式記録媒体であると判別された場
   合、非同期式記録媒体の動作仕様を表わす待ち時間を含
   むアクセスサイクルを記録する記録手段と、 前記記録された非同期式記録媒体のアクセスサイクルの
   待ち時間に対して、前記同期式記録媒体のアクセスサイ
   クルの待ち時間の整合性があるか否かを比較する比較手
   段と、 前記待ち時間の整合性がない場合、当該待ち時間の整合
   性がとれるように、前記同期式記録媒体の待ち時間の時
   間間隔を変更する変更手段とを具えたことを特徴とする
   メモリ制御システム。
2. 【請求項２】 前記変更手段は、 前記同期式記録媒体の待ち時間を構成するウェイトサイ
   クルの分周比を決定することにより、当該待ち時間内の
   ウェイトサイクルの時間間隔が変更された変更クロック
   信号を出力するクロック変更手段と、 前記変更クロック信号と、システムクロック信号との切
   り替え制御を行う切替手段とを有することを特徴とする
   請求項１記載のメモリ制御システム。
3. 【請求項３】 周波数互換性のある、非同期式および同
   期式の記録媒体に対して制御可能なシステムであって、 前記非同期式および前記同期式の記録媒体のうち、動作
   させる側の記録媒体の同期方式を判別する判別手段と、 前記動作させる側の記録媒体の同期方式が判別された場
   合、他方の非動作側の記録媒体の動作仕様を表わす待ち
   時間を含むアクセスサイクルを記録する記録手段と、 前記記録された非動作側の記録媒体のアクセスサイクル
   の待ち時間に対して、前記動作させる側の記録媒体のア
   クセスサイクルの待ち時間の整合性があるか否かを比較
   する比較手段と、 前記待ち時間の整合性がない場合、当該待ち時間の整合
   性がとれるように、前記動作させる側の記録媒体の待ち
   時間の時間間隔を変更する変更手段とを具えたことを特
   徴とするメモリ制御システム。
4. 【請求項４】 非同期式記録媒体の動作仕様で、当該非
   同期式記録媒体と周波数互換性のある同期式記録媒体を
   動作させることを特徴とする請求項１ないし３のいずれ
   かに記載のメモリ制御システム。
5. 【請求項５】 前記非同期式および前記同期式の記録媒
   体は、ＲＯＭであることを特徴とする請求項１ないし４
   のいずれかに記載のメモリ制御システム。
6. 【請求項６】 非同期式記録媒体の動作仕様で、当該非
   同期式記録媒体、ならびに、当該非同期式記録媒体と周
   波数互換性のある同期式記録媒体に対して制御可能な装
   置であって、 前記非同期式記録媒体のアクセスサイクルの待ち時間に
   対して、前記同期式記録媒体のアクセスサイクルの待ち
   時間の整合性がない場合、 前記待ち時間の整合性がとれるように、前記同期式記録
   媒体の待ち時間の時間間隔を変更する変更手段を具えた
   ことを特徴とするメモリ制御装置。
7. 【請求項７】 前記変更手段は、 前記同期式記録媒体の待ち時間を構成するウェイトサイ
   クルの分周比を決定することにより、当該待ち時間のウ
   ェイトサイクルの時間間隔が変更された変更クロック信
   号を出力するクロック変更手段と、 前記変更クロック信号と、システムクロック信号との切
   り替え制御を行う切替手段とを有することを特徴とする
   請求項６記載のメモリ制御装置。
8. 【請求項８】 周波数互換性のある、非同期式および同
   期式の記録媒体に対して制御可能な制御方法であって、 記録媒体が同期式か非同期式かを判別する判別工程と、 前記記録媒体が同期式記録媒体と判別された場合、非同
   期式記録媒体の動作仕様を表わす待ち時間を含むアクセ
   スサイクルを記録する記録工程と、 前記記録された非同期式記録媒体のアクセスサイクルの
   待ち時間に対して、前記同期式記録媒体のアクセスサイ
   クルの待ち時間の整合性があるか否かを比較する比較工
   程と、 前記待ち時間の整合性がない場合、当該待ち時間の整合
   性がとれるように、前記同期式記録媒体の待ち時間の時
   間間隔を変更する変更工程とを具えたことを特徴とする
   メモリ制御方法。
9. 【請求項９】 前記変更工程は、 前記同期式記録媒体の待ち時間を構成するウェイトサイ
   クルの分周比を決定することにより、当該待ち時間内の
   ウェイトサイクルの時間間隔が変更された変更クロック
   信号を出力する工程と、 前記変更クロック信号と、システムクロック信号との切
   り替え制御を行う工程とを有することを特徴とする請求
   項８記載のメモリ制御方法。
10. 【請求項１０】 周波数互換性のある、非同期式および
    同期式の記録媒体に対して制御可能な制御方法であっ
    て、 前記非同期式および前記同期式の記録媒体のうち、動作
    させる側の記録媒体の同期方式を判別する工程と、 前記動作させる側の記録媒体の同期方式が判別された場
    合、他方の非動作側のの記録媒体の動作仕様を表わす待
    ち時間を含むアクセスサイクルを記録する工程と、 前記記録された非動作側の記録媒体のアクセスサイクル
    の待ち時間に対して、前記動作させる側の記録媒体のア
    クセスサイクルの待ち時間の整合性があるか否かを比較
    する工程と、 前記待ち時間の整合性がない場合、当該待ち時間の整合
    性がとれるように、前記動作させる側の記録媒体の待ち
    時間の時間間隔を変更する工程とを具えたことを特徴と
    するメモリ制御方法。
11. 【請求項１１】 非同期式記録媒体の動作仕様で、当該
    非同期式記録媒体と周波数互換性のある同期式記録媒体
    を動作させることを特徴とする請求項８ないし１０のい
    ずれかに記載のメモリ制御方法。
12. 【請求項１２】 前記非同期式および前記同期式の記録
    媒体は、ＲＯＭであることを特徴とする請求項８ないし
    １１のいずれかに記載のメモリ制御方法。
13. 【請求項１３】 コンピュータによって、データ転送の
    制御をするための制御プログラムを記録した記録媒体で
    あって、 該制御プログラムはコンピュータに、 非同期式記録媒体の動作仕様で、当該非同期式記録媒
    体、ならびに、当該非同期式記録媒体と周波数互換性の
    ある同期式記録媒体を動作させる場合において、 記録媒体が同期式か非同期式かを判別させ、 前記記録媒体を同期式記録媒体と判別させたとき、非同
    期式記録媒体の動作仕様を表わす待ち時間を含むアクセ
    スサイクルを記録させ、 前記記録させた非同期式記録媒体のアクセスサイクルの
    待ち時間に対して、前記同期式記録媒体のアクセスサイ
    クルの待ち時間の整合性があるか否かを比較させ、 前記待ち時間の整合性がない場合、当該待ち時間の整合
    性がとれるように、前記同期式記録媒体の待ち時間の時
    間間隔を変更させることを特徴とするデータ転送制御プ
    ログラムを記録した記録媒体。
14. 【請求項１４】 前記制御プログラムはコンピュータ
    に、 前記同期式記録媒体の待ち時間を構成するウェイトサイ
    クルの分周比を決定させることにより、当該待ち時間内
    のウェイトサイクルの時間間隔が変更された変更クロッ
    ク信号を出力させ、 前記変更クロック信号と、システムクロック信号との切
    り替え制御をさせることを特徴とする請求項１３記載の
    データ転送制御プログラムを記録した記録媒体。
15. 【請求項１５】 コンピュータによって、データ転送の
    制御をするための制御プログラムを記録した記録媒体で
    あって、 該制御プログラムはコンピュータに、 非同期式および同期式の記録媒体のうち、動作させる側
    の記録媒体の同期方式を判別させ、 前記動作させる側の記録媒体の同期方式を判別させた場
    合、他方の非動作側のの記録媒体の動作仕様を表わす待
    ち時間を含むアクセスサイクルを記録させ、 前記記録させた非動作側の記録媒体のアクセスサイクル
    の待ち時間に対して、前記動作させる側の記録媒体のア
    クセスサイクルの待ち時間の整合性があるか否かを比較
    させ、 前記待ち時間の整合性がない場合、当該待ち時間の整合
    性がとれるように、前記動作させる側の記録媒体の待ち
    時間の時間間隔を変更させることを特徴とするデータ転
    送制御プログラムを記録した記録媒体。