JPH01293416A

JPH01293416A - コンピュータ装置

Info

Publication number: JPH01293416A
Application number: JP63123949A
Authority: JP
Inventors: Toshiyuki Shintani; 俊行信谷
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1988-05-23
Filing date: 1988-05-23
Publication date: 1989-11-27
Anticipated expiration: 2013-04-28
Also published as: JP2744431B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、複数の動作クロックに基づいて起動可能な
コントローラを有するコンピュータ装置に関するもので
ある。

（従来の技術）近年のマイクロプロセッサ技術の開発は急速に進み、コ
ントローラとなるＣＰＵの動作クロック周波数が非常に
高くなってきた。

このため、バージョン変更等によりＣＰＵの動作クロッ
ク周波数が増大した場合には、旧ＣＰＵ体系のデバイス
に対しては、増加した周波数に見あう時間調整が必要と
なる。

このため、動作クロック周波数が増大された場合には、
ＣＰＵの動作クロックに対応するアクセススピードまた
はりカバリ−スピードよりも低速のデバイスは、ソフト
ウェア的に無効ルーチン等のソフトタイマ処理により時
間を稼いだり、ハードウェア的にＣＰＵに対してウェイ
トサイクルを強制挿入してアクセスタイムの調整を実行
していた。

〔発明が解決しようとする課題）しかしながら、現在の動作クロック周波数よりも高周波
数で動作可能なｃｐｕにおいては、上記無効ルーチンが
上体系において設定された時間よりも先に終了してしま
う。このため、上記無効ルーチンにてＣＰＵの処理速度
に対応するためにはさらに無効ルーチン回数を増加させ
る必要があり、ＣＰＵの処理効率を著しく低下させてし
まう。

また、ハードウェア的に処理する場合には、ＣＰＵの動
作クロックに対応して、それぞれ独自のウェイトサイク
ル回数を設定しなければならなくなる。このため、ハー
ドウェアの構成が複雑化してしまう。これを最もアクセ
ススピードが低速なデバイスを基準として共通のハード
ウェアで対処すると、他のデバイスに対するウェイトサ
イクル回数が増加し、上記同様にＣＰＵの処理効率を低
下させてしまう問題点があった。

このように、ソフトウェアによるタイマ処理によりウェ
イトサイクルを挿入してアクセスタイムを確保する場合
には、ハードウェアの処理速度が向上した場合には、旧
バージョンのソフトウェアと上位のソフトウェアとの互
換性が崩れ、ソフトウェアの価値を損ねてしまう。

この発明は、上記の問題点を解決するためになされたも
ので、ＣＰＵからの特定デバイスへのアクセス発生をモ
ニタして、ＣＰＵに供給する動作クロック周波数を低位
に向かって可変することにより、ＣＰＵが単一周波数の
基準クロックを利用しながら被アクセスデバイスに見合
う動作クロック周波数でアクセスできるコンピュータ装
置を得ることを目的とする。

〔課題を解決するための手段）この発明に係るコンピュータ装置は、コントローラに所
定の基準動作クロック信号を出力する基準クロック出力
手段と、アドレスバスに出力されるアドレスを解読して
特定のデバイスアクセス要求発生を判′定する判定手段
と、この判定手段からの出力に基づいて基準クロック出
力手段から出力される基準動作クロック信号の周波数を
低位に可変したシステムクロックをコントローラに入力
する周波数可変手段とを設けたものである。

周波数可変手段は、基準動作クロック信号の周波数を２
ｎ倍（ｎは整数）に分周してシステムクロックをコント
ローラに入力する。

（作用）この発明においては、アドレスバスにアドレスが出力さ
れると、判定手段がアドレスバスに出力されるアドレ′
スを解読して特定のデバイスアクセス要求発生状態を判
定する。そして、特定のデバイスアクセス要求発生と判
定した場合に、周波数可変手段が基準クロック出力手段
から出力される基準動作クロック信号の周波数を低位に
可変させる。

その際、周波数可変手段は、基準動作クロック信号の周
波数を２ｎ倍（ｎは整数）に分周してシステムクロック
をコントローラに入力させる。

〔実施例〕

第１図はこの発明の一実施例を示すコンピュータ装置の
構成を説明するブロック図であり、１はコントローラと
なるＣＰＵで、入力されるシステムクロック５ＣＬＫに
基づいてＲＯＭ１２に格納された制御手順に従って各部
を制御する。２はデバイス部で、ＲＡＭ１１．ＲＯＭ１
２．ＣＲＴコントローラ１３．キーボードコントローラ
１４゜演算プロセッサ１５．デバイスコントローラ１７
〜２１およびタイマ２２等がアドレスバス１６に接続さ
れている。なお、ＲＯＭ１２にはデバイス制御のための
基本人出カプログラムＢＩＯＳが格納されており、この
基本人出カプログラムＢＩＯ３が各デバイスから入出力
を制御する。

３はこの発明の判定手段となるアドレスデコーダで、ア
ドレスバス１６に出力されたアドレスを解読して上記デ
バイスコントローラ１７〜２１およびタイマ２２へのチ
ップセレクト信号ＣＳＩ〜Ｃ３８を出力する。なお、各
チップセレクト信号ＣＳＩ〜ＣＳ６は、図示しないウェ
イトサイクル挿入回路へ出力される。

４はアンドゲートで、チップセレクト信号Ｃ３３とＣＰ
Ｕ　１から出力される書込み制御信号ＷＲとの論理積演
算を実行し、分周イネーブル信号４ａをこの発明の周波
数可変手段となる分周器５に出力する。分周器５は、基
準クロック出力手段となる発振器６から出力される分周
イネーブル信号４ａに応じて基準動作クロック信号６ａ
を２ｎ倍に分周し、システムクロック５ＣＬＫとしてＣ
ＰＵＩに出力する。

なお、この実施例ではバスコントローラ１９のライトサ
イクルのリカバリタイムが長い場合を想定しているため
、アドレスデコーダ３のチップセレクト信号ＣＳ３のみ
がアンドゲート４に接続される場合を示しである。

第２図は、第１図の動作を説明するタイミングチャート
であり、第１図と同一のものには同じ符合を付しである
。

上記のようにデバイスコントローラ１９のライトサイク
ルのりカバリ−タイムが長い場合、デバイスコントロー
ラ１９を連続してアクセスする場合には、基本人出カプ
ログラムＢＩＯ３がライト／ライトする間に無効時間を
作成し、リカバリータイムを満足するように制御する。

このため、発振器６からの３２ＭＨｚの基準動作クロッ
ク信号６ａでシステム動作中に、基本人出カプログラム
ＢＩＯＳ経由でデバイスコントローラ１９をアクセスす
る場合は、常にウェイトサイクルによりアクセスタイム
が満足されている。

一方、発振器６からの３２ＭＨｚの基準動作クロック信
号６ａでシステム動作中に、アプリケーションソフトウ
ェアにより直接デバイスコントローラ１９をアクセスす
る場合は、あらかじめライト／ライトする間に、規定時
間を開けるように処理すれば良い。

ところが、上記のような３２Ｍ）ｌｚの基準動作クロッ
ク信号６ａでは動作しない低位のアプリケーションソフ
トウェアが直接デバイスコントローラ１９をアクセスす
る場合は、３２ＭＨｚの基準動作クロック信号６ａでプ
ログラムを実行すると、アプリケーションソフトウェア
で規定された時間をあけても、すなわちソフトタイマ処
理により計時処理を実行しても、上位のアプリケーショ
ンソフトウェアで規定される時間よりも先にソフトタイ
マ処理が終了してしまう。

そこで、上位のアプリケーションソフトウェアに変更さ
れる時点で、リカバリータイムが変更されると予想され
る特定のバスコントローラ、この実施例ではデバイスコ
ントローラ１９に対するアドレスがアドレスバス１６に
出力される。そして、アドレスデコーダ３がアドレスバ
ス１６の内容からアドレスバス１６へのアクセス要求で
あると判定した場合、第２図に示すようにアドレスデコ
ーダ３がチップセレクト信号ＣＳ３をＬレベルとする。

このとき、アンドゲート４にはチップセレクト信号ＣＳ
３とＣＰＵ１からの書込み制御信号ＷＲとが入力される
。従って、両者が共にＬレベルとなった場合には、分周
イネーブル信号４ａがＨレベルとなり、分周器５が３２
ＭＨｚの基準動作クロック信号６ａを、例えば４分周（
ｎ＝２）し、８ＭＨｚのシステムクロック５ＣＬＫをＣ
ＰＵ１に入力する。

これにより、上位のアプリケーションまたはそれよりも
低位のアプリケーションにより直接デバイスコントロー
ラ１９をアクセスする場合、必ずシステムクロック５Ｃ
ＬＫの周波数をリカバリータイムを満足するように切り
換わるため、ＣＰＵ１によるアクセスタイムを満足でき
るウェイトサイクルを挿入することができる。

なお、上記実施例では、分周器５によりシステムクロッ
ク５ＣＬＫの周波数を切り換える場合について説明した
が、発振器６を複数設けて、上記チップセレクト信号Ｃ
Ｓ３とＣＰＵＩからの書込み制御信号ＷＲとのアンド出
力により信号源を切り換える構成であっても良い。

次に第３図を参照しながらこの発明によるシステムクロ
ック分周処理について説明する。

第３図はこの発明によるシステムクロック分周処理の一
例を示すフローチャートである。なお、（１）〜（５）
は各ステップを示す。

電源が役人されると、発振器６が起動して、３２Ｍ）Ｉ
ｚのシステムクロック５ＣＬＫを発振する。

このとぎ、ＣＰＵ　１はシステムクロック５ＣＬＫが入
力されるのを待機しく１）、入力されたら、所定の初期
化ルーチンを実行する。このとき、アドレスデコーダ３
がアドレスバス１６上にアドレスが出力されるのを待機
しく２）、ＣＰＵ１からアドレスが出力されたら、出力
されたアドレスをデコードしく３）、チップセレクト信
号ＣＳＩ〜ＣＳ６を出力する。ここで、チップセレクト
信号ＣＳ３がＬレベルかどうかを判断しく４）、Ｎｏな
らば他の信号処理を実行し、ＹＥＳならばシステムクロ
ック５ＣＬＫを８Ｍ）Ｉｚのシステムクロック５ＣＬＫ
に分周しく５）、ステップ（１）に戻る。

（発明の効果〕以上説明したように、この発明はコントローラに所定の
基準動作クロック信号を出力する基準クロック出力手段
と、アドレスバスに出力されるアドレスを解読して特定
のデバイスアクセス要求発生を判定する判定手段と、こ
の判定手段からの出力に基づいて基準クロック出力手段
から出力される基準動作クロック信号の周波数を低位に
可変したシステムクロックをコントローラに人力する周
波数可変手段とを設けたので、アプリケーショヌエアの
大幅な変更を行わずに、ハード的に特定のデバイスに対
してシステムクロック周波数を低位に変更できる。従っ
て、低位のアプリケーションソフトウェアも上位のシス
テム管理の下で起動できる。

また、周波数可変手段は、基準動作クロック信号の周波
数を２ｒ′倍（ｎは整数）に分周してシステムクロック
をコントローラに人力するように構成したので、ハード
構成を簡素化できるとともに、既存のシステムクロック
への対応が容易となる等の優れた効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すコンピュータ装置の
構成を説明するブロック図、第２図は、第１図の動作を
説明するタイミングチャート、第３図はこの発明による
システムクロック分周処理の一例を示すフローチャート
である。図中、１はＣＰＵ、２はデバイス部、３はアドレスデコ
ーダ、４はアンドゲート、５は分周器、６は発振器、５
ＣＬＫはシステムクロックである。第２図

Claims

【特許請求の範囲】

（１）複数の動作クロックに基づいて起動可能なコント
ローラを有し、アドレスバスを介して接続される複数の
デバイスをアクセス制御するコンピュータ装置において
、前記コントローラに所定の基準動作クロック信号を出
力する基準クロック出力手段と、前記アドレスバスに出
力されるアドレスを解読して特定のデバイスアクセス要
求発生を判定する判定手段と、この判定手段からの出力
に基づいて基準クロック出力手段から出力される基準動
作クロック信号の周波数を低位に可変したシステムクロ
ックを前記コントローラに入力する周波数可変手段とを
具備したことを特徴とするコンピュータ装置。
（２）周波数可変手段は、基準動作クロック信号の周波
数を２＾ｎ倍（ｎは整数）に分周することを特徴とする
請求項（１）記載のコンピュータ装置。