JP2744431B2 - コンピュータ装置 - Google Patents
コンピュータ装置Info
- Publication number
- JP2744431B2 JP2744431B2 JP63123949A JP12394988A JP2744431B2 JP 2744431 B2 JP2744431 B2 JP 2744431B2 JP 63123949 A JP63123949 A JP 63123949A JP 12394988 A JP12394988 A JP 12394988A JP 2744431 B2 JP2744431 B2 JP 2744431B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- access
- controller
- output
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数の動作クロックに基づいて起動可能
なコトローラを有するコンピュータ装置に関するもので
ある。
なコトローラを有するコンピュータ装置に関するもので
ある。
近年のマイクロプロセッサ技術の開発は急速に進み、
コントローラとなるCPUの動作クロック周波数が非常に
高くなってきた。
コントローラとなるCPUの動作クロック周波数が非常に
高くなってきた。
このため、バージョン変更等によりCPUの動作クロッ
ク周波数が増大した場合には、旧CPU体系のデバイスに
対しては、増加した周波数に見あう時間調整が必要とな
る。
ク周波数が増大した場合には、旧CPU体系のデバイスに
対しては、増加した周波数に見あう時間調整が必要とな
る。
このため、動作クロック周波数が増大された場合に
は、CPUの動作クロックに対応するアクセススピードま
たはリカバリースピードよりも低速のデバイスは、ソフ
トウエア的に無効ルーチン等のソフトタイマ処理により
時間を稼いだり、ハードウエア的にCPUに対してウエイ
トサイクルを強制挿入してアクセスタイムの調整を実行
していた。
は、CPUの動作クロックに対応するアクセススピードま
たはリカバリースピードよりも低速のデバイスは、ソフ
トウエア的に無効ルーチン等のソフトタイマ処理により
時間を稼いだり、ハードウエア的にCPUに対してウエイ
トサイクルを強制挿入してアクセスタイムの調整を実行
していた。
しかしながら、現在の動作クロック周波数よりも高周
波数で動作可能なCPUにおいては、上記無効ルーチンが
旧体系において設定された時間よりも先に終了してしま
う。このため、上記無効ルーチンにてCPUの処理速度に
対応するためにはさらに無効ルーチン回数を増加させる
必要があり、CPUの処理効率を著しく低下させてしま
う。
波数で動作可能なCPUにおいては、上記無効ルーチンが
旧体系において設定された時間よりも先に終了してしま
う。このため、上記無効ルーチンにてCPUの処理速度に
対応するためにはさらに無効ルーチン回数を増加させる
必要があり、CPUの処理効率を著しく低下させてしま
う。
また、ハードウエア的に処理する場合には、CPUの動
作クロックに対応して、それぞれ独自のウエイトサイク
ル回数を設定しなければならなくなる。このため、ハー
ドウエアの構成が複雑化してしまう。これを最もアクセ
ススピードが低速なデバイスを基準として共通のハード
ウエアで対処すると、他のデバイスに対するウエイトサ
イクル回数が増加し、上記同様にCPUの処理効率を低下
させてしまう問題点があった。
作クロックに対応して、それぞれ独自のウエイトサイク
ル回数を設定しなければならなくなる。このため、ハー
ドウエアの構成が複雑化してしまう。これを最もアクセ
ススピードが低速なデバイスを基準として共通のハード
ウエアで対処すると、他のデバイスに対するウエイトサ
イクル回数が増加し、上記同様にCPUの処理効率を低下
させてしまう問題点があった。
このように、ソフトウエアによるタイマ処理によりウ
エイトサイクルを挿入してアクセスタイムを確保する場
合には、ハードウエアの処理速度が向上した場合には、
旧バージョンのソフトウエアと上位のソフトウエアとの
互換性が崩れ、ソフトウエアの価値を損ねてしまう。
エイトサイクルを挿入してアクセスタイムを確保する場
合には、ハードウエアの処理速度が向上した場合には、
旧バージョンのソフトウエアと上位のソフトウエアとの
互換性が崩れ、ソフトウエアの価値を損ねてしまう。
この発明は、上記の問題点を解決するためになされた
もので、アドレスバスに出力されるアドレスを解読して
特定のデバイスへの要求であって、該要求があらかじめ
定められた特定のデバイスへの特定のアクセスであるか
どうかを判定して、コントローラに入力するシステムク
ロック信号の周波数を低位に可変することにより、特定
のデバイスへのアクセスがあらかじめ定められた特定の
デバイスへの特定のアクセスであるか否かによりコント
ローラに入力するシステムクロック信号の周波数をその
まま動作周波数のシステムクロックでアクセスしたり、
低位に分周したシステムクロックでアクセスさせて、特
定のデバイスに対して可能な限り高周波数のシステムク
ロック信号でアクセスできるコンピュータ装置を提供す
ることを目的とする。
もので、アドレスバスに出力されるアドレスを解読して
特定のデバイスへの要求であって、該要求があらかじめ
定められた特定のデバイスへの特定のアクセスであるか
どうかを判定して、コントローラに入力するシステムク
ロック信号の周波数を低位に可変することにより、特定
のデバイスへのアクセスがあらかじめ定められた特定の
デバイスへの特定のアクセスであるか否かによりコント
ローラに入力するシステムクロック信号の周波数をその
まま動作周波数のシステムクロックでアクセスしたり、
低位に分周したシステムクロックでアクセスさせて、特
定のデバイスに対して可能な限り高周波数のシステムク
ロック信号でアクセスできるコンピュータ装置を提供す
ることを目的とする。
この発明に係るコンピュータ装置は、複数の動作クロ
ック信号に基づいて起動可能なコントローラを有し、ア
ドレスバスを介して接続される複数のデバイスをアクセ
ス制御するコンピュータ装置において、前記コントロー
ラに所定の基準動作クロック信号を出力する基準クロッ
ク出力手段と、前記アドレスバスに出力されるアドレス
を解読して特定のデバイスへのアクセス要求発生、及
び、該アクセス要求があらかじめ定められた特定のデバ
イスへの特定のアクセスであることを判定する判定手段
と、前記判定手段からの特定のデバイスへの特定のアク
セスであることを示す出力に基づいて基準動作クロック
信号の周波数を低位に可変したシステムクロック信号を
前記コントローラに入力する周波数可変手段とを具備し
たものである。
ック信号に基づいて起動可能なコントローラを有し、ア
ドレスバスを介して接続される複数のデバイスをアクセ
ス制御するコンピュータ装置において、前記コントロー
ラに所定の基準動作クロック信号を出力する基準クロッ
ク出力手段と、前記アドレスバスに出力されるアドレス
を解読して特定のデバイスへのアクセス要求発生、及
び、該アクセス要求があらかじめ定められた特定のデバ
イスへの特定のアクセスであることを判定する判定手段
と、前記判定手段からの特定のデバイスへの特定のアク
セスであることを示す出力に基づいて基準動作クロック
信号の周波数を低位に可変したシステムクロック信号を
前記コントローラに入力する周波数可変手段とを具備し
たものである。
また、周波数可変手段は、基準動作クロックの周波数
を2n（ｎは整数）分周するものである。
を2n（ｎは整数）分周するものである。
この発明においては、判断手段が前記アドレスバスに
出力されるアドレスを解読して特定のデバイスへのアク
セス要求発生、及び、該アクセス要求があらかじめ定め
られた特定のデバイスへの特定のアクセスであることを
判定した場合には、周波数可変手段が基準動作クロック
信号の周波数を低位に可変したシステムクロック信号を
前記コントローラに入力し、該アクセス要求があらかじ
め定められた特定のデバイスへの特定のアクセスでない
と判定した場合には、周波数可変手段が基準動作クロッ
ク信号の周波数を変更せずに現在の動作周波数のシステ
ムクロック信号を前記コントローラに入力して特定デバ
イスをアクセスする。
出力されるアドレスを解読して特定のデバイスへのアク
セス要求発生、及び、該アクセス要求があらかじめ定め
られた特定のデバイスへの特定のアクセスであることを
判定した場合には、周波数可変手段が基準動作クロック
信号の周波数を低位に可変したシステムクロック信号を
前記コントローラに入力し、該アクセス要求があらかじ
め定められた特定のデバイスへの特定のアクセスでない
と判定した場合には、周波数可変手段が基準動作クロッ
ク信号の周波数を変更せずに現在の動作周波数のシステ
ムクロック信号を前記コントローラに入力して特定デバ
イスをアクセスする。
また、周波数可変手段は、基準動作クロック信号の周
波数を2n倍（ｎは整数）に分周してシステムクロックを
コントローラに入力させる。
波数を2n倍（ｎは整数）に分周してシステムクロックを
コントローラに入力させる。
第１図はこの発明の一実施例を示すコンピュータ装置
の構成を説明するブロック図であり、１はコントローラ
となるCPUで、入力されるシステムクロックSCLKに基づ
いてROM12に格納された制御手順に従って各部を制御す
る。２はデバイス部で、RAM11、ROM12、CRTコントロー
ラ13,キーボードコントローラ14,演算プロセッサ15,デ
バイスコントローラ17〜21およびタイマ22等がアドレス
バス16に接続されている。なお、ROM12にはデバイス制
御のための基本入出力プログラムBIOSが格納されてお
り、これら基本入出力プログラムBIOSが各デバイスから
入出力を制御する。
の構成を説明するブロック図であり、１はコントローラ
となるCPUで、入力されるシステムクロックSCLKに基づ
いてROM12に格納された制御手順に従って各部を制御す
る。２はデバイス部で、RAM11、ROM12、CRTコントロー
ラ13,キーボードコントローラ14,演算プロセッサ15,デ
バイスコントローラ17〜21およびタイマ22等がアドレス
バス16に接続されている。なお、ROM12にはデバイス制
御のための基本入出力プログラムBIOSが格納されてお
り、これら基本入出力プログラムBIOSが各デバイスから
入出力を制御する。
３はアドレスデコーダで、アドレスバス16に出力され
たアドレスを解読して上記デバイスコントローラ17〜21
およびタイマ22へのチップセレクト信号CS1〜CS6を出力
する。なお、各チップセレクト信号CS1〜CS6は、図示し
ないウエイトサイクル挿入回路へ出力される。
たアドレスを解読して上記デバイスコントローラ17〜21
およびタイマ22へのチップセレクト信号CS1〜CS6を出力
する。なお、各チップセレクト信号CS1〜CS6は、図示し
ないウエイトサイクル挿入回路へ出力される。
４はアンドゲートで、チップセレクト信号CS3とCPU1
から出力される書込み制御信号WRとの論理積演算を実行
し、分周イネーブル信号4aをこの発明の周波数可変手段
となる分周器５に出力する。アドレスデコーダ３とアン
ドゲート４によりこの発明の判定手段となる。分周器５
は、基準クロック出力手段となる発振器６から出力され
る分周イネーブル信号4aに応じて基準動作クロック信号
6aを2n倍に分周し、システムクロックSCLKとしてCPU1に
出力する。
から出力される書込み制御信号WRとの論理積演算を実行
し、分周イネーブル信号4aをこの発明の周波数可変手段
となる分周器５に出力する。アドレスデコーダ３とアン
ドゲート４によりこの発明の判定手段となる。分周器５
は、基準クロック出力手段となる発振器６から出力され
る分周イネーブル信号4aに応じて基準動作クロック信号
6aを2n倍に分周し、システムクロックSCLKとしてCPU1に
出力する。
なお、この実施例ではデバイスコントローラ19のライ
トサイクルのリバカリタイムが長い場合を想定している
ため、アドレスデコーダ３のチップセレクト信号CS3の
みがアンドゲート４に接続される場合を示してある。
トサイクルのリバカリタイムが長い場合を想定している
ため、アドレスデコーダ３のチップセレクト信号CS3の
みがアンドゲート４に接続される場合を示してある。
第２図は、第１図の動作を説明するタイミングチャー
トであり、第１図と同一のものには同じ符号を付してあ
る。
トであり、第１図と同一のものには同じ符号を付してあ
る。
上記のようにデバイスコントローラ19のライトサイク
ルのリカバリータイムが長い場合、デバイスコントロー
ラ19を連続してアクセスする場合には、基本入出力プロ
グラムBIOSがライト／ライトする間に無効時間を作成
し、リカバリータイムを満足するように制御する。
ルのリカバリータイムが長い場合、デバイスコントロー
ラ19を連続してアクセスする場合には、基本入出力プロ
グラムBIOSがライト／ライトする間に無効時間を作成
し、リカバリータイムを満足するように制御する。
このため、発振器６からの32MHzの基準動作クロック
信号6aでシステム動作中に、基本入出力プログラムBIOS
経由でデバイスコントローラ19をアクセスする場合は、
常にウエイトサイクルによりアクセスタイムが満足され
ている。
信号6aでシステム動作中に、基本入出力プログラムBIOS
経由でデバイスコントローラ19をアクセスする場合は、
常にウエイトサイクルによりアクセスタイムが満足され
ている。
一方、発振器６からの32MHzの基準動作クロック信号6
aでシステム動作中に、アプリケーションソフトウエア
により直接デバイスコントローラ19をアクセスする場合
は、あらかじめライト／ライトする間に、規定時間を開
けるように処理すれば良い。
aでシステム動作中に、アプリケーションソフトウエア
により直接デバイスコントローラ19をアクセスする場合
は、あらかじめライト／ライトする間に、規定時間を開
けるように処理すれば良い。
ところが、上記のような32MHzの基準動作クロック信
号6aでは動作しない低位のアプリケーションソフトウエ
アが直接デバイスコントローラ19をアクセスする場合
は、32MHzの基準動作クロック信号6aでプログラムを実
行すると、アプリケーションソフトウエアで規定された
時間をあけても、すなわちソフトタイマ処理により計時
処理を実行しても、上位のアプリケーションソフトウエ
アで規定される時間よりも先にソフトタイマ処理が終了
してしまう。
号6aでは動作しない低位のアプリケーションソフトウエ
アが直接デバイスコントローラ19をアクセスする場合
は、32MHzの基準動作クロック信号6aでプログラムを実
行すると、アプリケーションソフトウエアで規定された
時間をあけても、すなわちソフトタイマ処理により計時
処理を実行しても、上位のアプリケーションソフトウエ
アで規定される時間よりも先にソフトタイマ処理が終了
してしまう。
そこで、上位のアプリケーションソフトウエアに変更
される時点で、リカバリータイムが変更されると予想さ
れる特定のデバイスコントローラ、この実施例ではデバ
イスコントローラ19に対するアドレスがアドレスバス16
に出力される。そして、アドレスデコーダ３がアドレス
バス16の内容からアドレスバス16へのアクセス要求であ
ると判定した場合、第２図に示すようにアドレスデコー
ダ３がチップセレクト信号CS3をＬレベルとする。この
とき、アンドゲート４にはチップセレクト信号CS3とCPU
1からの書込み制御信号WRとが入力される。従って、両
者が共にＬレベルとなった場合には、分周イネーブル信
号4aがＨレベルとなり、分周器５が32MHzの基準動作ク
ロック信号6aを、例えば４分周（ｎ＝２）し、8MHzのシ
ステムクロックSCLKをCPU1に入力する。
される時点で、リカバリータイムが変更されると予想さ
れる特定のデバイスコントローラ、この実施例ではデバ
イスコントローラ19に対するアドレスがアドレスバス16
に出力される。そして、アドレスデコーダ３がアドレス
バス16の内容からアドレスバス16へのアクセス要求であ
ると判定した場合、第２図に示すようにアドレスデコー
ダ３がチップセレクト信号CS3をＬレベルとする。この
とき、アンドゲート４にはチップセレクト信号CS3とCPU
1からの書込み制御信号WRとが入力される。従って、両
者が共にＬレベルとなった場合には、分周イネーブル信
号4aがＨレベルとなり、分周器５が32MHzの基準動作ク
ロック信号6aを、例えば４分周（ｎ＝２）し、8MHzのシ
ステムクロックSCLKをCPU1に入力する。
これにより、上位のアプリケーションまたはそれより
も低位のアプリケーションにより直接デバイスコントロ
ーラ19をアクセスする場合、必ずシステムクロックSCLK
の周波数をリカバリータイムを満足するように切り換わ
るため、CPU1によるアクセスタイムを満足できるウエイ
トサイクルを挿入することができる。
も低位のアプリケーションにより直接デバイスコントロ
ーラ19をアクセスする場合、必ずシステムクロックSCLK
の周波数をリカバリータイムを満足するように切り換わ
るため、CPU1によるアクセスタイムを満足できるウエイ
トサイクルを挿入することができる。
なお、上記実施例では、分周器５によりシステムクロ
ックSCLKの周波数を切り換える場合について説明した
が、発振器６を複数設けて、上記チップセレクト信号CS
3とCPU1からの書込み制御信号WRとのアンド出力により
信号源を切り換える構成であっても良い。
ックSCLKの周波数を切り換える場合について説明した
が、発振器６を複数設けて、上記チップセレクト信号CS
3とCPU1からの書込み制御信号WRとのアンド出力により
信号源を切り換える構成であっても良い。
次に第３図を参照しながらこの発明によるシステムク
ロック分周処理について説明する。
ロック分周処理について説明する。
第３図はこの発明によるシステムクロック分周処理の
一例を示すフローチャートである。なお、（１）〜
（５）は各ステップを示す。
一例を示すフローチャートである。なお、（１）〜
（５）は各ステップを示す。
電源が投入されると、発振器６が起動して、32MHzの
システムクロックSCLKを発振する。このとき、CPU1はシ
ステムクロックSCLKが入力されるのを待機し（１）、入
力されたら、所定の初期化ルーチンを実行する。このと
き、アドレスデコーダ３がアドレスバス16上にアドレス
が出力されるのを待機し（２）、CPU1からアドレスが出
力されたら、出力されたアドレスをデコードし（３）、
チップセレクト信号CS1〜CS6を出力する。ここで、チッ
プセレクト信号CS3がＬレベルかどうかを判断し
（４）、NOならば他の信号処理を実行し、YESならばシ
ステムクロックSCLKを8MHzのシステムクロックSCLKに分
周し（５）、ステップ（１）に戻る。
システムクロックSCLKを発振する。このとき、CPU1はシ
ステムクロックSCLKが入力されるのを待機し（１）、入
力されたら、所定の初期化ルーチンを実行する。このと
き、アドレスデコーダ３がアドレスバス16上にアドレス
が出力されるのを待機し（２）、CPU1からアドレスが出
力されたら、出力されたアドレスをデコードし（３）、
チップセレクト信号CS1〜CS6を出力する。ここで、チッ
プセレクト信号CS3がＬレベルかどうかを判断し
（４）、NOならば他の信号処理を実行し、YESならばシ
ステムクロックSCLKを8MHzのシステムクロックSCLKに分
周し（５）、ステップ（１）に戻る。
以上説明したように、この発明によれば、複数の動作
クロック信号に基づいて起動可能なコントローラを有
し、アドレスバスを介して接続される複数のデバイスを
アクセス制御するコンピュータ装置において、前記コン
トローラに所定の基準動作クロック信号を出力する基準
クロック出力手段と、前記アドレスバスに出力されるア
ドレスを解読して特定のデバイスへのアクセス要求発
生、及び、該アクセス要求があらかじめ定められた特定
のデバイスへの特定のアクセスであることを特徴とする
判定手段と、前記判定手段からの特定のデバイスへの特
定のアクセスであることを示す出力に基づいて基準動作
クロック信号の周波数を低位に可変したシステムクロッ
ク信号を前記コントローラに入力する周波数可変手段と
を具備したので、特定のデバイスへのアクセスがあらか
じめ定められた特定のデバイスへの特定のアクセスであ
るか否かによりコンピュータに入力するシステムクロッ
ク信号の周波数をそのまま動作周波数のシステムクロッ
クでアクセスしたり、低位に分周したシステムクロック
信号をアクセスすることができる。
クロック信号に基づいて起動可能なコントローラを有
し、アドレスバスを介して接続される複数のデバイスを
アクセス制御するコンピュータ装置において、前記コン
トローラに所定の基準動作クロック信号を出力する基準
クロック出力手段と、前記アドレスバスに出力されるア
ドレスを解読して特定のデバイスへのアクセス要求発
生、及び、該アクセス要求があらかじめ定められた特定
のデバイスへの特定のアクセスであることを特徴とする
判定手段と、前記判定手段からの特定のデバイスへの特
定のアクセスであることを示す出力に基づいて基準動作
クロック信号の周波数を低位に可変したシステムクロッ
ク信号を前記コントローラに入力する周波数可変手段と
を具備したので、特定のデバイスへのアクセスがあらか
じめ定められた特定のデバイスへの特定のアクセスであ
るか否かによりコンピュータに入力するシステムクロッ
ク信号の周波数をそのまま動作周波数のシステムクロッ
クでアクセスしたり、低位に分周したシステムクロック
信号をアクセスすることができる。
また、周波数可変手段は、基準動作クロックの周波数
を2n倍（ｎは整数）分周するので、ハード構成を簡素化
できるとともに、既存のシステムクロックへの対応が容
易となる等の効果を奏する。
を2n倍（ｎは整数）分周するので、ハード構成を簡素化
できるとともに、既存のシステムクロックへの対応が容
易となる等の効果を奏する。
第１図はこの発明の一実施例を示すコンピュータ装置の
構成を説明するブロック図、第２図は、第１図の動作を
説明するタイミングチャート、第３図はこの発明による
システムクロック分周処理の一例を示すフローチャート
である。 図中、１はCPU、２はデバイス部、３はアドレスデコー
ダ、４はアンドゲート、５は分周器、６は発振器、SCLK
はシステムクロックである。
構成を説明するブロック図、第２図は、第１図の動作を
説明するタイミングチャート、第３図はこの発明による
システムクロック分周処理の一例を示すフローチャート
である。 図中、１はCPU、２はデバイス部、３はアドレスデコー
ダ、４はアンドゲート、５は分周器、６は発振器、SCLK
はシステムクロックである。
Claims (2)
- 【請求項１】複数の動作クロック信号に基づいて起動可
能なコントローラを有し、アドレスバスを介して接続さ
れる複数のデバイスをアクセス制御するコンピュータ装
置において、 前記コントローラに所定の基準動作クロック信号を出力
する基準クロック出力手段と、 前記アドレスバスに出力されるアドレスを解読して特定
のデバイスへのアクセス要求発生、及び、該アクセス要
求があらかじめ定められた特定のデバイスへの特定のア
クセスであることを判定する判定手段と、 前記判定手段からの特定のデバイスへの特定のアクセス
であることを示す出力に基づいて基準動作クロック信号
の周波数を低位に可変したシステムクロック信号を前記
コントローラに入力する周波数可変手段と、 を具備したことを特徴とするコンピュータ装置。 - 【請求項２】周波数可変手段は、基準動作クロックの周
波数を2n倍（ｎは整数）分周することを特徴とする請求
項（１）記載のコンピュータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63123949A JP2744431B2 (ja) | 1988-05-23 | 1988-05-23 | コンピュータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63123949A JP2744431B2 (ja) | 1988-05-23 | 1988-05-23 | コンピュータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01293416A JPH01293416A (ja) | 1989-11-27 |
| JP2744431B2 true JP2744431B2 (ja) | 1998-04-28 |
Family
ID=14873333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63123949A Expired - Fee Related JP2744431B2 (ja) | 1988-05-23 | 1988-05-23 | コンピュータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2744431B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2570845B2 (ja) * | 1988-05-27 | 1997-01-16 | セイコーエプソン株式会社 | 情報処理装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045828A (ja) * | 1983-08-24 | 1985-03-12 | Hitachi Ltd | シングルチツプマイコン |
| JPS6077220A (ja) * | 1983-10-05 | 1985-05-01 | Nec Corp | マイクロコンピユ−タシステムのクロツク周波数切換方式 |
| JPS62163130A (ja) * | 1986-01-13 | 1987-07-18 | Alps Electric Co Ltd | マイクロコンピユ−タの動作速度制御装置 |
-
1988
- 1988-05-23 JP JP63123949A patent/JP2744431B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01293416A (ja) | 1989-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5642489A (en) | Bridge between two buses of a computer system with a direct memory access controller with accessible registers to support power management | |
| JPH0677249B2 (ja) | マイクロコンピュータ | |
| US5666522A (en) | Variable speed controller | |
| US4958276A (en) | Single chip processor | |
| JP2704113B2 (ja) | データ処理装置 | |
| JP2744431B2 (ja) | コンピュータ装置 | |
| JPS6045828A (ja) | シングルチツプマイコン | |
| US5428746A (en) | Integrated microprocessor unit generating separate memory and input-output device control signals | |
| KR100249080B1 (ko) | 마이크로컴퓨터와의주변장치접속용제어기 | |
| JPH11316695A (ja) | ス―パ―スカラ―マイクロプロセッサ―の停止点インタ―ラプト発生装置 | |
| EP0811921A2 (en) | Method for accessing memory | |
| JPS6252897B2 (ja) | ||
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPS6364588A (ja) | モ−タのデイジタル制御装置 | |
| JPH0814791B2 (ja) | 処理システム | |
| CA1209273A (en) | High-speed auxiliary computer plug-in units | |
| JPH0740213B2 (ja) | コンピユ−タシステム | |
| JPH0527991A (ja) | 電子処理装置 | |
| KR930004901B1 (ko) | 디램을 사용한 컴퓨터 시스템의 메모리 제어장치 | |
| JPH01112335A (ja) | 電子機器 | |
| JPH02181243A (ja) | 処理装置 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPS63153634A (ja) | デ−タ処理装置 | |
| JPH0750157B2 (ja) | パタ−ン発生器 | |
| JPS60105048A (ja) | マイクロプログラム制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |