JPH04373002A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH04373002A JPH04373002A JP15079091A JP15079091A JPH04373002A JP H04373002 A JPH04373002 A JP H04373002A JP 15079091 A JP15079091 A JP 15079091A JP 15079091 A JP15079091 A JP 15079091A JP H04373002 A JPH04373002 A JP H04373002A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- clock
- unit
- switching
- bus interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はプログラマブルコントロ
ーラに係り、特に拡張ユニットに対してアクセスする際
に、拡張ユニットに応じてバスサイクルを切換えるよう
にしたプログラマブルコントローラに関する。
ーラに係り、特に拡張ユニットに対してアクセスする際
に、拡張ユニットに応じてバスサイクルを切換えるよう
にしたプログラマブルコントローラに関する。
【０００２】
【従来の技術】プログラマブルコントローラとして、演
算処理部を搭載したＣＰＵユニットといくつかの入出力
部と拡張バス端子を備えた基本ユニットをベースとして
入出力部を増設する拡張ユニットを備えたものがある。
算処理部を搭載したＣＰＵユニットといくつかの入出力
部と拡張バス端子を備えた基本ユニットをベースとして
入出力部を増設する拡張ユニットを備えたものがある。
【０００３】この種のプログラマブルコントローラでは
、基本ユニットを介して拡張ユニットにアクセスするが
、その際に図４に示すようにＣＰＵユニットの内部バス
から外部バスインターフェイスを介してアクセスされる
。
、基本ユニットを介して拡張ユニットにアクセスするが
、その際に図４に示すようにＣＰＵユニットの内部バス
から外部バスインターフェイスを介してアクセスされる
。
【０００４】すなわち、読み出しコマンドＲＤ、書き込
みコマンドＷＲ、外部バス選択信号ＩＯＥＮにより外部
バスアクセスを識別し、クロックＣＫにより動作するバ
スフェーズシーケンサ５０により図５に示す各クロック
タイミングＴ０ 〜Ｔｎ に従って外部バスタイミング
へ変換する。
みコマンドＷＲ、外部バス選択信号ＩＯＥＮにより外部
バスアクセスを識別し、クロックＣＫにより動作するバ
スフェーズシーケンサ５０により図５に示す各クロック
タイミングＴ０ 〜Ｔｎ に従って外部バスタイミング
へ変換する。
【０００５】外部バスには基本ユニットの複数の入出力
装置が接続されると共に基本ユニットの拡張バスを介し
て、拡張ユニットが接続される。この場合、拡張バスの
距離は用途に応じて１ｍ程度から数十ｍまでの広い範囲
を要求されることが多い。拡張バスの距離が長くなると
該伝送路の浮遊容量が増大して信号の伝送時間に遅れが
生じるのでバスクロックの周波数を低く設定しなければ
ならない。
装置が接続されると共に基本ユニットの拡張バスを介し
て、拡張ユニットが接続される。この場合、拡張バスの
距離は用途に応じて１ｍ程度から数十ｍまでの広い範囲
を要求されることが多い。拡張バスの距離が長くなると
該伝送路の浮遊容量が増大して信号の伝送時間に遅れが
生じるのでバスクロックの周波数を低く設定しなければ
ならない。
【０００６】従来の装置では、外部バスインターフェイ
スに一定周波数のバスクロックを供給しているため拡張
バスの最大許容距離に対する伝送信号の遅れ時間を想定
してバスクロックの周波数を設定している。
スに一定周波数のバスクロックを供給しているため拡張
バスの最大許容距離に対する伝送信号の遅れ時間を想定
してバスクロックの周波数を設定している。
【０００７】
【発明が解決しようとする課題】上述した従来の装置で
は近距離の拡張ユニットと遠距離の拡張ユニットを混在
して使用する場合、近距離の拡張ユニットに対するアク
セスが遠距離の拡張ユニットに対する遅いタイミングで
制約される全体としての処理速度が低下するという問題
がある。
は近距離の拡張ユニットと遠距離の拡張ユニットを混在
して使用する場合、近距離の拡張ユニットに対するアク
セスが遠距離の拡張ユニットに対する遅いタイミングで
制約される全体としての処理速度が低下するという問題
がある。
【０００８】本発明は、上記問題を解決するためになさ
れたもので、いずれの拡張ユニットに対してアクセスす
るのかに応じて外部バスインターフェイスに供給するバ
スクロックの周波数を切替える手段を設け、全体として
効率的な入出力を行えるようにしたプログラマブルコン
トローラを提供することを目的としている。
れたもので、いずれの拡張ユニットに対してアクセスす
るのかに応じて外部バスインターフェイスに供給するバ
スクロックの周波数を切替える手段を設け、全体として
効率的な入出力を行えるようにしたプログラマブルコン
トローラを提供することを目的としている。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、演算処理部を持つＣＰＵユニットと、
入出力部と拡張バスの端子を持つ基本ユニットを基とし
て、複数の拡張ユニットを接続するプログラマブルコン
トローラにおいて、該ＣＰＵユニットに該基本ユニット
を結合する外部バスインターフェイスと、該外部バスイ
ンターフェイスを制御するバスクロックを切り替えるク
ロック切換手段を設け、該演算処理部が任意のユニット
に対してアクセスしたとき、該アクセス対象のユニット
に応じてバスクロックを切り替えるようにしたプログラ
マブルコントローラである。
めに、本発明は、演算処理部を持つＣＰＵユニットと、
入出力部と拡張バスの端子を持つ基本ユニットを基とし
て、複数の拡張ユニットを接続するプログラマブルコン
トローラにおいて、該ＣＰＵユニットに該基本ユニット
を結合する外部バスインターフェイスと、該外部バスイ
ンターフェイスを制御するバスクロックを切り替えるク
ロック切換手段を設け、該演算処理部が任意のユニット
に対してアクセスしたとき、該アクセス対象のユニット
に応じてバスクロックを切り替えるようにしたプログラ
マブルコントローラである。
【００１０】
【作用】上記構成とすることにより速い動作の可能なユ
ニットに対しては高速のバスクロックを選択し、遅い動
作のユニットに対しては低速のバスクロックを選択して
バスサイクルを変化させ全体として効率的な入出力処理
を行う。
ニットに対しては高速のバスクロックを選択し、遅い動
作のユニットに対しては低速のバスクロックを選択して
バスサイクルを変化させ全体として効率的な入出力処理
を行う。
【００１１】
【実施例】本発明によるプログラマブルコントローラの
実施例を図１に示す。
実施例を図１に示す。
【００１２】図１において、ＣＰＵユニット１には演算
処理部１１を備え、内部バス１５を介してＲＡＭ１２，
ＲＯＭ１３，外部バスインターフェイス１４等が接続さ
れている。また、クロック生成回路１５は外部バスイン
ターフェイス１４を制御するための基本クロックを生成
し、クロック切換部１６は演算処理部１１からの指令に
より実際に外部バスインターフェイス１４に制御クロッ
クを送出するもので、本発明の特徴部を成すものである
。基本ユニット２は、いくつかの入出力回路２２，２３
と、拡張バス４の端子を持つインターフェイス回路２１
を備え外部バスインターフェイス１４を介してＣＰＵユ
ニットと結合されている。
処理部１１を備え、内部バス１５を介してＲＡＭ１２，
ＲＯＭ１３，外部バスインターフェイス１４等が接続さ
れている。また、クロック生成回路１５は外部バスイン
ターフェイス１４を制御するための基本クロックを生成
し、クロック切換部１６は演算処理部１１からの指令に
より実際に外部バスインターフェイス１４に制御クロッ
クを送出するもので、本発明の特徴部を成すものである
。基本ユニット２は、いくつかの入出力回路２２，２３
と、拡張バス４の端子を持つインターフェイス回路２１
を備え外部バスインターフェイス１４を介してＣＰＵユ
ニットと結合されている。
【００１３】拡張ユニット３は拡張バス４に結合するイ
ンターフェイス回路３１と、いくつかの入出力回路３２
，３３を備え、更に別の拡張ユニットを接続するための
拡張バス５の端子を備えている。
ンターフェイス回路３１と、いくつかの入出力回路３２
，３３を備え、更に別の拡張ユニットを接続するための
拡張バス５の端子を備えている。
【００１４】ＣＰＵユニット１と基本ユニット２をベー
スとして用途に応じ拡張ユニット３がいくつか増設でき
る構成としている。なお、ＣＰＵユニット１と基本ユニ
ット２は一体として構成する場合もある。
スとして用途に応じ拡張ユニット３がいくつか増設でき
る構成としている。なお、ＣＰＵユニット１と基本ユニ
ット２は一体として構成する場合もある。
【００１５】図２は上記実施例のクロック切換部１６の
具体的な回路例で、図３はそのタイミングチャートであ
る。クロック生成回路１５から供給されるクロックＣＫ
は分周回路１０２によりＣＯ，Ｃ１（例えば１／２，１
／１２の周波数）のクロックに分周される。選択回路１
０１はこれらのクロックのいずれかを信号ＳＥＬにより
選択し、外部バスインターフェイス１４へそのクロック
ＣＯＵＴを供給する。
具体的な回路例で、図３はそのタイミングチャートであ
る。クロック生成回路１５から供給されるクロックＣＫ
は分周回路１０２によりＣＯ，Ｃ１（例えば１／２，１
／１２の周波数）のクロックに分周される。選択回路１
０１はこれらのクロックのいずれかを信号ＳＥＬにより
選択し、外部バスインターフェイス１４へそのクロック
ＣＯＵＴを供給する。
【００１６】演算処理部１１が外部バスインターフェイ
ス１４を介してアクセスするとき、拡張ユニット毎に割
り振られたアドレス領域からアクセス対象の拡張ユニッ
トを判別してバスクロックＣＯＵＴを切替えるべきかど
うかを判断する。バスクロックＣＯＵＴの切替えが必要
であると判断したとき、演算処理部１１はリード・ライ
ト信号ＷＲと共にバスクロックの切替えを指令する切換
えアドレス選択信号ＣＳとバスクロックの種別を決定す
る制御データＤＩＮを出力する。リード・ライト信号Ｗ
Ｒと切換アドレス選択信号ＣＳの両方がアクティブにな
るとＡＮＤ回路１０４の出力信号ＲＳＥをアクテイブと
し、外部バスインターフェイス１４に対し動作リセット
を行うと共に、ラッチ回路１０３のデータ更新を許可し
、クロックＣＫの立ち下りにより制御データＤＩＮの値
を保持する。図３は高速のクロックＣＯで動作している
状態から低速のクロックＣ１に切替える場合の例を示し
たものである。
ス１４を介してアクセスするとき、拡張ユニット毎に割
り振られたアドレス領域からアクセス対象の拡張ユニッ
トを判別してバスクロックＣＯＵＴを切替えるべきかど
うかを判断する。バスクロックＣＯＵＴの切替えが必要
であると判断したとき、演算処理部１１はリード・ライ
ト信号ＷＲと共にバスクロックの切替えを指令する切換
えアドレス選択信号ＣＳとバスクロックの種別を決定す
る制御データＤＩＮを出力する。リード・ライト信号Ｗ
Ｒと切換アドレス選択信号ＣＳの両方がアクティブにな
るとＡＮＤ回路１０４の出力信号ＲＳＥをアクテイブと
し、外部バスインターフェイス１４に対し動作リセット
を行うと共に、ラッチ回路１０３のデータ更新を許可し
、クロックＣＫの立ち下りにより制御データＤＩＮの値
を保持する。図３は高速のクロックＣＯで動作している
状態から低速のクロックＣ１に切替える場合の例を示し
たものである。
【００１７】この図に示すのように、信号ＲＳＥのアク
ティブ期間に外部バスインターフェイス１４をリセット
すると同時にバスサイクルの切替動作が行なわれ、以後
、バスクロックＣＯＵＴは低速のクロックＣ１に同期し
て出力される。このように、外部バスインターフェイス
１４をリセット中にバスクロックＣＯＵＴを切り替える
ためバスサイクルのスムーズな移行が可能となる。
ティブ期間に外部バスインターフェイス１４をリセット
すると同時にバスサイクルの切替動作が行なわれ、以後
、バスクロックＣＯＵＴは低速のクロックＣ１に同期し
て出力される。このように、外部バスインターフェイス
１４をリセット中にバスクロックＣＯＵＴを切り替える
ためバスサイクルのスムーズな移行が可能となる。
【００１８】
【発明の効果】本発明によればアクセス対象の拡張ユニ
ットに応じて最適なバスサイクルを選択することができ
るので、高速アクセスの可能なユニットが低速アクセス
のバスサイクルに制約されることなく全体として効率的
な入出力処理を行うことのできるプログラマブルコント
ローラを提供することができる。
ットに応じて最適なバスサイクルを選択することができ
るので、高速アクセスの可能なユニットが低速アクセス
のバスサイクルに制約されることなく全体として効率的
な入出力処理を行うことのできるプログラマブルコント
ローラを提供することができる。
【図１】本発明によるプログラマブルコントローラの実
施例の構成図。
施例の構成図。
【図２】上記実施例のクロック切換部１６の詳細構成図
。
。
【図３】上記実施例の作用を説明するためのタイムチャ
ート。
ート。
【図４】外部バスインターフェイスの機能ブロック図。
【図５】外部バスインターフェイスの作用を説明するた
めのタイムチャート。
めのタイムチャート。
１…ＣＰＵユニット ２…
基本ユニット３…拡張ユニット
４，５…拡張バス１１…演算処理部
１２，１３…メモリ（ＲＡＭ
，ＲＯＭ） １４…外部バスインターフェイス １６…クロック切
換部
基本ユニット３…拡張ユニット
４，５…拡張バス１１…演算処理部
１２，１３…メモリ（ＲＡＭ
，ＲＯＭ） １４…外部バスインターフェイス １６…クロック切
換部
Claims (1)
- 【請求項１】 演算処理部を持つＣＰＵユニットと、
入出力部と拡張バスの端子を持つ基本ユニットを基とし
て、複数の拡張ユニットを接続するプログラマブルコン
トローラにおいて、該ＣＰＵユニットに該基本ユニット
を結合する外部バスインターフェイスと、該外部バスイ
ンターフェイスを制御するバスクロックを切り替えるク
ロック切換手段を設け、該演算処理部が任意のユニット
に対してアクセスしたとき、該アクセス対象のユニット
に応じてバスクロックを切り替えることを特徴としたプ
ログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15079091A JPH04373002A (ja) | 1991-06-24 | 1991-06-24 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15079091A JPH04373002A (ja) | 1991-06-24 | 1991-06-24 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04373002A true JPH04373002A (ja) | 1992-12-25 |
Family
ID=15504493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15079091A Pending JPH04373002A (ja) | 1991-06-24 | 1991-06-24 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04373002A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003041A (ja) * | 2008-06-19 | 2010-01-07 | Koyo Electronics Ind Co Ltd | プログラマブルコントローラシステム |
| JP2012027728A (ja) * | 2010-07-23 | 2012-02-09 | Mitsubishi Electric Corp | プログラマブルコントローラおよびバス変換器 |
| KR20160120290A (ko) * | 2015-03-11 | 2016-10-17 | 미쓰비시덴키 가부시키가이샤 | Cpu 유닛, 타겟 유닛 및 plc 시스템 |
| JP2019028758A (ja) * | 2017-07-31 | 2019-02-21 | パナソニック デバイスＳｕｎｘ株式会社 | コントロールユニット、プログラマブルコントローラ |
-
1991
- 1991-06-24 JP JP15079091A patent/JPH04373002A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003041A (ja) * | 2008-06-19 | 2010-01-07 | Koyo Electronics Ind Co Ltd | プログラマブルコントローラシステム |
| JP2012027728A (ja) * | 2010-07-23 | 2012-02-09 | Mitsubishi Electric Corp | プログラマブルコントローラおよびバス変換器 |
| KR20160120290A (ko) * | 2015-03-11 | 2016-10-17 | 미쓰비시덴키 가부시키가이샤 | Cpu 유닛, 타겟 유닛 및 plc 시스템 |
| JP2019028758A (ja) * | 2017-07-31 | 2019-02-21 | パナソニック デバイスＳｕｎｘ株式会社 | コントロールユニット、プログラマブルコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6653871B2 (en) | Method of and circuit for controlling a clock | |
| JPH0784863A (ja) | 情報処理装置およびそれに適した半導体記憶装置 | |
| JPH04233059A (ja) | 情報処理装置 | |
| JPH04373002A (ja) | プログラマブルコントローラ | |
| KR20050050436A (ko) | 동시 변경 출력을 감소시키기 위한 방법 및 집적 회로 장치 | |
| JPH0425585B2 (ja) | ||
| US5935236A (en) | Microcomputer capable of outputting pulses | |
| JP2867480B2 (ja) | メモリ切替回路 | |
| JPH0718174Y2 (ja) | 任意波形発生器 | |
| JPS63253458A (ja) | アドレス変換回路 | |
| JPH0561563A (ja) | タイミング発生装置 | |
| JPS5971557A (ja) | 半導体集積回路装置 | |
| JPH03214275A (ja) | 半導体集積回路 | |
| JP2001318879A (ja) | 集積回路およびその制御方法 | |
| JPH0624908Y2 (ja) | デ−タ転送制御装置 | |
| KR0153597B1 (ko) | 마이콤의 외부롬 접속장치 | |
| KR0169789B1 (ko) | 클럭주기가 다른 블럭들의 데이타 전송방법 및 회로 | |
| JPH01243164A (ja) | Ｅｐｒｏｍ内蔵シングルチップマイクロコンピュータ | |
| JPH02282813A (ja) | マイクロコンピュータ | |
| JPH06342415A (ja) | バス間接続装置 | |
| JPH07218601A (ja) | 高速パターンアドレス発生回路 | |
| JPS62232053A (ja) | マイクロコンピユ−タの動作速度制御装置 | |
| JP2000276209A (ja) | プログラマブルコントローラ | |
| JPH0855477A (ja) | メモリ装置 | |
| JPH01236345A (ja) | シングルチップマイクロコンピュータ |