JP2000276209A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JP2000276209A JP2000276209A JP11085126A JP8512699A JP2000276209A JP 2000276209 A JP2000276209 A JP 2000276209A JP 11085126 A JP11085126 A JP 11085126A JP 8512699 A JP8512699 A JP 8512699A JP 2000276209 A JP2000276209 A JP 2000276209A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- circuit
- unit
- arithmetic processing
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】デバック時のトレース、ステップ実行機能が必
要とする余分なメモリ・ソフトが不必要なＰＬＣを提供
する。 【解決手段】ＣＰＵユニット１の動作クロックを分周回
路１４にて異なる周波数のクロック信号を発生、異なる
周波数のクロック信号を選択回路１４ａで選択すること
により任意の動作クロック信号にてＣＰＵ１を動作さ
せ、デバック時の演算速度を遅くし、さらにラッチ回路
３５を介し液晶表示部４０で、Ｉ／Ｏ５０，６０のＯＮ
／ＯＦＦ状態を肉眼で認識できると共に、余分なメモリ
・ソフトを不必要とするものである。
要とする余分なメモリ・ソフトが不必要なＰＬＣを提供
する。 【解決手段】ＣＰＵユニット１の動作クロックを分周回
路１４にて異なる周波数のクロック信号を発生、異なる
周波数のクロック信号を選択回路１４ａで選択すること
により任意の動作クロック信号にてＣＰＵ１を動作さ
せ、デバック時の演算速度を遅くし、さらにラッチ回路
３５を介し液晶表示部４０で、Ｉ／Ｏ５０，６０のＯＮ
／ＯＦＦ状態を肉眼で認識できると共に、余分なメモリ
・ソフトを不必要とするものである。
Description
【０００１】
【発明の属する技術分野】本発明は、プログラマブルコ
ントローラ（以下、ＰＬＣという）に係り、ＰＬＣのハ
ード構成に関するものである。
ントローラ（以下、ＰＬＣという）に係り、ＰＬＣのハ
ード構成に関するものである。
【０００２】
【従来の技術】図５を参照して、従来のＰＬＣを説明す
る。図５は、従来におけるＰＬＣの構成を示すブロック
図である。図５において、ＰＬＣは、ＣＰＵユニット１
と、拡張ユニット５０，６０と、これらを接続する外部
バス３０とからなっている。上記拡張ユニット５０，６
０は、図５では２個であるが、一般には、該拡張ユニッ
トが必要に応じて多数接続されている。この場合、外部
バス３０が、該拡張ユニットの用途に応じて近距離のも
のから長距離のものまでが混在することになる。
る。図５は、従来におけるＰＬＣの構成を示すブロック
図である。図５において、ＰＬＣは、ＣＰＵユニット１
と、拡張ユニット５０，６０と、これらを接続する外部
バス３０とからなっている。上記拡張ユニット５０，６
０は、図５では２個であるが、一般には、該拡張ユニッ
トが必要に応じて多数接続されている。この場合、外部
バス３０が、該拡張ユニットの用途に応じて近距離のも
のから長距離のものまでが混在することになる。
【０００３】該外部バス３０の距離が大となると、該バ
スの浮遊容量が増加し、信号の伝送遅れが生じるので、
クロック切換え部１４ｂの周波数を低く設定することに
なる。そこで、上記の如き、拡張ユニットが混在して使
用されるシステムにおいては、近距離の拡張ユニットに
対するアクセスが遠距離の拡張ユニットに対するクロッ
ク切換え部１４ｂの遅いアクセスで制約され、全体とし
て処理速度が低下するということがあった。
スの浮遊容量が増加し、信号の伝送遅れが生じるので、
クロック切換え部１４ｂの周波数を低く設定することに
なる。そこで、上記の如き、拡張ユニットが混在して使
用されるシステムにおいては、近距離の拡張ユニットに
対するアクセスが遠距離の拡張ユニットに対するクロッ
ク切換え部１４ｂの遅いアクセスで制約され、全体とし
て処理速度が低下するということがあった。
【０００４】この全体として処理速度が低下する問題に
ついて、下記のような図５、６に示される技術が提案さ
れていた。図５において、該ＣＰＵユニット１は、記憶
させているプログラムを定められた順序を取り出し、そ
の命令の内容に従って入力部のデータを取り込み、演
算，出力のためのデータ送出等の処理を行う演算処理部
１２と、クロック信号ｃｋを発生するクロック生成回路
１３ｂと、クロック信号ｃｋを分周して演算処理部１２
からの指令により異なるクロック信号を出力するクロッ
ク切換え部１４ｂと、処理動作を指示するプログラム等
を格納するＲＯＭ１７と、演算結果等を格納するＲＡＭ
１６と、外部供給電源を所要電圧に変換してＰＬＣ内に
供給する電源部１８と、クロック切換え部１４からのク
ロック信号を切換えると共に、該ＣＰＵユニット１外の
モジュールと接続するための外部バスインターフェイス
１５と、該ＣＰＵユニット１内のモジュール間を結合す
る内部バス２０と、インターフエイス１１とを備えてい
る。さらに、該演算処理部１２には、該インターフェイ
ス１１を介してプログラミングをデバックするプログラ
ミングコンソール２が接続されている。
ついて、下記のような図５、６に示される技術が提案さ
れていた。図５において、該ＣＰＵユニット１は、記憶
させているプログラムを定められた順序を取り出し、そ
の命令の内容に従って入力部のデータを取り込み、演
算，出力のためのデータ送出等の処理を行う演算処理部
１２と、クロック信号ｃｋを発生するクロック生成回路
１３ｂと、クロック信号ｃｋを分周して演算処理部１２
からの指令により異なるクロック信号を出力するクロッ
ク切換え部１４ｂと、処理動作を指示するプログラム等
を格納するＲＯＭ１７と、演算結果等を格納するＲＡＭ
１６と、外部供給電源を所要電圧に変換してＰＬＣ内に
供給する電源部１８と、クロック切換え部１４からのク
ロック信号を切換えると共に、該ＣＰＵユニット１外の
モジュールと接続するための外部バスインターフェイス
１５と、該ＣＰＵユニット１内のモジュール間を結合す
る内部バス２０と、インターフエイス１１とを備えてい
る。さらに、該演算処理部１２には、該インターフェイ
ス１１を介してプログラミングをデバックするプログラ
ミングコンソール２が接続されている。
【０００５】また、該外部バスインターフェイス１５に
は外部バス３０が接続され、該外部バス３０には、拡張
ユニット５０，６０が接続されている。該拡張ユニット
５０は、いくつかのＩ／Ｏ、図５ではＩ／Ｏユニット５
１、Ｉ／Ｏユニット５２の二個が接続されている。該Ｉ
／Ｏは、外部バス３０、外部バスインターフェイス１５
を介して、演算処理部１２と接続されている。これらの
Ｉ／Ｏユニット５１、５２には図示しない負荷が接続さ
れており、アプリケーションプログラムにしたがい命令
が実行され、該負荷を動作させる。
は外部バス３０が接続され、該外部バス３０には、拡張
ユニット５０，６０が接続されている。該拡張ユニット
５０は、いくつかのＩ／Ｏ、図５ではＩ／Ｏユニット５
１、Ｉ／Ｏユニット５２の二個が接続されている。該Ｉ
／Ｏは、外部バス３０、外部バスインターフェイス１５
を介して、演算処理部１２と接続されている。これらの
Ｉ／Ｏユニット５１、５２には図示しない負荷が接続さ
れており、アプリケーションプログラムにしたがい命令
が実行され、該負荷を動作させる。
【０００６】演算処理部１２が該クロック切換え部１４
ｂ，外部バスインターフェイス１５を介して拡張ユニッ
ト５０，６０をアクセスする。拡張ユニット５０，６
０、図示では二個であるが、必要に応じて増設できるよ
うになっている。そして、これらのＣＰＵユニット１，
拡張ユニット５０および６０，電源部１８等が、ワンボ
ード型、集合ユニット型等の形態をとり、構成されてい
る。
ｂ，外部バスインターフェイス１５を介して拡張ユニッ
ト５０，６０をアクセスする。拡張ユニット５０，６
０、図示では二個であるが、必要に応じて増設できるよ
うになっている。そして、これらのＣＰＵユニット１，
拡張ユニット５０および６０，電源部１８等が、ワンボ
ード型、集合ユニット型等の形態をとり、構成されてい
る。
【０００７】次ぎに、図６を参照して、クロック生成回
路１３ｂおよびクロック切換え部１４ｂならびに演算処
理部１２によるクロック信号の適宜な切換えを説明す
る。図６は、図５のＰＬＣのクロック信号の切換え部の
説明図である。このクロック信号の切換え部１４ｂは、
いわゆるカウンタを用いた逓降回路で構成されている。
クロック生成回路１３ｂから供給されるクロック信号ｃ
ｋは、分周回路１４２によりｃｋ1，ｃｋ2のクロック信
号に分周される。選択回路１４１は、これらのクロック
信号ｃｋ1，ｃｋ2のいずれかを、選択信号ＳＥＬにより
選択し、外部バスインターフェイス１５へ該クロック信
号Ｓ5を供給する。
路１３ｂおよびクロック切換え部１４ｂならびに演算処
理部１２によるクロック信号の適宜な切換えを説明す
る。図６は、図５のＰＬＣのクロック信号の切換え部の
説明図である。このクロック信号の切換え部１４ｂは、
いわゆるカウンタを用いた逓降回路で構成されている。
クロック生成回路１３ｂから供給されるクロック信号ｃ
ｋは、分周回路１４２によりｃｋ1，ｃｋ2のクロック信
号に分周される。選択回路１４１は、これらのクロック
信号ｃｋ1，ｃｋ2のいずれかを、選択信号ＳＥＬにより
選択し、外部バスインターフェイス１５へ該クロック信
号Ｓ5を供給する。
【０００８】演算処理部１２が外部バスインターフェイ
ス１５を介して拡張ユニット５０，６０をアクセスする
とき、該拡張ユニットのアドレス領域からアクセスする
拡張ユニットを判断してバスクロック信号Ｓ5を切り換
えるべきかどうかをきめる。該バスクロック信号Ｓ5を
切り換えるときは、リード・ライト信号Ｓ2とバスクロ
ック信号の切換えを指令するアドレス選択信号Ｓ3と、
バスクロック信号の分周信号を決定する制御データＳ1
を出力する。
ス１５を介して拡張ユニット５０，６０をアクセスする
とき、該拡張ユニットのアドレス領域からアクセスする
拡張ユニットを判断してバスクロック信号Ｓ5を切り換
えるべきかどうかをきめる。該バスクロック信号Ｓ5を
切り換えるときは、リード・ライト信号Ｓ2とバスクロ
ック信号の切換えを指令するアドレス選択信号Ｓ3と、
バスクロック信号の分周信号を決定する制御データＳ1
を出力する。
【０００９】該Ｓ2信号とアドレス選択信号Ｓ3の両方が
入力すると、ＡＮＤ回路１４４の出力信号Ｓ6が出力
し、外部バスインターフェイス１５に対しリセットを行
なうと共に、ラッチ回路１４３のデータ更新を許可す
る。そして、クロック信号ｃｋの立ち下がりにより制御
データＳ1が保持される。出力信号Ｓ6の出力期間に外部
バスインターフェイス１５をリセットすると同時に、バ
スクロック信号Ｓ5の切換動作がなされ、バスサイクル
の切り換えが適宜に行なわれる優れたものである。
入力すると、ＡＮＤ回路１４４の出力信号Ｓ6が出力
し、外部バスインターフェイス１５に対しリセットを行
なうと共に、ラッチ回路１４３のデータ更新を許可す
る。そして、クロック信号ｃｋの立ち下がりにより制御
データＳ1が保持される。出力信号Ｓ6の出力期間に外部
バスインターフェイス１５をリセットすると同時に、バ
スクロック信号Ｓ5の切換動作がなされ、バスサイクル
の切り換えが適宜に行なわれる優れたものである。
【００１０】
【発明が解決しようとする課題】一方、ＰＬＣにおい
て、プログラムのデバックを行う際、トレース、ステッ
プ実行といった機能が設けられている。該トレースで
は、入力、出力状態を一時的に、ＣＰＵ内のメモリに記
憶させておき、必要な時間経過後、アプリケーションソ
フトにより該内容を読み出し、表示・プログラムの実行
が行われている。このため、該ＣＰＵ内のメモリが余分
に必要となり、アプリケーションソフト容量を増大させ
るという問題がある。
て、プログラムのデバックを行う際、トレース、ステッ
プ実行といった機能が設けられている。該トレースで
は、入力、出力状態を一時的に、ＣＰＵ内のメモリに記
憶させておき、必要な時間経過後、アプリケーションソ
フトにより該内容を読み出し、表示・プログラムの実行
が行われている。このため、該ＣＰＵ内のメモリが余分
に必要となり、アプリケーションソフト容量を増大させ
るという問題がある。
【００１１】また、ステップ実行では、ＣＰＵ内に所定
のステップ経過後、実行する命令を記憶させておき、１
命令毎に実行して停止する。すなわち、所定の１行単位
の実行がなされ、１行の実行後ＳＴＯＰ状態とし、次ぎ
の１行の実行がおこなわれていた。このため、次のステ
ップのデバックの為に、人手による煩瑣なキー操作が必
要であるといつた問題があった。
のステップ経過後、実行する命令を記憶させておき、１
命令毎に実行して停止する。すなわち、所定の１行単位
の実行がなされ、１行の実行後ＳＴＯＰ状態とし、次ぎ
の１行の実行がおこなわれていた。このため、次のステ
ップのデバックの為に、人手による煩瑣なキー操作が必
要であるといつた問題があった。
【００１２】さらに、該遠距離の拡張ユニットに対する
遅いタイミングで制約され、全体として処理速度が低下
するという問題については、上記従来技術に説明した如
く、演算処理部が任意のユニットに対してアクセスした
ときに、アクセス対象の拡張ユニットの機能に応じて、
クロック切換え部により、任意の周波数のバスクロック
信号に切り換えて調整するように提案したものがある。
遅いタイミングで制約され、全体として処理速度が低下
するという問題については、上記従来技術に説明した如
く、演算処理部が任意のユニットに対してアクセスした
ときに、アクセス対象の拡張ユニットの機能に応じて、
クロック切換え部により、任意の周波数のバスクロック
信号に切り換えて調整するように提案したものがある。
【００１３】しかし、この提案されている技術は、アク
セス対象の拡張ユニットの機能に応じて、常に、バスク
ロック信号の切り換えを行なわねばならず、全体的効率
については配慮が十分でなかった。
セス対象の拡張ユニットの機能に応じて、常に、バスク
ロック信号の切り換えを行なわねばならず、全体的効率
については配慮が十分でなかった。
【００１４】本発明は、かかる従来技術の問題点を解決
するためになされたもので、デバックの為、特にメモリ
・ソフトの追加および人手による煩瑣なキー操作を必要
とせず、プログラムのデバック時のみ、バスクロック信
号を切り換えを行ない、ＣＰＵを低速度で動作させ、Ｉ
／ＯのＯＮ／ＯＦＦ動作を視覚的に把握ができ、通常の
制御時には、デバックシステムをＰＬＣから切離し、一
つのクロック信号によりＣＰＵを高速に制御するように
したＰＬＣを提供することをその目的とする。
するためになされたもので、デバックの為、特にメモリ
・ソフトの追加および人手による煩瑣なキー操作を必要
とせず、プログラムのデバック時のみ、バスクロック信
号を切り換えを行ない、ＣＰＵを低速度で動作させ、Ｉ
／ＯのＯＮ／ＯＦＦ動作を視覚的に把握ができ、通常の
制御時には、デバックシステムをＰＬＣから切離し、一
つのクロック信号によりＣＰＵを高速に制御するように
したＰＬＣを提供することをその目的とする。
【００１５】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係るプログラマブルコントローラの構成
は、ＣＰＵを動作させるクロック信号を可変とし、該Ｃ
ＰＵの演算速度を遅くさせることで、Ｉ／ＯのＯＮ／Ｏ
ＦＦ動作を視覚的に把握できる表示手段を設けたことを
特徴とするものである。前項記載のプログラマブルコン
トローラにおいて、クロック信号を発信する発振器と、
該クロック信号を多種類の周波数のクロック信号に分周
する分周回路と、該多種類の周波数のクロック信号のい
ずれかを選択する選択回路と、該選択されたクロック信
号で動作する演算処理部と、プログラミングコンソール
と接続されると共に、該演算処理部に接続されるインタ
ーフェイスと、該演算処理部と内部バスで接続される外
部バスインターフェイスと、該外部バスインターフェイ
スに接続される外部バスと、該外部バスにそれぞれ並列
に接続され、各Ｉ／Ｏを有する複数の拡張ユニットと、
該外部バスに接続されるラッチ回路と液晶表示手段とか
らなり、該プログラミングコンソールでデバックすると
きには、該選択回路で低周波数のクロック信号を選択
し、該低周波数のクロック信号で演算処理部を低速度で
動作させ、該Ｉ／ＯのＯＮ／ＯＦＦ動作を該液晶表示手
段で視覚的に把握するように構成したことを特徴とする
ものである。
め、本発明に係るプログラマブルコントローラの構成
は、ＣＰＵを動作させるクロック信号を可変とし、該Ｃ
ＰＵの演算速度を遅くさせることで、Ｉ／ＯのＯＮ／Ｏ
ＦＦ動作を視覚的に把握できる表示手段を設けたことを
特徴とするものである。前項記載のプログラマブルコン
トローラにおいて、クロック信号を発信する発振器と、
該クロック信号を多種類の周波数のクロック信号に分周
する分周回路と、該多種類の周波数のクロック信号のい
ずれかを選択する選択回路と、該選択されたクロック信
号で動作する演算処理部と、プログラミングコンソール
と接続されると共に、該演算処理部に接続されるインタ
ーフェイスと、該演算処理部と内部バスで接続される外
部バスインターフェイスと、該外部バスインターフェイ
スに接続される外部バスと、該外部バスにそれぞれ並列
に接続され、各Ｉ／Ｏを有する複数の拡張ユニットと、
該外部バスに接続されるラッチ回路と液晶表示手段とか
らなり、該プログラミングコンソールでデバックすると
きには、該選択回路で低周波数のクロック信号を選択
し、該低周波数のクロック信号で演算処理部を低速度で
動作させ、該Ｉ／ＯのＯＮ／ＯＦＦ動作を該液晶表示手
段で視覚的に把握するように構成したことを特徴とする
ものである。
【００１６】
【発明の実施の形態】以下、本発明に係るＰＬＣの実施
形態を図１ないし図３を参照しながら説明する。図１
は、本発明に係るＰＬＣの一実施形態のブロック図、図
２は、図１のＰＬＣの部分回路図、図３は、図１のＰＬ
Ｃの他の部分回路図およびそのタイムチャート、図４
は、図１のＰＬＣのさらに他の部分回路図である。
形態を図１ないし図３を参照しながら説明する。図１
は、本発明に係るＰＬＣの一実施形態のブロック図、図
２は、図１のＰＬＣの部分回路図、図３は、図１のＰＬ
Ｃの他の部分回路図およびそのタイムチャート、図４
は、図１のＰＬＣのさらに他の部分回路図である。
【００１７】本発明に係るＰＬＣの特徴は、ＣＰＵの動
作クロックを分周回路にて数パターンに構成し、この分
周回路を選択することにより任意の動作クロック信号に
てＣＰＵを動作させ、演算速度を遅くすることで、Ｉ／
ＯのＯＮ／ＯＦＦ状態を肉眼で認識可能とするものであ
る。
作クロックを分周回路にて数パターンに構成し、この分
周回路を選択することにより任意の動作クロック信号に
てＣＰＵを動作させ、演算速度を遅くすることで、Ｉ／
ＯのＯＮ／ＯＦＦ状態を肉眼で認識可能とするものであ
る。
【００１８】図１を参照して、ＰＬＣの基本構成につい
て説明する。図１において、ＣＰＵユニット１には、記
憶させているプログラムを定められた順序を取り出し、
その命令の内容に従って入力部のデータを取り込み、演
算，出力部へのデータ送出等の処理を行う演算処理部１
２と、クロック信号ｃｋを発生する発振器１３と、クロ
ック信号ｃｋを分周して異なる周波数のクロック信号を
出力する分周回路１４と、演算処理部１２からの指示に
より異なる周波数のクロック信号を選択する選択回路１
４ａと、演算結果等を格納するＲＡＭ１６と、処理動作
を指示するプログラム等を格納するＲＯＭ１７と、外部
供給電源を所要電圧に変換してＰＬＣ内に供給する電源
部１８と、該ＣＰＵユニット１外のモジュールと接続す
るための外部バスインターフェイス１５と、該ＣＰＵユ
ニット１内の各モジュール間を結合する内部バス２０
と、インターフエイス１１とを備えている。さらに、該
演算処理部１２には、該インターフェイス１１を介して
プログラミングをデバックするプログラミングコンソー
ル２が接続されている。
て説明する。図１において、ＣＰＵユニット１には、記
憶させているプログラムを定められた順序を取り出し、
その命令の内容に従って入力部のデータを取り込み、演
算，出力部へのデータ送出等の処理を行う演算処理部１
２と、クロック信号ｃｋを発生する発振器１３と、クロ
ック信号ｃｋを分周して異なる周波数のクロック信号を
出力する分周回路１４と、演算処理部１２からの指示に
より異なる周波数のクロック信号を選択する選択回路１
４ａと、演算結果等を格納するＲＡＭ１６と、処理動作
を指示するプログラム等を格納するＲＯＭ１７と、外部
供給電源を所要電圧に変換してＰＬＣ内に供給する電源
部１８と、該ＣＰＵユニット１外のモジュールと接続す
るための外部バスインターフェイス１５と、該ＣＰＵユ
ニット１内の各モジュール間を結合する内部バス２０
と、インターフエイス１１とを備えている。さらに、該
演算処理部１２には、該インターフェイス１１を介して
プログラミングをデバックするプログラミングコンソー
ル２が接続されている。
【００１９】該外部バスインターフェイス１５には外部
バス３０が接続され、さらに、該外部バス３０には、拡
張ユニット５０，６０が接続されている。該拡張ユニッ
ト５０，６０は、それぞれいくつかのＩ／Ｏ、すなわ
ち、図１ではＩ／Ｏユニット５１、Ｉ／Ｏユニット５２
の二個が接続されている。このＩ／Ｏは、外部バス３
０、外部バスインターフェイス１５を介してＣＰＵユニ
ット１の演算処理部１２と接続されている。これらのＩ
／Ｏユニット５１、５２には、図示しない負荷が接続さ
れている。そして、アプリケーションプログラムにした
がい命令が実行され、該負荷を動作させる。
バス３０が接続され、さらに、該外部バス３０には、拡
張ユニット５０，６０が接続されている。該拡張ユニッ
ト５０，６０は、それぞれいくつかのＩ／Ｏ、すなわ
ち、図１ではＩ／Ｏユニット５１、Ｉ／Ｏユニット５２
の二個が接続されている。このＩ／Ｏは、外部バス３
０、外部バスインターフェイス１５を介してＣＰＵユニ
ット１の演算処理部１２と接続されている。これらのＩ
／Ｏユニット５１、５２には、図示しない負荷が接続さ
れている。そして、アプリケーションプログラムにした
がい命令が実行され、該負荷を動作させる。
【００２０】該演算処理部１２が外部バスインターフェ
イス１５を介して拡張ユニット５０，６０をアクセスす
る。図示では、拡張ユニット５０，６０の二個である
が、必要に応じて増設できるようになっている。そし
て、これらのＣＰＵユニット１，拡張ユニット５０およ
び６０，電源部１８等が、ワンボード型、集合ユニット
型等の形態をとり構成される。さらに、外部バス３０に
は、低速度信号を肉眼で表示するためラッチ回路３５
と、液晶表示部４０が接続されている。
イス１５を介して拡張ユニット５０，６０をアクセスす
る。図示では、拡張ユニット５０，６０の二個である
が、必要に応じて増設できるようになっている。そし
て、これらのＣＰＵユニット１，拡張ユニット５０およ
び６０，電源部１８等が、ワンボード型、集合ユニット
型等の形態をとり構成される。さらに、外部バス３０に
は、低速度信号を肉眼で表示するためラッチ回路３５
と、液晶表示部４０が接続されている。
【００２１】ここで、上記構成の各部を順次、詳細に説
明する。発振器１３からクロック信号ｃｋの出力につい
て説明する。該発振器１３は、図示を省略するが、水晶
振動子とＬとＣとの直列および並列の両共振回路で構成
される。この共振回路は回路定数を適切に選んでおけ
ば、無調整で発振するので、演算処理部１２からの電源
ＯＮの指示信号で正弦波信号を出力する。該正弦波出力
を波形成形回路（図１においては図示せず、発振器１３
内に含まれるものとする）でパルス出力に成形する。
明する。発振器１３からクロック信号ｃｋの出力につい
て説明する。該発振器１３は、図示を省略するが、水晶
振動子とＬとＣとの直列および並列の両共振回路で構成
される。この共振回路は回路定数を適切に選んでおけ
ば、無調整で発振するので、演算処理部１２からの電源
ＯＮの指示信号で正弦波信号を出力する。該正弦波出力
を波形成形回路（図１においては図示せず、発振器１３
内に含まれるものとする）でパルス出力に成形する。
【００２２】上記波形成形回路の一例を図２を参照して
説明する。入力信号ｅｉ（ここではクロック信号ｃｋ）
の立上りを高レベル検出回路で検出し、Ｒ−Ｓフリップ
フリップをセットして高レベルの出力とする。また、入
力信号ｅｉの立下がりを低レベル検出回路で検出し、Ｒ
−Ｓフリップフリップをリセットして低レベル出力とす
る。このようにして、高レベル値および低レベル値を閾
値とする波形成形されたクロック信号ｃｋが得られる。
説明する。入力信号ｅｉ（ここではクロック信号ｃｋ）
の立上りを高レベル検出回路で検出し、Ｒ−Ｓフリップ
フリップをセットして高レベルの出力とする。また、入
力信号ｅｉの立下がりを低レベル検出回路で検出し、Ｒ
−Ｓフリップフリップをリセットして低レベル出力とす
る。このようにして、高レベル値および低レベル値を閾
値とする波形成形されたクロック信号ｃｋが得られる。
【００２３】図３を参照して、クロック信号ｃｋを分周
する分周回路１４を説明する。図３分図（ａ）に示す如
く、演算処理部１２は、設定回路１０に任意の分周比を
設定する。図示する如く、加算器Ｉと一個のフリップフ
リップで一段目の分周回路を構成する。設定回路１０か
らの出力により、ＡＮＤ１のみを開き、他を閉じると、
入力パルスｃｋは加算器ＩのＡ端子に印加される。い
ま、フリップフリップのＱ端子が、”０”であるとする
と、Ａ端子に１番目の入力パルスｃｋが印加されると、
Ｓ端子に、”１”、Ｃｎ＋１端子に、”０”が現われ
る。１番目の入力パルスｃｋの立ち下がりでフリップフ
リップが反転し、Ｑ端子が、”１”になる。
する分周回路１４を説明する。図３分図（ａ）に示す如
く、演算処理部１２は、設定回路１０に任意の分周比を
設定する。図示する如く、加算器Ｉと一個のフリップフ
リップで一段目の分周回路を構成する。設定回路１０か
らの出力により、ＡＮＤ１のみを開き、他を閉じると、
入力パルスｃｋは加算器ＩのＡ端子に印加される。い
ま、フリップフリップのＱ端子が、”０”であるとする
と、Ａ端子に１番目の入力パルスｃｋが印加されると、
Ｓ端子に、”１”、Ｃｎ＋１端子に、”０”が現われ
る。１番目の入力パルスｃｋの立ち下がりでフリップフ
リップが反転し、Ｑ端子が、”１”になる。
【００２４】２番目の入力パルスｃｋが加算器ＩのＡ端
子に印加されると、Ｂ端子が、”１”でＳ端子に、”
０”、Ｃn+1端子に、”１”が現われる。２番目の入力
パルスｃｋの立ち下がりでフリップフリップが反転し、
Ｑ端子が、”０”になり、最初の状態に戻る。Ｃn+1端
子から出力をとれば、入力パルスｃｋが二個入るたびに
一個の出力パルス、すなわち、１／２に分周したパルス
が得られることになる。
子に印加されると、Ｂ端子が、”１”でＳ端子に、”
０”、Ｃn+1端子に、”１”が現われる。２番目の入力
パルスｃｋの立ち下がりでフリップフリップが反転し、
Ｑ端子が、”０”になり、最初の状態に戻る。Ｃn+1端
子から出力をとれば、入力パルスｃｋが二個入るたびに
一個の出力パルス、すなわち、１／２に分周したパルス
が得られることになる。
【００２５】同様にして、設定回路１０の出力によりＡ
ＮＤ２のみを開くと、加算器IIのＣn+1端子に１／２に
分周したパルスが得られることになる。加算器IIのＣ
n+1端子の１／２に分周した出力を加算器IIIのＣn+1端
子に加えると、１／４に分周したことになる。
ＮＤ２のみを開くと、加算器IIのＣn+1端子に１／２に
分周したパルスが得られることになる。加算器IIのＣ
n+1端子の１／２に分周した出力を加算器IIIのＣn+1端
子に加えると、１／４に分周したことになる。
【００２６】同様にして、ＡＮＤ３、ＡＮＤ４を開く
と、それぞれ１／８、１／１６となる。さらに、任意の
ＡＮＤ１ないしＡＮＤ４を開くことにより、１／１６な
いし５／１６迄、分周比を任意に設定しうる。図３分図
（ｂ）には、任意に設定した分周比のタイムチヤートを
示している。
と、それぞれ１／８、１／１６となる。さらに、任意の
ＡＮＤ１ないしＡＮＤ４を開くことにより、１／１６な
いし５／１６迄、分周比を任意に設定しうる。図３分図
（ｂ）には、任意に設定した分周比のタイムチヤートを
示している。
【００２７】この任意に設定した分周比のパルス信号
を、演算処理部１２により選択回路１４ａのスイッチを
分周回路のＡＮＤ１ないしＡＮＤ４と同期して切り換え
選択し、所望の周波数のパルスが供給される。選択回路
１４ａのスイッチは、ディジタルＩＣゲート回路で、ゲ
ートパルスを演算処理部１２で制御することにより容易
に具現化することができる。このようにして、プロミン
グコンソール２からの入力を受けた該演算処理部１２の
指示により、デバック時のみ、必要な低周波の分周クロ
ック信号に切り換えて供給される。そして演算処理部１
２が低周波の分周クロック信号で動作する。
を、演算処理部１２により選択回路１４ａのスイッチを
分周回路のＡＮＤ１ないしＡＮＤ４と同期して切り換え
選択し、所望の周波数のパルスが供給される。選択回路
１４ａのスイッチは、ディジタルＩＣゲート回路で、ゲ
ートパルスを演算処理部１２で制御することにより容易
に具現化することができる。このようにして、プロミン
グコンソール２からの入力を受けた該演算処理部１２の
指示により、デバック時のみ、必要な低周波の分周クロ
ック信号に切り換えて供給される。そして演算処理部１
２が低周波の分周クロック信号で動作する。
【００２８】デバックは、プログラミングコンソールよ
りインターフェイス１１を介して演算処理部１２に対し
てなされる。その際、演算処理部１２は低速度で動作
し、デバック信号は、内部バス２０を介して外部インタ
ーフェイス１５、外部バス３０に伝送される。外部バス
３０は、デバック時の低速信号をさらに低速にするラッ
チ回路３５と、該ラッチ回路３５で低速化した信号を液
晶表示部４０で視覚的に把握することができるようにな
っている。このため、デバック時のＩ／Ｏ動作を視覚で
確認することができる。演算処理部１２は、通常動作時
には、高速クロック信号が供給され、各Ｉ／Ｏユニット
を高速度でアクセスする。
りインターフェイス１１を介して演算処理部１２に対し
てなされる。その際、演算処理部１２は低速度で動作
し、デバック信号は、内部バス２０を介して外部インタ
ーフェイス１５、外部バス３０に伝送される。外部バス
３０は、デバック時の低速信号をさらに低速にするラッ
チ回路３５と、該ラッチ回路３５で低速化した信号を液
晶表示部４０で視覚的に把握することができるようにな
っている。このため、デバック時のＩ／Ｏ動作を視覚で
確認することができる。演算処理部１２は、通常動作時
には、高速クロック信号が供給され、各Ｉ／Ｏユニット
を高速度でアクセスする。
【００２９】この分周回路１４は、通常動作１ＭＨｚで
１命令１μＳで動作する場合、図１の構成のＰＬＣにお
いては、例えば、１／１６の分周回路を使用すれば、１
命令が１／１６μＳとなり、１／１６００の分周回路を
使用すれば、１命令が１／１．６ｍＳとなる。分周の定
数にさらに遅くすることも可能である。
１命令１μＳで動作する場合、図１の構成のＰＬＣにお
いては、例えば、１／１６の分周回路を使用すれば、１
命令が１／１６μＳとなり、１／１６００の分周回路を
使用すれば、１命令が１／１．６ｍＳとなる。分周の定
数にさらに遅くすることも可能である。
【００３０】次ぎに、図４を参照して、ラッチ回路３５
と、液晶表示部４０を説明する。図４分図（ａ）に示す
如く、ラッチ回路３５は、Ｄ形フリップフロップを構成
要素として、クロック信号ｅｉが与えられることによ
り、その時点で入力側に存在していたデータを取り込
み、このデータを次ぎのクロック信号ｅｉが与えられる
まで、出力側に保持しつづける。このようにして、二個
のクロック信号に対して一個の出力が生ずることにな
り、図２分図（ｂ）に示す如く、ｅｉ信号が、図４分図
（ｂ）に図示するＹ0，Ｙ1に示す出力となる。
と、液晶表示部４０を説明する。図４分図（ａ）に示す
如く、ラッチ回路３５は、Ｄ形フリップフロップを構成
要素として、クロック信号ｅｉが与えられることによ
り、その時点で入力側に存在していたデータを取り込
み、このデータを次ぎのクロック信号ｅｉが与えられる
まで、出力側に保持しつづける。このようにして、二個
のクロック信号に対して一個の出力が生ずることにな
り、図２分図（ｂ）に示す如く、ｅｉ信号が、図４分図
（ｂ）に図示するＹ0，Ｙ1に示す出力となる。
【００３１】次ぎに、液晶表示部４０を説明する。液体
表示部４０の詳細な図示を省略するが、演算処理部１２
によりドライバ回路が制御される液体表示部４０は、Ｌ
ＣＤ表示部と、該ＬＣＤ表示部に接続されたＬＳＩ部
と、該ＬＳＩ部に接続されたクロック信号抵抗と、該Ｌ
ＳＩ部をＯＮ，ＯＦＦするスイッチ部とからなり、該ス
イッチ部には、電源部１８から低電圧、低電流の電源が
供給されている。該ＬＣＤ表示部は、該ＬＳＩ部には上
記プログラミングコンソルよりキーインすることにより
デバック時の低周波入力が表示される。通常の高速制御
の際は、該スイッチ部をオフにすることにより、ＬＣＤ
表示部は遮断される。
表示部４０の詳細な図示を省略するが、演算処理部１２
によりドライバ回路が制御される液体表示部４０は、Ｌ
ＣＤ表示部と、該ＬＣＤ表示部に接続されたＬＳＩ部
と、該ＬＳＩ部に接続されたクロック信号抵抗と、該Ｌ
ＳＩ部をＯＮ，ＯＦＦするスイッチ部とからなり、該ス
イッチ部には、電源部１８から低電圧、低電流の電源が
供給されている。該ＬＣＤ表示部は、該ＬＳＩ部には上
記プログラミングコンソルよりキーインすることにより
デバック時の低周波入力が表示される。通常の高速制御
の際は、該スイッチ部をオフにすることにより、ＬＣＤ
表示部は遮断される。
【００３２】上記説明では、分周回路にカウンタ形分周
回路を用いた場合を説明したが、同期発振形、電荷蓄積
形の分周回路等を用いても差し支えない。クロック信号
の雑音等の誤動作に対しては、演算処理部１２の前段
に、積分回路、微分回路等の雑音除去回路を設けること
が好ましい。
回路を用いた場合を説明したが、同期発振形、電荷蓄積
形の分周回路等を用いても差し支えない。クロック信号
の雑音等の誤動作に対しては、演算処理部１２の前段
に、積分回路、微分回路等の雑音除去回路を設けること
が好ましい。
【００３３】本発明によれば、従来のトレース、ステッ
プ実行といった機能を使用しなくても肉眼でも認識可能
なレベルまで、ＣＰＵの動作を遅くさせ、容易にデバッ
クが可能となる。また、本発明によりデバックのため、
特にメモリ・ソフトの追加を必要とせず、人手による煩
瑣なキー操作を必要とせず、デバック時のみ、バスクロ
ック信号の切り換えを行ない、通常時はデバックシステ
ムをＰＬＣから切離し、一つのクロック信号で高速に制
御することができる。
プ実行といった機能を使用しなくても肉眼でも認識可能
なレベルまで、ＣＰＵの動作を遅くさせ、容易にデバッ
クが可能となる。また、本発明によりデバックのため、
特にメモリ・ソフトの追加を必要とせず、人手による煩
瑣なキー操作を必要とせず、デバック時のみ、バスクロ
ック信号の切り換えを行ない、通常時はデバックシステ
ムをＰＬＣから切離し、一つのクロック信号で高速に制
御することができる。
【００３４】
【発明の効果】以上詳細に説明した如く、本発明の構成
によれば、デバック時、ＣＰＵの動作クロック信号を下
げることにより、メモリ・ソフトを余分に必要とせず、
Ｉ／ＯのＯＮ／ＯＦＦ動作が肉眼で確認できるデバック
機能を有するＰＬＣを提供することができる。また、Ｃ
ＰＵの動作速度を下げることにより、低消費電力化も図
ったＰＬＣを提供することができる。
によれば、デバック時、ＣＰＵの動作クロック信号を下
げることにより、メモリ・ソフトを余分に必要とせず、
Ｉ／ＯのＯＮ／ＯＦＦ動作が肉眼で確認できるデバック
機能を有するＰＬＣを提供することができる。また、Ｃ
ＰＵの動作速度を下げることにより、低消費電力化も図
ったＰＬＣを提供することができる。
【図１】本発明に係るＰＬＣの一実施形態のブロック図
である。
である。
【図２】図１のＰＬＣの部分回路図である。
【図３】図１のＰＬＣの他の部分回路図である。
【図４】図１のＰＬＣのさらに他の部分回路図である。
【図５】従来におけるＰＬＣの構成を示すブロック図で
ある。
ある。
【図６】図５のＰＬＣのクロック信号の切換え部の説明
図である。
図である。
１…ＣＰＵユニット ２…プログラミングコンソール １１…インターフェイス １２…演算処理部 １３…発振器 １３ｂ…クロック生成回路 １４…分周回路 １４ａ…選択回路 １４ｂ…クロック切り換え部 １５…外部バスインターフェイス １６…ＲＡＭ １７…ＲＯＭ ２０…内部バス ３０…外部バス ３５…ラッチ回路 ４０…液体表示部
Claims (2)
- 【請求項１】 ＣＰＵを動作させるクロック信号を可変
とし、該ＣＰＵの演算速度を遅くさせることで、Ｉ／Ｏ
のＯＮ／ＯＦＦ動作を視覚的に把握できる表示手段を設
けたことを特徴とするプログラマブルコントローラ。 - 【請求項２】 請求項１記載のプログラマブルコントロ
ーラにおいて、クロック信号を発信する発振器と、該ク
ロック信号を多種類の周波数のクロック信号に分周する
分周回路と、該多種類の周波数のクロック信号のいずれ
かを選択する選択回路と、該選択されたクロック信号で
動作する演算処理部と、プログラミングコンソールと接
続されると共に、該演算処理部に接続されるインターフ
ェイスと、該演算処理部と内部バスで接続される外部バ
スインターフェイスと、該外部バスインターフェイスに
接続される外部バスと、該外部バスにそれぞれ並列に接
続され、各Ｉ／Ｏを有する複数の拡張ユニットと、該外
部バスに接続されるラッチ回路と液晶表示手段とからな
り、該プログラミングコンソールでデバックするときに
は、該選択回路で低周波数のクロック信号を選択し、該
低周波数クロック信号で演算処理部を低速度で動作さ
せ、該Ｉ／ＯのＯＮ／ＯＦＦ動作を該液晶表示手段で視
覚的に把握するように構成したことを特徴とするプログ
ラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11085126A JP2000276209A (ja) | 1999-03-29 | 1999-03-29 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11085126A JP2000276209A (ja) | 1999-03-29 | 1999-03-29 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000276209A true JP2000276209A (ja) | 2000-10-06 |
Family
ID=13849963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11085126A Pending JP2000276209A (ja) | 1999-03-29 | 1999-03-29 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000276209A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003039A (ja) * | 2008-06-19 | 2010-01-07 | Koyo Electronics Ind Co Ltd | Ｃｐｕ動作クロック同調式ｐｌｃバスシステム |
| JP2010003041A (ja) * | 2008-06-19 | 2010-01-07 | Koyo Electronics Ind Co Ltd | プログラマブルコントローラシステム |
-
1999
- 1999-03-29 JP JP11085126A patent/JP2000276209A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003039A (ja) * | 2008-06-19 | 2010-01-07 | Koyo Electronics Ind Co Ltd | Ｃｐｕ動作クロック同調式ｐｌｃバスシステム |
| JP2010003041A (ja) * | 2008-06-19 | 2010-01-07 | Koyo Electronics Ind Co Ltd | プログラマブルコントローラシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155840A (en) | Single-chip mircocomputer with clock-signal switching function which can disable a high-speed oscillator to reduce power consumption | |
| US5774701A (en) | Microprocessor operating at high and low clok frequencies | |
| US5345109A (en) | Programmable clock circuit | |
| US5489865A (en) | Circuit for filtering asynchronous metastability of cross-coupled logic gates | |
| KR960015134A (ko) | 전력 관리상태에 응답하여 다중 클럭된 회로를 클럭하는 클럭 제어기 | |
| US5915107A (en) | Cross clock domain clocking for a system using two clock frequencies where one frequency is fractional multiple of the other | |
| JP4686065B2 (ja) | クロック制御装置およびクロック制御方法 | |
| US20030079152A1 (en) | Microprocessor with multiple low power modes and emulation apparatus for said microprocessor | |
| US4870299A (en) | Dynamic switching circuit for multiple asynchronous clock sources | |
| US5625311A (en) | System clock generating circuit having a power saving mode capable of maintaining a satisfactory processing speed | |
| JPS63282511A (ja) | マイクロコンピュ−タのクロック生成回路 | |
| JPH0934867A (ja) | マイクロコンピュータ | |
| JPH08166834A (ja) | クロック発生回路及びマイクロコンピュータ | |
| JP2000276209A (ja) | プログラマブルコントローラ | |
| JP2715671B2 (ja) | 表示制御装置 | |
| JP2819877B2 (ja) | 発振回路 | |
| JPS6356565B2 (ja) | ||
| US6229369B1 (en) | Clock control circuit | |
| US5935236A (en) | Microcomputer capable of outputting pulses | |
| JPH02118801A (ja) | 順序選択優先の任意／順序選択回路 | |
| JP2750172B2 (ja) | 電子機器 | |
| US20230384820A1 (en) | Fsm based clock switching of asynchronous clocks | |
| JPH04373002A (ja) | プログラマブルコントローラ | |
| KR890003481B1 (ko) | 프로그램 어블클럭 변환회로 | |
| JPH0434169B2 (ja) |