JP2000181566A - マルチクロック並列処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 回路構成に対応する最適なクロック周波数を
各再構成可能集積回路に供給することができない。 【解決手段】 回路構成情報に対応した最適な動作用ク
ロック周波数を記憶した記憶手段３６と、利用者等の外
部からの指定に応じて記憶手段３６から回路構成情報を
抽出して指定された再構成可能集積回路３２〜３５を書
き換えると共に、その再構成可能集積回路に対応する最
適な動作用クロック周波数を制御信号として出力する命
令制御手段３７と、その制御信号に応じて、書き換え後
の再構成可能集積回路を最適な周波数の動作用クロック
に変更する動作用クロック発生手段３９とを備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数の再構成可
能集積回路を並列処理するマルチクロック並列処理装置
に関するものである。

【０００２】

【従来の技術】ＳＲＡＭ等を記憶素子とするＦＰＧＡ(
Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａ
ｒｒａｙ）等の再構成可能集積回路は、１チップ上にア
ンド回路、ナンド回路、およびフリップフロップ回路等
のハードウェア的な論理回路と、それら論理回路の接続
を示すソフトウェア的な回路構成情報を記憶するメモリ
とを備え、内部の構成回路を動的に何度でも書き換える
ことができるものである。また、再構成可能集積回路
は、書き込まれる回路構成情報によって最適な動作クロ
ックが決まり、最適な動作用クロックより速いクロック
で動作させると正しく機能しない。一般に、このような
再構成可能集積回路を複数搭載した並列処理装置におい
て、クロックの供給は１系統であるため、各再構成可能
集積回路に書き込まれる回路構成情報が異なる場合は、
各々の再構成可能集積回路に最適なクロック周波数を使
うことができず、高速に実行することができない。ま
た、ある再構成可能集積回路が回路構成情報の書き換え
やデータの交換を行なっている場合は、他の再構成可能
集積回路は最適なクロック周波数を使うことができな
い。以下に示すように、再構成可能集積回路ではない
が、複数の集積回路を周波数の異なる複数の動作用クロ
ックで並列処理する装置が発明されている。

【０００３】図７は例えば特開平２−３０８３５６号公
報に示された従来のマルチクロック並列処理装置を示す
構成図であり、図において、１〜４はデータ処理ユニッ
ト、５は互いに異なる周期を有する演算処理用クロック
およびメモリアクセス用クロックを発生するクロック発
生手段、６はクロック周期切替指示手段８の指示に応じ
てクロック発生手段５から発生される演算処理用クロッ
クおよびメモリアクセス用クロックをクロック分配手段
７を介して各データ処理ユニット１〜４に供給するクロ
ック周期切替手段、９はユニット間通信制御手段、１０
はデータ処理ユニット１〜４間においてメモリアクセス
が行われるか否かに応じてクロック周期切替指示手段８
に制御信号を出力するユニット間通信監視手段である。

【０００４】次に動作について説明する。ユニット間通
信監視手段１０は、データ処理ユニット１〜４間におい
てメモリアクセスが行われるか否かを監視しており、メ
モリアクセスが行われない場合は、各データ処理ユニッ
ト１〜４に演算処理用クロックを供給する制御信号をク
ロック周期切替指示手段８に出力する。クロック周期切
替手段６およびクロック分配手段７は、クロック周期切
替指示手段８の指示に応じて、クロック発生手段５から
発生される演算処理用クロックを各データ処理ユニット
１〜４に供給する。また、ユニット間通信監視手段１０
において、データ処理ユニット１，３間においてメモリ
アクセスが行われると監視された場合は、データ処理ユ
ニット１，３にメモリアクセス用クロックを供給する制
御信号をクロック周期切替指示手段８に出力し、データ
処理ユニット２，４に演算処理用クロックを供給する制
御信号をクロック周期切替指示手段８に出力する。クロ
ック周期切替手段６およびクロック分配手段７は、クロ
ック周期切替指示手段８の指示に応じて、クロック発生
手段５から発生されるメモリアクセス用クロックをデー
タ処理ユニット１，３に供給し、演算処理用クロックを
データ処理ユニット２，４に供給する。このように、図
７に示す従来のマルチクロック並列処理装置は、複数の
データ処理ユニット１〜４に対して、異なる２つの周期
を有するクロックを設け、演算実行を行なうデータ処理
ユニットには演算処理用クロックを、メモリアクセスを
行なうデータ処理ユニットにはメモリアクセス用クロッ
クを供給するものである。

【０００５】図８は例えば特開平９−２２３１８号公報
に示された従来のマルチクロック並列処理装置を示す構
成図であり、図において、１１はプロセッサ、１２は複
数のレジスタファイル、１３は複数の演算器、１４は複
数のキャッシュメモリ、１５はクロック制御命令を認識
した時に、クロック変更対象のハードウェア資源、即
ち、複数のレジスタファイル１２、複数の演算器１３、
複数のキャッシュメモリ１４と変更後のクロック周波数
とを制御信号として出力する命令デコーダ、１６はその
命令デコーダ１５からの制御信号に応じて各ハードウェ
ア資源に供給するクロック周波数を変更するクロック制
御回路である。

【０００６】次に動作について説明する。複数のハード
ウェア資源のうち、実行に不要なハードウェア資源のク
ロックを低下もしくは停止させるようなクロック制御命
令を命令デコーダ１５に供給する。命令デコーダ１５
は、そのクロック制御命令に応じて、実行に不要なハー
ドウェア資源とその変更後のクロック周波数とを制御信
号として出力し、クロック制御回路１６では、その制御
信号に応じて該当するハードウェア資源に供給するクロ
ック周波数を変更する。このように、図８に示すマルチ
クロック並列処理装置は、命令によって実行に不要なハ
ードウェア資源のクロックを低下もしくは停止させ、実
行に必要なハードウェア資源の中で同一のクロックを供
給するものである。

【０００７】図９は例えば特開昭５６−１３２６２５号
公報に示された従来のマルチクロック並列処理装置を示
す構成図であり、図において、２１はバスインタフェー
ス、２２，２５はＤＭＡコントローラ、２３はプロセッ
サユニット、２４はメモリ、２６はトランスミッタ、２
７はプロセッサユニット２３およびメモリ２４と、ＤＭ
Ａコントローラ２２，２５と、トランスミッタ２６とに
それぞれ異なるクロック周波数を供給するクロック発生
回路、２８はシステムバス、２９は内部バスである。

【０００８】次に動作について説明する。動作速度の異
なる複数の集積回路、即ち、プロセッサユニット２３お
よびメモリ２４と、ＤＭＡコントローラ２２，２５と、
トランスミッタ２６とに対して、クロック発生回路２７
によりそれぞれ異なるクロック周波数を供給する。この
ように、図９に示すマルチクロック並列処理装置は動作
速度の異なる複数の集積回路に対して、集積回路毎に最
適なクロック周波数を固定して供給するものである。

【０００９】

【発明が解決しようとする課題】従来のマルチクロック
並列処理装置は以上のように構成されているので、図７
〜図９に示した技術内容は、再構成可能集積回路に関連
するものではないが、図７に示した複数のデータ処理ユ
ニット１〜４、図８に示した複数のハードウェア資源、
図９に示した複数の集積回路を再構成可能集積回路に置
き換えた場合を考えると以下のような課題があった。図
７に示したような、メモリアクセスを監視することによ
り動的に供給するクロックの周波数を変更する技術で
は、再構成可能集積回路の内部の情報である回路構成情
報の内容を監視することができないため、回路構成情報
に対応する最適なクロック周波数を各再構成可能集積回
路に供給することができないという課題があった。ま
た、図８に示したような、命令により供給するクロック
周波数を変更する技術では、各再構成可能集積回路で扱
われるデータ幅により最適なクロック周波数が異なる回
路構成情報が書き込まれている場合でも、転送されるデ
ータ幅に対応した最適なクロック周波数を自動的に各再
構成可能集積回路に供給することができないという課題
があった。さらに、図９に示したような、各集積回路に
対して固定した異なるクロック周波数を供給する技術で
は、各集積回路に対して同期したクロック周波数を持た
ないため、隣接する集積回路が異なるクロック周波数で
動作している場合、非同期にしか直接通信することがで
きず、効率が悪くなるという課題があった。さらに、図
７〜図９に示した技術では、再構成可能集積回路とした
場合でも、１つの構成要素によりクロックを供給してい
るため、回路構成の設計を行なう場合には、固定された
クロックに合せて設計を行なわなければならないという
課題があった。さらに、図７〜図９に示した技術では、
複数の構成要素によりクロックを供給するように構成変
更したとしても、回路が再構成不可能なハードウェアで
構成されているため、個々のハードウェアの設計をする
際には動作用クロックを考慮および検証した後に設計を
行なう必要があった。これらの理由から、回路の設計の
際には回路と動作用クロックの両方を考えながら設計を
進める必要があり、回路設計の制約となるなどの課題が
あった。

【００１０】この発明は上記のような課題を解決するた
めになされたもので、書き込み、あるいは書き換えられ
る回路構成情報に応じて各再構成可能集積回路を最適な
クロック周波数で動作させることにより、処理時間およ
び消費電力を低減するマルチクロック並列処理装置を得
ることを目的とする。

【００１１】

【課題を解決するための手段】この発明に係るマルチク
ロック並列処理装置は、回路構成情報に対応した最適な
動作用クロック周波数を記憶した記憶手段と、それら回
路構成情報を選択して複数の再構成可能集積回路に書き
込むと共に、複数の再構成可能集積回路に対応する最適
な動作用クロック周波数を制御信号として出力し、外部
からの指定に応じて回路構成情報を抽出して指定された
再構成可能集積回路を書き換えると共に、その再構成可
能集積回路に対応する最適な動作用クロック周波数を制
御信号として出力する命令制御手段と、その制御信号に
応じて、複数の再構成可能集積回路に最適な周波数の動
作用クロックを供給すると共に、書き換え後の再構成可
能集積回路を最適な周波数の動作用クロックに変更する
動作用クロック発生手段とを備えたものである。

【００１２】この発明に係るマルチクロック並列処理装
置は、複数のデータ、およびデータ幅に対応した最適な
動作用クロック周波数を記憶した記憶手段と、外部から
の指定に応じてデータを抽出して指定された再構成可能
集積回路に書き込むと共に、そのデータのデータ幅に対
応する最適な動作用クロック周波数を制御信号として出
力する命令制御手段と、その制御信号に応じて、書き込
み後の再構成可能集積回路を最適な周波数の動作用クロ
ックに変更する動作用クロック発生手段とを備えたもの
である。

【００１３】この発明に係るマルチクロック並列処理装
置は、回路構成情報を書き込む、または書き換える再構
成可能集積回路の識別子を制御信号として出力する命令
制御手段と、その制御信号に応じて、該当する再構成可
能集積回路に書き込み用クロックを供給する書き込み用
クロック発生手段とを備えたものである。

【００１４】この発明に係るマルチクロック並列処理装
置は、複数の再構成可能集積回路間で直接データの交換
を行なう複数の再構成可能集積回路の識別子を制御信号
として出力する命令制御手段と、その制御信号に応じ
て、該当する再構成可能集積回路にデータ転送用クロッ
クを供給するデータ転送用クロック発生手段とを備えた
ものである。

【００１５】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるマ
ルチクロック並列処理装置を示す構成図であり、図にお
いて、３１はマルチクロック並列処理装置、３２〜３５
は複数（図示の場合は４つ）のＳＲＡＭ等を記憶素子と
するＦＰＧＡ( Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ
Ｇａｔｅ Ａｒｒａｙ）等の再構成可能集積回路であ
り、これら再構成可能集積回路３２〜３５は、それぞれ
１チップの集積回路により形成されたものである。これ
ら再構成可能集積回路３２〜３５は、１チップ上にアン
ド回路、ナンド回路、およびフリップフロップ回路等の
ハードウェア的な論理回路と、それら論理回路の接続を
示すソフトウェア的な回路構成情報を記憶するメモリと
を備え、内部の構成回路を動的に何度でも書き換えるこ
とができるものである。

【００１６】３６は再構成可能集積回路３２〜３５に書
き込まれる複数の回路構成情報と、それら再構成可能集
積回路３２〜３５によって演算されるデータと、それら
複数の回路構成情報と最適な動作用クロック周波数とを
対応させたテーブルとが記憶された記憶手段である。３
７はこのマルチクロック並列処理装置３１の立ち上げ時
に、記憶手段３６に記憶された複数の回路構成情報のう
ちのいずれかの回路構成情報を選択して再構成可能集積
回路３２〜３５のそれぞれに書き込むと共に、演算され
るデータを再構成可能集積回路３２〜３５に書き込み、
それら再構成可能集積回路３２〜３５のそれぞれに対応
する最適な動作用クロック周波数を記憶手段３６に記憶
されたテーブルから抽出して制御信号として出力する命
令制御手段である。また、この命令制御手段３７は、利
用者等の外部から再構成可能集積回路３２〜３５のうち
のいずれかの再構成可能集積回路の回路構成を変更した
い時に、その外部からの指定に応じて記憶手段３６に記
憶された複数の回路構成情報のうちのいずれかの回路構
成情報を抽出して指定された再構成可能集積回路を書き
換えると共に、演算されるデータをその指定された再構
成可能集積回路に書き込み、その再構成可能集積回路に
対応する最適な動作用クロック周波数をその記憶手段３
６に記憶されたテーブルから抽出して制御信号として出
力するものである。３８は命令制御手段３７からの制御
信号に応じて、その制御信号の切り換え先を制御するク
ロック制御手段、３９はクロック制御手段３８からの制
御信号に応じて、再構成可能集積回路３２〜３５のそれ
ぞれに最適な周波数の動作用クロックを供給すると共
に、書き換え後の再構成可能集積回路を最適な周波数の
動作用クロックに変更する動作用クロック発生手段であ
る。

【００１７】図２は動作用クロック発生手段の詳細構成
を示す構成図であり、図において、２０１は単一のクロ
ック周波数を発生する基本クロック発生手段、２０２〜
２０５は基本クロック発生手段２０１から発生されたク
ロック周波数を分周あるいは逓倍して、複数種類の異な
る周波数の動作用クロックを生成するクロック変更手段
であり、これらクロック変更手段２０２〜２０５から生
成される動作用クロックの周波数は、命令制御手段３７
からクロック制御手段３８を介して入力された制御信号
に応じて設定されるものである。

【００１８】次に動作について説明する。まず、このマ
ルチクロック並列処理装置３１の立ち上げ時に、命令制
御手段３７は、記憶手段３６に記憶された複数の回路構
成情報のうちから初期設定された回路構成情報をデータ
線１０４を介してそれぞれ抽出して、データ線１００を
介して再構成可能集積回路３２〜３５のそれぞれに書き
込む。また、命令制御手段３７は、演算されるデータを
記憶手段３６からデータ線１０４を介してそれぞれ抽出
して、データ線１００を介して再構成可能集積回路３２
〜３５に書き込む。初期設定によって選択された回路構
成情報が書き込まれた再構成可能集積回路３２〜３５
は、それら各再構成可能集積回路３２〜３５の内部の論
理回路をそれら回路構成情報に応じて接続し、それら回
路構成情報に応じた機能を有する回路構成になり、同時
に書き込まれたデータを保持することによって、そのデ
ータの演算の準備がなされる。さらに、命令制御手段３
７は、再構成可能集積回路３２〜３５のそれぞれに書き
込んだ各回路構成情報に応じた最適な動作用クロック周
波数を記憶手段３６に記憶されたテーブルからデータ線
１０４を介して抽出して、各再構成可能集積回路３２〜
３５を示す識別子とその最適な動作用クロック周波数を
示す識別子とを対応させた制御信号を信号線１０６に出
力する。

【００１９】クロック制御手段３８は、命令制御手段３
７からの制御信号に応じて、その制御信号の切り換え先
を制御する。この場合は、切り換え先を動作用クロック
発生手段３９への信号線１０７側にする。動作用クロッ
ク発生手段３９は、図２に示したように構成されてお
り、基本クロック発生手段２０１から発生された単一の
クロック周波数をクロック線２０６〜２０９を介して各
クロック変更手段２０２〜２０５が入力し、それら各ク
ロック変更手段２０２〜２０５は、クロック制御手段３
８から信号線１０７を介して入力された制御信号に応じ
て単一のクロック周波数を分周あるいは逓倍して、再構
成可能集積回路３２〜３５のそれぞれにクロック線１１
０〜１１３を介して最適な周波数の動作用クロックを供
給する。このように、このマルチクロック並列処理装置
３１の立ち上げ時においては、各再構成可能集積回路３
２〜３５に初期設定された回路構成情報とデータとが書
き込まれると共に、それら回路構成情報に応じた最適な
周波数の動作用クロックが供給され、各再構成可能集積
回路３２〜３５の回路構成は、最適な周波数の動作用ク
ロックに同期してデータを演算することができるので、
処理時間および消費電力を低減することができる。

【００２０】次に、利用者等の外部から再構成可能集積
回路３２〜３５のうちのいずれかの再構成可能集積回路
の回路構成を変更したい時に、命令制御手段３７は、記
憶手段３６に記憶された回路構成情報のうちのその外部
からの指定に応じた回路構成情報をデータ線１０４を介
して抽出して、データ線１００を介して指定された再構
成可能集積回路を書き換える。また、命令制御手段３７
は、演算されるデータを記憶手段３６からデータ線１０
４を介して抽出して、データ線１００を介して指定され
た再構成可能集積回路を書き換える。このようにして、
指定された再構成可能集積回路の回路構成、およびデー
タが書き換えられる。さらに、命令制御手段３７は、指
定された再構成可能集積回路を書き換えた回路構成情報
に応じた最適な動作用クロック周波数を記憶手段３６に
記憶されたテーブルからデータ線１０４を介して抽出し
て、指定された再構成可能集積回路を示す識別子とその
最適な動作用クロック周波数を示す識別子とを対応させ
た制御信号を信号線１０６に出力する。

【００２１】クロック制御手段３８は、命令制御手段３
７からの制御信号に応じて、切り換え先を動作用クロッ
ク発生手段３９への信号線１０７側にする。動作用クロ
ック発生手段３９の各クロック変更手段２０２〜２０５
のうちのいずれかのクロック変更手段は、クロック制御
手段３８から信号線１０７を介して入力された制御信号
に応じて単一のクロック周波数を分周あるいは逓倍し
て、指定された再構成可能集積回路にクロック線１１０
〜１１３を介して最適な周波数の動作用クロックを供給
する。このように、利用者等の外部から再構成可能集積
回路３２〜３５のうちのいずれかの再構成可能集積回路
の回路構成を変更したい時においても、回路構成の変更
指定された再構成可能集積回路が指定された回路構成情
報とデータとに書き換えられると共に、その変更指定さ
れた回路構成情報に応じた最適な周波数の動作用クロッ
クが供給され、再構成可能集積回路の変更後の回路構成
は、最適な周波数の動作用クロックに同期してデータを
演算することができるので、処理時間および消費電力を
低減することができる。

【００２２】以上のように、この実施の形態１によれ
ば、このマルチクロック並列処理装置３１の立ち上げ
時、および利用者等の外部から再構成可能集積回路３２
〜３５のうちのいずれかの再構成可能集積回路の回路構
成を変更したい時において、各再構成可能集積回路３２
〜３５に書き込み、あるいは書き換えられた回路構成情
報に応じた最適な周波数の動作用クロックが供給され、
各再構成可能集積回路３２〜３５の回路構成は、最適な
周波数の動作用クロックに同期してデータを演算するこ
とができるので、処理時間および消費電力を低減するこ
とができる。また、複数の再構成可能集積回路３２〜３
５に対して動作用クロックの周波数を動的に調整して供
給することができるので、再構成可能集積回路に書き込
む回路構成情報およびデータの設計を行なう際に、動作
用クロックの周波数に制約されることなく設計を行なう
ことができ、設計を容易にすることができる。尚、この
実施の形態１では、マルチクロック並列処理装置３１の
立ち上げ時に、全ての再構成可能集積回路３２〜３５に
回路構成情報およびデータを書き込んだが、初期設定に
応じて任意の再構成可能集積回路に回路構成情報および
データを書き込むようにしても良い。また、データは回
路構成に応じて必要がない場合は、書き込む必要はな
い。さらに、この実施の形態１では、再構成可能集積回
路の回路構成の変更時に、１つの再構成可能集積回路に
対して行う処理について説明したが、再構成可能集積回
路の回路構成の変更は、同時に２つ以上の再構成可能集
積回路に対して行っても良い。

【００２３】実施の形態２．図３はこの発明の実施の形
態２によるデータ幅と最適な動作用クロック周波数とを
対応させたテーブルを示す概念図であり、記憶手段３６
には、このテーブルが記憶されている。また、図１に示
したマルチクロック並列処理装置を示す構成図におい
て、命令制御手段３７は、利用者等の外部からの指定に
応じて再構成可能集積回路３２〜３５のうちのいずれか
の回路構成を変更する時において、その指定された再構
成可能集積回路に書き換えられるデータのデータ幅を監
視し、その書き換えられるデータ幅に対応する最適な動
作用クロック周波数を記憶手段３６に記憶されたテーブ
ルから抽出して制御信号として出力する機能を有するも
のである。その他の構成は、実施の形態１と同一であ
る。

【００２４】次に動作について説明する。この実施の形
態２は、書き換えたい再構成可能集積回路に転送される
データのデータ幅に応じて最適なクロック周波数を供給
するものである。図４は３２ビット加算器を示す構成図
であり、図において、４００〜４３１は全加算器、Ａ
［０］〜Ａ［３１］、Ｂ［０］〜Ｂ［３１］は各々１ビ
ットの入力、Ｓ［０］〜Ｓ［３１］は１ビットの出力、
ＣＩは桁上げ入力、ＣＯは桁上げ出力である。各々の全
加算器４００〜４３１は２つの入力信号と桁上げ入力信
号との加算を行い、桁上げが発生するとそれを上位ビッ
トに伝えるものである。図４に示したような３２ビット
加算器を初期設定において再構成可能集積回路に回路構
成し、その後、その書き込まれた３２ビット加算器を１
６ビット加算器に書き換えたい時に、実施の形態１に示
したように、１６ビット加算器の回路構成情報を記憶手
段３６から抽出して、その回路構成情報により再構成可
能集積回路を書き換える手法を用いても良いが、再構成
可能集積回路に書き込まれた３２ビット加算器の回路構
成をそのまま用い、データのデータ幅を、３２ビットの
データ幅から１６ビットのデータ幅を有するデータに書
き換えることによって、３２ビット加算器を１６ビット
加算器として機能させる手法もある。しかしながら、３
２ビット加算器を１６ビット加算器として機能させる手
法では、３２ビット加算器に３２ビットの入力を行なっ
た時と、１６ビットの入力を行なった時とでは、データ
幅や入力から出力までの遅延値等の違いから、最適な動
作用クロックが異なってしまい、１６ビット加算器に１
６ビットの入力を行なった時に比べて処理時間および消
費電力が増大してしまう。

【００２５】従って、記憶手段３６に予め図３に示した
ようなデータ幅と最適な動作用クロック周波数とを対応
させたテーブルを記憶させておき、命令制御手段３７に
よって、データのデータ幅を監視し、当初３２ビットの
データ幅であったものが１６ビットに変更された場合
に、その１６ビットのデータ幅に対応する最適な動作用
クロック周波数を記憶手段３６に記憶されたテーブルか
ら抽出して、指定された再構成可能集積回路を示す識別
子とその最適な動作用クロック周波数を示す識別子とを
対応させた制御信号を信号線１０６に出力する。以後の
クロック制御手段３８および動作用クロック発生手段３
９の動作は、実施の形態１と同一である。

【００２６】以上のように、この実施の形態２によれ
ば、回路構成の変更の際に、既に書き込まれた回路構成
をそのまま利用しデータのみ変更する場合に、その変更
後のデータのデータ幅から最適な動作用クロック周波数
を再構成可能集積回路に供給することができ、その再構
成可能集積回路の回路構成は、最適な周波数の動作用ク
ロックに同期してデータを演算することができるので、
処理時間および消費電力を低減することができる。尚、
データが変更されてもデータ幅に変更がない場合は、最
適な動作用クロック周波数を変更する必要はない。

【００２７】実施の形態３．図１に示したマルチクロッ
ク並列処理装置を示す構成図において、命令制御手段３
７は、回路構成情報の再構成可能集積回路３２〜３５へ
の書き込み時、あるいは書き換え時に、それら再構成可
能集積回路３２〜３５の識別子を制御信号として出力す
る機能を有するものである。また、４１はその制御信号
に応じて、該当する再構成可能集積回路に書き込み用ク
ロックを供給する書き込み用クロック発生手段である。
図５はこの発明の実施の形態３による書き込み用クロッ
ク発生手段の詳細構成を示す構成図であり、図におい
て、５０１は単一のクロック周波数を発生する基本クロ
ック発生手段、５０２は基本クロック発生手段５０１か
ら発生されたクロック周波数を、命令制御手段３７から
クロック制御手段３８を介して入力された制御信号に応
じて切り換え、該当する再構成可能集積回路に書き込み
用クロックを供給する切り換え器である。

【００２８】次に動作について説明する。回路構成情報
の再構成可能集積回路３２〜３５への書き込み時、ある
いは書き換え時に、命令制御手段３７は、該当する再構
成可能集積回路３２〜３５の識別子を制御信号として信
号線１０６に出力する。クロック制御手段３８は、命令
制御手段３７からの制御信号に応じて、切り換え先を書
き込み用クロック発生手段４１への信号線１０８側にす
る。書き込み用クロック発生手段４１は、基本クロック
発生手段５０１から発生されたクロック周波数を、クロ
ック制御手段３８から信号線１０８を介して入力された
制御信号に応じて切り換え、該当する再構成可能集積回
路にクロック線１１４〜１１７を介して書き込み用クロ
ックを供給する。その後、命令制御手段３７から回路構
成情報を該当する再構成可能集積回路に転送され、これ
により、他の再構成可能集積回路が動作中であっても、
該当する再構成可能集積回路に回路構成情報の書き込み
が可能となる。

【００２９】以上のように、この実施の形態３によれ
ば、各再構成可能集積回路３２〜３５に個別に書き込み
用クロックを供給することができ、他の再構成可能集積
回路が動作中であっても、その動作を妨げることなく該
当する再構成可能集積回路に回路構成情報の書き込みが
できる。

【００３０】実施の形態４．図１に示したマルチクロッ
ク並列処理装置を示す構成図において、記憶手段３６に
は、複数の再構成可能集積回路間で直接データの交換を
行なう場合に、それら再構成可能集積回路間で用いられ
る最適な周波数のデータ転送用クロックが記憶されてい
る。また、命令制御手段３７には、複数の再構成可能集
積回路間で直接データの交換を行なう場合に、それら複
数の再構成可能集積回路の識別子と共に、記憶手段３６
に記憶された該当する最適な周波数のデータ転送用クロ
ックを示す識別子とを制御信号として出力する機能を有
するものである。１０１〜１０３はデータ線であり、こ
れらデータ線１０１〜１０３によって複数の再構成可能
集積回路間で直接データの交換を行なうものである。４
２はその制御信号に応じて、該当する再構成可能集積回
路に最適な周波数のデータ転送用クロックを供給するデ
ータ転送用クロック発生手段である。図６はこの発明の
実施の形態４によるデータ転送用クロック発生手段の詳
細構成を示す構成図であり、図において、６０１は単一
のクロック周波数を発生する基本クロック発生手段、６
０２は基本クロック発生手段６０１から発生されたクロ
ック周波数を、命令制御手段３７からクロック制御手段
３８を介して入力された制御信号に応じて分周あるいは
逓倍して、最適な周波数のデータ転送用クロックを生成
するクロック変更手段、６０３はクロック変更手段６０
２によって生成された最適な周波数のデータ転送用クロ
ックを、命令制御手段３７からクロック制御手段３８を
介して入力された制御信号に応じて切り換え、該当する
再構成可能集積回路に供給する切り換え器である。

【００３１】次に動作について説明する。再構成可能集
積回路３２〜３５において隣接する再構成可能集積回路
間でデータ線１０１〜１０３のいずれかを介してデータ
転送を行なう場合に、命令制御手段３７は、それら複数
の再構成可能集積回路の識別子と共に、記憶手段３６に
記憶された該当する最適な周波数のデータ転送用クロッ
クを示す識別子とを制御信号として信号線１０６に出力
する。ここで、記憶手段３６に記憶される最適な周波数
のデータ転送用クロックは、各再構成可能集積回路３２
〜３５に供給される動作用クロックの周波数から容易に
設定することができる。例えば、再構成可能集積回路３
２と再構成可能集積回路３３との間でデータ線１０１間
でデータ転送を行う場合に、それら再構成可能集積回路
３２，３３に書き込まれた各回路構成情報の最適な動作
用クロックの周波数から小さい方の動作用クロックの周
波数を選択して、その小さい方の動作用クロックの周波
数を最適な周波数のデータ転送用クロックとする等によ
り設定することができる。クロック制御手段３８は、命
令制御手段３７からの制御信号に応じて、切り換え先を
データ転送用クロック発生手段４２への信号線１０９側
にする。データ転送用クロック発生手段４２では、クロ
ック制御手段３８から信号線１０９を介して入力された
制御信号に応じて、クロック変更手段６０２によって最
適な周波数に調整変更されたデータ転送用クロックを生
成し、また、切り換え器６０３によって、その制御信号
に応じて切り換え、該当する再構成可能集積回路にクロ
ック線１１８〜１２１を介して最適な周波数のデータ転
送用クロックを供給する。

【００３２】以上のように、この実施の形態４によれ
ば、動作用クロック発生手段３９から各再構成可能集積
回路３２〜３５に供給される動作用クロックは、各再構
成可能集積回路３２〜３５への経路の違いや、各クロッ
ク変更手段２０２〜２０５の揺らぎなどから、周波数が
同じであっても同期をとることが困難である。このた
め、動作用クロック発生手段３９とは異なる同期のとれ
たデータ転送用クロックを発生するデータ転送用クロッ
ク発生手段４２を設け、各再構成可能集積回路３２〜３
５に供給することにより、異なる周波数の動作用クロッ
ク周波数で動作する再構成可能集積回路間でも、同期し
たデータ転送を行なうことができる。また、各再構成可
能集積回路３２〜３５に個別に最適な周波数のデータ転
送用クロックを供給することができ、他の再構成可能集
積回路が動作用クロックによって動作中であっても、そ
の動作を妨げることなく、該当する再構成可能集積回路
間での同期したデータ転送ができる。尚、この実施の形
態４では、データ転送用クロック発生手段４２にクロッ
ク変更手段６０２を１つ設けたものを示したが、クロッ
ク変更手段６０２を複数設け、例えば、再構成可能集積
回路３２，３３間と、再構成可能集積回路３４，３５間
とに、互いに異なる最適な周波数のデータ転送用クロッ
クを供給し、データ転送するようにしても良い。

【００３３】

【発明の効果】以上のように、この発明によれば、回路
構成情報に対応した最適な動作用クロック周波数を記憶
した記憶手段と、それら回路構成情報を選択して複数の
再構成可能集積回路に書き込むと共に、複数の再構成可
能集積回路に対応する最適な動作用クロック周波数を制
御信号として出力し、外部からの指定に応じて回路構成
情報を抽出して指定された再構成可能集積回路を書き換
えると共に、その再構成可能集積回路に対応する最適な
動作用クロック周波数を制御信号として出力する命令制
御手段と、その制御信号に応じて、複数の再構成可能集
積回路に最適な周波数の動作用クロックを供給すると共
に、書き換え後の再構成可能集積回路を最適な周波数の
動作用クロックに変更する動作用クロック発生手段とを
備えるように構成したので、マルチクロック並列処理装
置の立ち上げ時、および外部から再構成可能集積回路の
回路構成を変更したい時において、各再構成可能集積回
路に書き込み、あるいは書き換えられた回路構成情報に
応じた最適な周波数の動作用クロックが供給され、各再
構成可能集積回路の回路構成は、最適な周波数の動作用
クロックに同期してデータを演算することができるの
で、処理時間および消費電力を低減することができる。
また、複数の再構成可能集積回路に対して動作用クロッ
クの周波数を動的に調整して供給することができるの
で、再構成可能集積回路に書き込む回路構成情報の設計
を行なう際に、動作用クロックに制約されることなく設
計を行なうことができ、設計を容易にすることができる
効果がある。

【００３４】この発明によれば、複数のデータ、および
データ幅に対応した最適な動作用クロック周波数を記憶
した記憶手段と、外部からの指定に応じてデータを抽出
して指定された再構成可能集積回路に書き込むと共に、
そのデータのデータ幅に対応する最適な動作用クロック
周波数を制御信号として出力する命令制御手段と、その
制御信号に応じて、書き込み後の再構成可能集積回路を
最適な周波数の動作用クロックに変更する動作用クロッ
ク発生手段とを備えるように構成したので、回路構成の
変更の際に、既に書き込まれた回路構成をそのまま利用
し、データのみ変更する場合に、その変更後のデータの
データ幅から最適な動作用クロック周波数を再構成可能
集積回路に供給することができ、その再構成可能集積回
路の回路構成は、最適な周波数の動作用クロックに同期
してデータを演算することができるので、処理時間およ
び消費電力を低減することができる効果がある。

【００３５】この発明によれば、回路構成情報を書き込
む、または書き換える再構成可能集積回路の識別子を制
御信号として出力する命令制御手段と、その制御信号に
応じて、該当する再構成可能集積回路に書き込み用クロ
ックを供給する書き込み用クロック発生手段とを備える
ように構成したので、各再構成可能集積回路に個別に書
き込み用クロックを供給することができ、他の再構成可
能集積回路が動作中であっても、その動作を妨げること
なく該当する再構成可能集積回路に回路構成情報の書込
みができる効果がある。

【００３６】この発明によれば、複数の再構成可能集積
回路間で直接データの交換を行なう複数の再構成可能集
積回路の識別子を制御信号として出力する命令制御手段
と、その制御信号に応じて、該当する再構成可能集積回
路にデータ転送用クロックを供給するデータ転送用クロ
ック発生手段とを備えるように構成したので、動作用ク
ロック発生手段とは異なる同期のとれたデータ転送用ク
ロックを発生するデータ転送用クロック発生手段を設
け、各再構成可能集積回路に供給することにより、異な
る周波数の動作用クロック周波数で動作する再構成可能
集積回路間でも、同期したデータ転送を行なうことがで
きる。また、各再構成可能集積回路に個別にデータ転送
用クロックを供給することができ、他の再構成可能集積
回路が動作用クロックによって動作中であっても、その
動作を妨げることなく、該当する再構成可能集積回路間
での同期したデータ転送ができる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるマルチクロッ
ク並列処理装置を示す構成図である。

【図２】 動作用クロック発生手段の詳細構成を示す構
成図である。

【図３】 この発明の実施の形態２によるデータ幅と最
適な動作用クロック周波数とを対応させたテーブルを示
す概念図である。

【図４】 ３２ビット加算器を示す構成図である。

【図５】 この発明の実施の形態３による書き込み用ク
ロック発生手段の詳細構成を示す構成図である。

【図６】 この発明の実施の形態４によるデータ転送用
クロック発生手段の詳細構成を示す構成図である。

【図７】 従来のマルチクロック並列処理装置を示す構
成図である。

【図８】 従来のマルチクロック並列処理装置を示す構
成図である。

【図９】 従来のマルチクロック並列処理装置を示す構
成図である。

【符号の説明】

３１ マルチクロック並列処理装置、３２〜３５ 再構
成可能集積回路、３６記憶手段、３７ 命令制御手段、
３９ 動作用クロック発生手段、４１ 書き込み用クロ
ック発生手段、４２ データ転送用クロック発生手段。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 裕幸 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 飯田 全広 東京都千代田区大手町二丁目６番２号 三 菱電機エンジニアリング株式会社内 (72)発明者 森 伯郎 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5B045 CC04 CC05 5B079 BA20 BB02 BC03 CC17 DD02 DD13 DD20

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の回路構成情報のそれぞれに対応し
   た最適な動作用クロック周波数を記憶した記憶手段と、
   上記記憶手段に記憶された複数の回路構成情報のうちの
   いずれかの回路構成情報を選択して複数の再構成可能集
   積回路のそれぞれに書き込むと共に、それら複数の再構
   成可能集積回路のそれぞれに対応する最適な動作用クロ
   ック周波数をその記憶手段から抽出して制御信号として
   出力し、外部からの指定に応じてその記憶手段に記憶さ
   れた複数の回路構成情報のうちのいずれかの回路構成情
   報を抽出して指定された再構成可能集積回路を書き換え
   ると共に、その再構成可能集積回路に対応する最適な動
   作用クロック周波数をその記憶手段から抽出して制御信
   号として出力する命令制御手段と、その制御信号に応じ
   て、上記複数の再構成可能集積回路のそれぞれに最適な
   周波数の動作用クロックを供給すると共に、書き換え後
   の再構成可能集積回路を最適な周波数の動作用クロック
   に変更する動作用クロック発生手段とを備えたマルチク
   ロック並列処理装置。
2. 【請求項２】 複数のデータ、およびデータ幅のそれぞ
   れに対応した最適な動作用クロック周波数を記憶した記
   憶手段と、外部からの指定に応じて上記記憶手段に記憶
   された複数のデータのうちのいずれかのデータを抽出し
   て指定された再構成可能集積回路に書き込むと共に、そ
   のデータのデータ幅に対応する最適な動作用クロック周
   波数をその記憶手段から抽出して制御信号として出力す
   る命令制御手段と、その制御信号に応じて、書き込み後
   の再構成可能集積回路を最適な周波数の動作用クロック
   に変更する動作用クロック発生手段とを備えたことを特
   徴とする請求項１記載のマルチクロック並列処理装置。
3. 【請求項３】 回路構成情報を書き込む、または書き換
   える再構成可能集積回路の識別子を制御信号として出力
   する命令制御手段と、その制御信号に応じて、上記該当
   する再構成可能集積回路に書き込み用クロックを供給す
   る書き込み用クロック発生手段とを備えたことを特徴と
   する請求項１または請求項２記載のマルチクロック並列
   処理装置。
4. 【請求項４】 複数の再構成可能集積回路間で直接デー
   タの交換を行なう場合に、それら複数の再構成可能集積
   回路の識別子を制御信号として出力する命令制御手段
   と、その制御信号に応じて、上記該当する再構成可能集
   積回路にデータ転送用クロックを供給するデータ転送用
   クロック発生手段とを備えたことを特徴とする請求項１
   から請求項３のうちのいずれか１項記載のマルチクロッ
   ク並列処理装置。