JP2006128314A - 半導体装置およびそれを用いた電子機器 - Google Patents

Abstract

【課題】クロックスキューを容易に低減し、また消費電力の増大を招くことなくクロック信号の周波数を上げて半導体装置の動作速度の高速化を図る。
【解決手段】ＳＯＩウェーハ１０１上に複数の機能ブロックが形成されている。複数の機能ブロックは夫々フォトダイオード（ＰＤ）１０２を有している。複数の機能ブロックの全てが導光板１０７で覆われる。光信号発生部１０８からはクロック信号に対応した光信号が発生され、この光信号が導光板１０７に入射される。この光信号は導光板１０７を介して、複数の機能ブロックのＰＤ１０２に入射される。複数の機能ブロックでは、夫々、ＰＤ１０２により光信号が電気信号に変換され、クロック信号を取得できる。ＰＤ１０２に対応して波長分波フィルタ１０５を配設することで、各機能ブロックのＰＤ１０２には、所定の波長の光信号のみを選択的に入射できる。
【選択図】 図１

Description

この発明は、半導体基板上に複数の機能ブロックが形成されている半導体装置およびそれを用いた電子機器に関する。詳しくは、この発明は、所定の電気信号に対応した光信号を複数の機能ブロックに導光板を介して入射し、当該複数の機能ブロックのそれぞれでは入射された光信号を光電変換素子で電気信号に変換することで所定の電気信号を取得する構成とすることによって、複数の機能ブロックに所定の電気信号を良好に供給できるようにした半導体装置等に係るものである。

テレビジョン受信機、パーソナルコンピュータ、携帯電話、その他セット側の高性能化、多機能化等の要求から、これら各電子機器に使用されるＬＳＩ(Large Scale IC)には、さらなる高速化、低消費電力化が常に求められている。これに応えるため半導体装置は微細化、多層構造化を繰り返し、その構造、機能材料、プロセスも世代ごとに最適化が行われてきた。現在では、最先端素子においては、デザインルールで言うところの、０．１３μｍ世代からその先の９０nm、６５nm世代へ移行しつつある。

ＬＳＩは、半導体基板上に複数の機能ブロックが形成されている半導体装置を構成している。ＬＳＩの各機能ブロックには外部から供給されるクロック信号が分配される。そして、各機能ブロックでは、そのクロック信号に同期してフリップフロップへのデータの取り込み、データの送信等が行われる。

外部からのクロック信号を各機能ブロックに分配する場合、クロック信号が通る配線の長さの相違等に起因して、各機能ブロックへのクロック信号の到達タイミングがずれるいわゆるクロックスキューが生じる。クロックスキューがあると、フリップフロップが誤ったデータを取り込んだり、論理ゲートの出力信号にひげ状パルスが発生して次段の回路が誤動作するおそれがある。

特許文献１には、クロックスキューの影響を低減するために、２つの機能ブロック間では第１の信号線でデータ信号を送信し、第２の信号線でクロック信号を送信し、受信側の機能ブロックでは受信したクロック信号に基づいて受信したデータ信号を取り込むように構成することが記載されている。

特開２００２−７６１２７号公報（第３〜６頁、図１参照）

特許文献１に記載される技術では、２つの機能ブロック間にデータ信号を送信する第１の信号線の他に、クロック信号を送信する第２の信号線を設ける必要があり、構成が複雑となると共に、消費電力が増大するという問題がある。また、特許文献１に記載される技術では、各機能ブロックへのクロック信号の分配が電気配線を用いて行われていることから、クロック信号の周波数を上げて半導体装置の動作速度の高速化を図った場合に消費電力が著しく増大するという問題がある。

この発明の目的は、例えばクロックスキューを容易に低減でき、また消費電力の増大を招くことなくクロック信号の周波数を上げて半導体装置の動作速度の高速化を図ることにある。

この発明に係る半導体装置は、半導体基板上に複数の機能ブロックが形成されている半導体装置であって、複数の機能ブロックはそれぞれ光電変換素子を有し、複数の機能ブロックの全てを覆う導光板と、この導光板に所定の電気信号に対応した光信号を入射する光信号発生部とを備え、複数の機能ブロックは、それぞれ、光信号発生部から導光板で導かれる光信号を光電変換素子で電気信号に変換することで所定の電気信号を取得するものである。

また、この発明に係る電子機器は、複数の電子部品からなる電子機器であって、複数の電子部品のうち所定の電子部品は、それぞれ光電変換素子を持つ複数の機能ブロックと、この複数の機能ブロックの全てを覆う導光板と、この導光板に所定の電気信号に対応した光信号を入射する光信号発生部とを備え、所定の電子部品の複数の機能ブロックは、それぞれ、光信号発生部から導光板で導かれる光信号を光電変換素子で電気信号に変換することで所定の電気信号を取得するものである。

この発明において、半導体装置は、半導体基板上に複数の機能ブロックが形成されている。また、電子機器は、複数の電子部品からなり、この複数の電子部品のうち所定の電子部品には複数の機能ブロックを備えている。

複数の機能ブロックはそれぞれ光電変換素子、例えばフォトダイオードを有している。そして、この複数の機能ブロックの全てが導光板で覆われる。光信号発生部からは所定の電気信号に対応した光信号が発生され、この光信号が導光板に入射される。この光信号は導光板を介して、複数の機能ブロックの光電変換素子に入射される。複数の機能ブロックでは、それぞれ、光電変換素子により光信号が電気信号に変換される。これにより、各機能ブロックでは所定の電気信号を取得できる。例えば、所定の電気信号は、クロック信号、デジタル情報信号等である。

このように、各機能ブロックに光信号を利用して所定の電気信号を供給できるので、例えばクロックスキューを容易に低減できる。また、各機能ブロックに光信号を利用して所定の電気信号を供給できるので、例えば消費電力の増大を招くことなくクロック信号の周波数を上げて半導体装置の動作速度の高速化を図ることができる。また、各機能ブロックの光電変換素子には光信号を導光板を介して入射するようにしているので、光電変換素子の配置位置などを比較的粗く設定でき、半導体装置の製造を容易とできる。

なお、光信号発生部は、所定の電気信号としての複数の電気信号にそれぞれ対応し、それぞれ異なる波長の光信号を導光板に入射し、複数の機能ブロックの光電変換素子の光入射面に対応して、所定の波長の光信号を選択的に透過させる波長分波フィルタが配設され、複数の機能ブロックは、光信号発生部から導光板で導かれ、さらに波長分波フィルタを透過した光信号を光電変換素子で電気信号に変換することで所定の電気信号を取得するようにしてもよい。これにより、機能ブロック毎に必要とする電気信号を選択的に取得できる。

また、半導体基板と導光板との間に、少なくとも複数の機能ブロックの光電変換素子に対応した部分を除いて、光反射膜または光吸収膜が配設されるようにしてもよい。例えば、光反射膜を設けることで、各機能ブロックの光電変換素子の光入射面に、対応した波長分波フィルタを透過した光信号以外の光信号が入射されることを防止できる。また例えば、光吸収膜を設けることで、上述した光反射膜を設ける場合と同様に、各機能ブロックの光電変換素子の光入射面に、対応した波長分波フィルタを透過した光信号以外の光信号が入射されることを防止できると共に、ある機能ブロックに対応する波長分波フィルタを介して入射された光信号が、半導体基板と導光板との間で反射を繰り返して他の機能ブロックの光電変換素子の光入射面に入射されることを防止できる。

また、複数の機能ブロックは、ブロック本体部と制御部とを有し、制御部は、光電変換素子で変換された電気信号が動作停止を示すコード信号であるとき、ブロック本体部の動作を停止させるようにしてもよい。これにより、動作不要な機能ブロックの動作を容易に停止させることができ、消費電力を低減できる。

この発明によれば、所定の電気信号に対応した光信号を複数の機能ブロックに導光板を介して入射し、当該複数の機能ブロックのそれぞれでは入射された光信号を光電変換素子で電気信号に変換することで所定の電気信号を取得する構成であり、複数の機能ブロックに所定の電気信号を良好に供給できる。

以下、図面を参照しながら、この発明の実施の形態について説明する。図１は、実施の形態としての半導体装置１００の構成を示している。

この半導体装置１００では、半導体基板としてのＳＯＩ(Silicon On Insulator)ウェーハ１０１上に、複数の機能ブロックが形成されている。このＳＯＩウェーハ１０１は、従来周知のように、絶縁物であるＳｉＯ₂膜上に、シリコン単結晶であるＳｉ膜を有する基板である。このＳＯＩウェーハ１０１は、ＳＩＭＯＸ(Silicon IMplanted OXide)法、貼り合わせ法等によって作製される。

また、上述したＳＯＩウェーハ１０１上に形成される複数の機能ブロックのそれぞれは、光電変換素子としてのフォトダイオード（ＰＤ）１０２、トランスインピーダンスアンプ（ＴＩＡ）およびＩ／Ｖ変換アンプ（ＩＶＡ）を備えている。トランスインピーダンスアンプは、フォトダイオード１０２からの光電変換による電流信号を、後続のＩ／Ｖ変換アンプに供給する際に、インピーダンスマッチングをとるためのものである。Ｉ／Ｖ変換アンプは、トランスインピーダンスアンプの出力信号である電流信号を電圧信号に変換するためのものである。

図１には、フォトダイオード１０２のみ示している。図２は、ＳＯＩウェーハ１０１上に形成される複数の機能ブロックと、その複数の機能ブロックが備えているフォトダイオード１０２を示している。この図２は、複数の機能ブロックとして９個の機能ブロック１０３ａ〜１０３ｉが形成されている例を示している。上述したフォトダイオード１０２、トランスインピーダンスアンプおよびＩ／Ｖ変換アンプは、通常の半導体プロセスによって形成される。この場合、フォトダイオード１０２からの電流信号はそのまま隣接するメタル配線によりトランスインピーダンスアンプに供給される。また、このトランスインピーダンスアンプからの電流信号はそのまま隣接するメタル配線によりＩ／Ｖ変換アンプに供給される。

図３は、フォトダイオード１０２の周知の構造を示している。フォトダイオード１０２は、シリコンＳｉに、ｐ型領域、ｎ型領域からなるＰＮ接合を形成することで光電変換素子として働く。Ｐ層はシリコンＳｉ中にボロンの選択拡散で１μｍ以下程度の厚さに形成する。Ｐ層とＮ層の接合部の中性領域が空乏層で、一般的には、Ｐ層、Ｎ層およびバルク部のＮ＋層の厚さ、不純物濃度、形状などで分光感度や周波数特性が制御される。

光が照射されたとき、その光エネルギーがバンドギャップエネルギーより大きいと、価電子帯の電子は伝導帯へ励起され、もとの価電子帯に正孔を残す。この電子−正孔対のうち、電子はＰ層から流れてきた電子と共にＮ層価電子帯に集まる。このように入射光量に比例して発生する電子−正孔対はそれぞれＮ層、Ｐ層中に蓄積され、Ｐ層は正にＮ層は負に帯電する。Ｐ層とＮ層から電極を取り出して外部回路を接続すると、Ｎ層からは電子が、Ｐ層からは正孔がそれぞれ入射光量に応じて反対側の電極に向かって流れ、電流が発生する。

また、図１に戻って、半導体装置１００では、上述した複数の機能ブロックが形成されたＳＯＩウェーハ１０１の上に多層の配線層１０４が形成されている。この配線層１０４では、例えばシリコン酸化膜（ＳｉＯ₂）、シリコン窒化膜（ＳｉＮ）等が層間絶縁膜として使用され、各層のメタル配線が行われている。

また、半導体装置１００では、配線層１０４の上に、上述したＳＯＩウェーハ１０１上に形成された複数の機能ブロックが有するフォトダイオード１０２の光入射面に対応して、それぞれ、所定の波長の光信号を選択的に透過させる波長分波フィルタ１０５が配設される。この波長分波フィルタ１０５は、例えば一般的な金属多層膜、あるいはフォトニック結晶を用いた分波器で構成される。このフォトニック結晶を用いた分波器については、例えば特開２００３−２７９７６４号公報に記載されている。

また、半導体装置１００では、配線層１０４の上に、複数の機能ブロックが有するフォトダイオード１０２に対応した部分と上面への電気的接続が必要なパッド部分を除き、シールド膜１０６がコーティングされる。このシールド膜１０６は、光反射膜あるいは光吸収膜を構成する。例えば、シールド膜１０６は、光反射膜としてのＡｕ，Ｔｉ，Ｔａ，Ｃｏ等の単層膜である。また例えば、シールド膜１０６は、Ａｕ，Ｔｉ，Ｔａ，Ｃｏ等と、ＳｉＮ，ＳｉＣ等とが、光反射膜あるいは光吸収膜として設計された厚さで積層された多層膜である。

図４は、上述したＳＯＩウェーハ１０１上に形成された複数の機能ブロックが有するフォトダイオード１０２の光入射面に対応して形成された波長分波フィルタ１０５と、フォトダイオード１０２に対応した部分と上面への電気的接続が必要なパッド部分を除いてコーティングされたシールド膜１０６とを示している。なお、この図４では、図面の簡単化のためパッド部分については図示していない。

この場合、機能ブロック１０３ａ，１０３ｂ，１０３ｉのフォトダイオード１０２に対応して配設される波長分波フィルタ１０５は波長λ１の光信号を透過するものとされ、機能ブロック１０３ｃ，１０３ｆのフォトダイオード１０２に対応して配設される波長分波フィルタ１０５は波長λ２の光信号を透過するものとされ、機能ブロック１０３ｄ，１０３ｇのフォトダイオード１０２に対応して配設される波長分波フィルタ１０５は波長λ３の光信号を透過するものとされ、さらに機能ブロック１０３ｅ，１０３ｈのフォトダイオード１０２に対応して配設される波長分波フィルタ１０５は波長λ４の光信号を透過するものとされている。

また、図１に戻って、半導体装置１００では、複数の機能ブロックのフォトダイオード１０２に対応して形成された波長分波フィルタ１０５の上に、これら複数の機能ブロックの全てを覆う導光板１０７が配設される。例えば、導光板１０７は、アクリル製であり、ＳＯＩウェーハ１０１側とは反対側の面に、図示せずも、光を拡散反射するための手段、例えば拡散（反射）ドットが形成されている。この拡散ドットは、導光板１０７の成型後に印刷で形成され、あるいは射出成型時に同時成型される。このように拡散ドットを形成することで、導光板１０７内を全反射により伝達してきた光は、ある位置でこの拡散ドット（反射ドット）に当たると、その位置において拡散反射し、この導光板１０７のＳＯＩウェーハ１０１側の面から外部に出ていく。

また、半導体装置１００では、導光板１０７の側部に隣接して、光信号発生部１０８が設けられている。本実施の形態においては、この光信号発生部１０８から導光板１０７に、波長λ１，λ２，λ３，λ４の光信号が入射される。これら波長λ１，λ２，λ３，λ４の光信号は、それぞれ、電気信号としての周波数ｆ１，ｆ２，ｆ３，ｆ４のクロック信号ＣＫ１，ＣＫ２，ＣＫ３，ＣＫ４に対応した光信号である。光信号発生部１０８では、これら波長λ１，λ２，λ３，λ４の光信号は、例えばブロード光源からの光から波長分波器で分波された波長λ１，λ２，λ３，λ４の光の強度が、それぞれ、クロック信号ＣＫ１，ＣＫ２，ＣＫ３，ＣＫ４で変調されることで得られる。

上述した半導体装置１００において、ＳＯＩウェーハ１０１上に形成された複数の機能ブロックへのクロック信号の供給動作は、以下のようになる。すなわち、光信号発生部１０８から導光板１０７に、周波数ｆ１，ｆ２，ｆ３，ｆ４のクロック信号ＣＫ１，ＣＫ２，ＣＫ３，ＣＫ４にそれぞれ対応した、波長λ１，λ２，λ３，λ４の光信号が入射される。

光信号発生部１０８から導光板１０７に入射された光信号は、この導光板１０７を通じて伝達され、ＳＯＩウェーハ１０１上に形成された複数の機能ブロックのフォトダイオード１０２に入射される。この場合、各機能ブロックのフォトダイオード１０２には、そのフォトダイオード１０２の光入射面に対応して配設された波長分波フィルタ１０５を透過した光信号のみが入射される。

複数の機能ブロックでは、それぞれ、フォトダイオード１０２により光信号が電気信号に変換され、クロック信号が取得される。ここで、機能ブロック１０３ａ，１０３ｂ，１０３ｉでは、そのフォトダイオード１０２の入射面に波長λ１の光信号が選択的に入射されるため、周波数ｆ１のクロック信号ＣＫ１が取得される。また、機能ブロック１０３ｃ，１０３ｆでは、そのフォトダイオード１０２の入射面に波長λ２の光信号が選択的に入射されるため、周波数ｆ２のクロック信号ＣＫ２が取得される。また、機能ブロック１０３ｄ，１０３ｇでは、そのフォトダイオード１０２の入射面に波長λ３の光信号が選択的に入射されるため、周波数ｆ３のクロック信号ＣＫ３が取得される。さらに、機能ブロック１０３ｅ，１０３ｈでは、そのフォトダイオード１０２の入射面に波長λ４の光信号が選択的に入射されるため、周波数ｆ４のクロック信号ＣＫ４が取得される。

図５は、上述した半導体装置１００におけるクロック信号の供給系統を示すブロック図である。

光信号発生部１０８は、ブロード光源１０８ａと、波長分波器１０８ｂと、モジュレータ１０８c1〜１０８c4と、コントローラ１０８ｄとからなっている。ブロード光源１０８ａは、少なくとも波長λ１，λ２，λ３，λ４の光を含む、発生される光の波長帯域が広い光源であり、例えば白色ＬＥＤ、水銀ランプなどで構成される。波長分波器１０８ｂは、ブロード光源１０８ａで発生される光から、波長λ１，λ２，λ３，λ４の光をそれぞれ分波する、この波長分波器１０８ｂとして、例えば上述したフォトニック結晶を用いた分波器等を用いることができる。

モジュレータ１０８c1〜１０８c4は、波長分波器１０８ｂで分波された波長λ１，λ２，λ３，λ４の光の強度を、それぞれ、周波数ｆ１，ｆ２，ｆ３，ｆ４のクロック信号ＣＫ１，ＣＫ２，ＣＫ３，ＣＫ４で変調し、導光板１０７に入射すべき４種類（４波長）の光信号を生成する。コントローラ１０８ｄは、モジュレータ１０８c1〜１０８c4における動作を制御する。

光信号発生部１０８から出力される光信号、つまり周波数ｆ１，ｆ２，ｆ３，ｆ４のクロック信号ＣＫ１，ＣＫ２，ＣＫ３，ＣＫ４にそれぞれ対応した、波長λ１，λ２，λ３，λ４の光信号は、導光板１０７に入射される。

そして、これらの光信号は、導光板１０７からそれぞれ波長分波フィルタ１０５を介して機能ブロック１０３ａ〜１０３ｉのフォトダイオード１０２の光入射面に入射される。この場合、各機能ブロック１０３ａ〜１０３ｉのフォトダイオード１０２の光入射面に入射される光信号は、それに対応して配設された波長分波フィルタ１０５を透過する波長の光信号のみとなる。これにより、各機能ブロック１０３ａ〜１０３ｉでは、必要とする周波数のクロック信号を取得できる。

また、上述した半導体装置１００においては、モジュレータ１０８c1〜１０８c4より出力される光信号を、それぞれ、上述したようにクロック信号ＣＫ１〜ＣＫ４に対応したものとしているが、特定のコード信号、例えば動作停止を指示するコード信号、動作開始を指示するコード信号等に対応したものとすることもできる。この場合、各機能ブロック１０３ａ〜１０３ｉでは、そのコード信号を取得でき、動作停止、動作開始等を制御できる。なおこの場合、同じ波長の光信号がそのフォトダイオード１０２に入射される複数の機能ブロックに関しては、例えばコード信号を機能ブロック毎に違えておくことで、機能ブロック毎の独立した動作制御も可能となる。

図６は、機能ブロック１０３（機能ブロック１０３ａ〜１０３ｉのそれぞれに対応）の大まかな構成を示している。機能ブロック１０３は、ブロック本体部１１３ａと、そのブロック本体部１１３ａの動作を制御する制御部１１３ｂとを備えている。フォトダイオード１０２で得られるクロック信号に対応した電流信号はＴＩＡ・ＩＶＡ部１１３ｃで電圧信号であるクロック信号に変換された後にブロック本体部１１３ａおよび制御部１１３ｂに供給されて使用される。

また、フォトダイオード１０２で得られるコード信号に対応した電流信号はＴＩＡ・ＩＶＡ部１１３ｃで電圧信号であるコード信号に変換された後に制御部１１３ｂに供給され、制御部１１３ｂはそのコード信号に基づいてブロック本体部１１３ａの動作、例えば動作停止、動作開始などを制御する。

上述した半導体装置１００によれば、ＳＯＩウェーハ１０１上に形成された複数の機能ブロックに光信号を利用してクロック信号を供給するものであり、電気配線を用いてクロック信号を供給する場合のような、配線長の相違等に起因する各機能ブロックへのクロック信号の到達タイミングの大きなずれはなく、クロックスキューを容易に低減できる。

また、上述した半導体装置１００によれば、ＳＯＩウェーハ１０１上に形成された複数の機能ブロックに光信号を利用してクロック信号を供給するものであり、電気配線を用いてクロック信号を供給する場合のように消費電力の増大を招くことなく、クロック信号の周波数を上げて半導体装置１００の動作速度の高速化を図ることができる。

また、上述した半導体装置１００によれば、各機能ブロックのフォトダイオード１０２の光入射面には光信号を導光板１０７を介して入射するようにしているので、各機能ブロックにおけるフォトダイオード１０２の配置位置などを比較的粗く設定でき、半導体装置１００の製造を容易とできる。

また、上述した半導体装置１００によれば、光信号発生部１０８は、電気信号としての４種類のクロック信号ＣＫ１〜ＣＫ４にそれぞれ対応し、それぞれ波長λ1〜λ4の光信号を導光板１０７に入射するようにされ、一方ＳＯＩウェーハ１０１上に形成された複数の機能ブロックのフォトダイオード１０２の光入射面に対応して、所定の波長の光信号を選択的に透過させる波長分波フィルタ１０５が配設されるものであり、各機能ブロックでは必要とするクロック信号を選択的に取得できる。

また、上述した半導体装置１００によれば、ＳＯＩウェーハ１０１と導光板１０７との間に少なくとも複数の機能ブロックのフォトダイオード１０２に対応した部分を除いて、光反射膜あるいは光吸収膜を構成するシールド膜１０６が形成されるものである。この場合、シールド膜１０６が光反射膜を構成しているときは、各機能ブロックのフォトダイオード１０２の光入射面に、対応した波長分波フィルタ１０５を透過した光信号以外の光信号が入射されることを防止でき、各機能ブロックでは必要とするクロック信号をノイズなく良好に得ることができる。

またこの場合、シールド膜１０６が光吸収膜を構成しているときは、上述した光反射膜を構成しているときと同様に、各機能ブロックのフォトダイオード１０２の光入射面に、対応した波長分波フィルタ１０５を透過した光信号以外の光信号が入射されることを防止できると共に、ある機能ブロックに対応する波長分波フィルタ１０５を介して入射された光信号が、ＳＯＩウェーハ１０１と導光板１０７との間で反射を繰り返して他の機能ブロックのフォトダイオード１０２の光入射面光に入射されることを防止でき、各機能ブロックでは必要とするクロック信号をノイズなく良好に得ることができる。

また、上述した実施の形態によれば、ＳＯＩウェーハ１０１上に形成された複数の機能ブロックは、ブロック本体部１１３ａと制御部１１３ｂとを有し、制御部１１３ｂは、フォトダイオード１０２で変換されて取得されたコード信号が動作停止を示すコード信号であるとき、ブロック本体部１１３ａの動作を停止させるものであり、動作不要な機能ブロックの動作を容易に停止させることができ、消費電力を低減できる。

なお、上述実施の形態においては、半導体基板としてＳＯＩウェーハ１０１を用いたものであるが、半導体基板としてバルクのＳｉウェーハを用いることもできる。その場合には、このバルクのＳｉウェーハ上に複数の機能ブロックが形成されることとなる。

また、上述実施の形態においては、各機能ブロックで取得すべき電気信号がクロック信号またはブロック本体部１１３ａの動作を制御するためのコード信号である場合を示したが、この電気信号が機能ブロックの処理で使用されるデジタル情報信号である場合にも、この発明を適用できる。

また、上述実施の形態においては、光信号発生部１０８ではブロード光源１０８ａから波長分波器１０８ｂで波長λ1〜λ4の光をそれぞれ分波して使用する構成であるが、これら波長λ1〜λ4の光をそれぞれ発生する光源があればそれを使用でき、波長分波器１０８ｂは不要となる。この場合、各光源から発生される波長λ1〜λ4の光の強度をモジュレータを用いて電気信号（クロック信号、デジタル情報信号など）で変調する構成の他、光源自体を制御して当該光源から直接電気信号で強度変調された光信号を得る構成とすることもできる。

また、上述実施の形態においては、光信号発生部１０８から導光板１０７には波長を異にする４種類の光信号を入射する構成であるが、光信号の種類は４種類に限定されない。この場合、光信号の種類が増加するほど、多くの波長の光が必要となる。

また、上述せずも、光信号発生部１０８から導光板１０７にクロック信号に対応した光信号およびこれと波長が異なるデジタル情報信号に対応した光信号とを並行して入射できるようにし、そして当該クロック信号およびデジタル情報信号を取得すべき機能ブロックがそれぞれに対応したフォトダイオード１０２を有する構成とすることで、当該機能ブロックではクロック信号およびデジタル情報信号を並行して取得できる。

また、上述実施の形態においては、光電変換素子がフォトダイオード１０２であるものを示したが、このフォトダイオード１０２の代わりに、その他の光電変換素子、例えばフォトトランジスタなどを使用する構成であってもよい。

なお、上記した電気信号（クロック信号、デジタル情報信号等）の供給方式を実際に適用し得る電子機器の一例を簡単に説明する。

図７は、コンピュータシステム２００の構成を示している。このコンピュータシステム２００は、ＣＰＵ(Central Processing Unit)２０１と、メモリコントローラとしてのノースブリッジ２０２と、ＤＲＡＭ(Dynamic Random Access Memory)２０３と、Ｉ／Ｏコントローラとしてのサウスブリッジ２０４と、バス２０５と、ネットワークインタフェース（ネットワークＩ／Ｆ）２０６と、記憶装置２０７と、その他の入出力装置（Ｉ／Ｏ装置）２０８とを備えている。

ノースブリッジ２０２は、光配線２１１を介してＣＰＵ２０１に接続されている。また、サウスブリッジ２０４は、光配線２１２を介してノースブリッジ２０２に接続されていると共に、さらに光配線２１１を介してＣＰＵ２０１に接続されている。また、ＤＲＡＭ２０３は、光配線２１３を介してノースブリッジ２０２に接続されている。ＣＰＵ２０１は、ＯＳ(Operating System)およびアプリケーションプログラムに基づいて各部を制御する。ノースブリッジ２０２は、メモリ２０３へのアクセスを統括制御する。

バス２０５は電気配線２１４を介してサウスブリッジ２０４に接続されている。また、ネットワークインタフェース２０６、記憶装置２０７およびその他のＩ／Ｏ装置２０８は、それぞれ、バス２０５に接続されている。記憶装置２０７は、ＨＤＤ(Hard Disk Drive)、ＤＶＤ(Digital Versatile Disk)ドライブ、ＣＤ(Compact Disc)ドライブなどである。Ｉ／Ｏ装置２０８は、ビデオ入出力装置、シリアルやパラレルのインタフェースなどである。

図８は、光配線２１０（光配線２１１〜２１３のそれぞれに対応している）の構成例を示している。この光配線２１０は、Ｎチャネル分の光伝送系２２０_-1〜２２０_-Nを有している。光伝送系２２０_-1〜２２０_-Nのそれぞれは、第１の回路から第２の回路に光信号を伝送する第１の伝送系２２１と、第２の回路から第１の回路に光信号を伝送する第２の伝送系２２２とからなっている。

第１の伝送系２２１は、パラレル／シリアル変換器（Ｐ／Ｓ変換器）２２１ａ、ドライバアンプ２２１ｂ、発光素子としての半導体レーザ２２１ｃ、光導波路２２１ｄ、受光素子としてのフォトダイオード２２１ｅ、トランスインピーダンスアンプ（ＴＩＡ）２２１ｆ、Ｉ／Ｖ変換アンプ（ＩＶＡ）２２１ｇおよびシリアル／パラレル変換器（Ｓ／Ｐ変換器）２２１ｈを備えている。この場合、Ｐ／Ｓ変換器２２１ａ、ドライバアンプ２２１ｂおよび半導体レーザ２２１ｃは第１の回路側に配置され、フォトダイオード２２１ｅ、ＴＩＡ２２１ｆ、ＩＶＡ２２１ｇおよびＳ／Ｐ変換器２２１ｈは第２の回路側に配置され、光導波路２２１ｄは第１の回路と第２回路の間に配置される。

同様に、第２の伝送系２２１は、Ｐ／Ｓ変換器２２２ａ、ドライバアンプ２２２ｂ、半導体レーザ２２２ｃ、光導波路２２２ｄ、フォトダイオード２２２ｅ、ＴＩＡ２２２ｆ、ＩＶＡ２２２ｇおよびＳ／Ｐ変換器２２２ｈを備えている。この場合、Ｐ／Ｓ変換器２２２ａ、ドライバアンプ２２２ｂおよび半導体レーザ２２２ｃは第２の回路側に配置され、フォトダイオード２２２ｅ、ＴＩＡ２２２ｆ、ＩＶＡ２２２ｇおよびＳ／Ｐ変換器２２２ｈは第１の回路側に配置され、光導波路２２２ｄは第２の回路と第１回路の間に配置される。

ここで、Ｓ／Ｐ変換器２２１ａ，２２２ａは、それぞれ、伝送すべきデータ、例えばｂ₀〜ｂ₇の８ビットパラレルデータをシリアルデータに変換する。ドライバアンプ２２１ｂ，２２２ｂは、それぞれ、Ｓ／Ｐ変換器２２１ａ，２２２ａで得られたシリアルデータに基づいて半導体レーザ２２１ｃ，２２２ｃを駆動し、この半導体レーザ２２１ｃ，２２２ｃからシリアルデータに対応した光信号を発生させる。ＴＩＡ２２１ｆ，２２２ｆは、それぞれ、フォトダイオード２２１ｅ，２２２ｅからの光電変換による電流信号を、後続のＩ／Ｖ変換アンプ２２１ｇ，２２２ｇに供給する際に、インピーダンスマッチングをとる。ＩＶＡ２２１ｇ，２２２ｇは、それぞれ、ＴＩＡ２２１ｆ，２２２ｆの出力信号である電流信号を電圧信号に変換する。Ｓ／Ｐ変換器２２１ｈ，２２２ｈは、それぞれ、ＩＶＡ２２１ｇ，２２２ｇの出力信号である、伝送されてきたシリアルデータをパラレルデータに変換する。

第１の回路から第２の回路にデータを伝送する際の動作について説明する。第１の回路側では、伝送すべき８ビットのパラレルデータはＰ／Ｓ変換器２２１ａでシリアルデータに変換され、このシリアルデータはドライバアンプ２２１ｂに供給される。このドライバアンプ２２１ｂにより半導体レーザ２２１ｃが駆動され、この半導体レーザ２２１cからはシリアルデータに対応した光信号が発生される。そして、この光信号が光導波路２２１ｄを通って第２の回路側に伝送される。

第２の回路側では、光導波路２２１ｄで伝送されてきた光信号がフォトダイオード２２１ｅに照射される。このフォトダイオード２２１ｅからの光電変換による電流信号は、インピーダンスマッチング用のＴＩＡ２２１ｆを介してＩＶＡ２２１ｇに供給され、電圧信号に変換される。そして、このＩＶＡ２２１ｇの出力信号である、伝送されてきたシリアルデータはＳ／Ｐ変換器２２１ｈでパラレルデータに変換される。

このようにして、第１の回路から第２の回路にデータの伝送が行われる。なお、詳細説明は省略するが、第２の回路から第１の回路にデータを伝送する際の動作についても同様に行われる。図８に示す光配線２１０では、Ｎチャネル分の光伝送系２２０_-1〜２２０_-Nを有しているので、Ｎチャネル分のデータ送受信を並行して行うことができる。

上述したコンピュータシステム２００においては、図示しないプリント配線基板（マザーボード）上に、上述した電子部品としてのＣＰＵ２０１、ノースブリッジ２０２、ＤＲＡＭ２０３、サウスブリッジ２０４およびバス２０５をそれぞれ構成する半導体チップが実装される。この場合、各半導体チップを、図１に示す半導体装置１００と同様に構成することで、それぞれの半導体チップ内の複数の機能ブロックに、電気信号、例えばクロック信号、デジタル情報信号等を良好に供給できる。

図９は、ゲーム機３００の構成を示している。このゲーム機３００は、ゲームアプリケーションプログラム等の各種アプリケーションプログラムに基づいて信号処理や内部構成要素の制御を行うメインＣＰＵ３０１と、画像処理を行うグラフィックプロセッサ（ＧＰ）３０２と、インターネット等のネットワークとのインタフェースを行うためのネットワークインタフェース（ネットワークＩ／Ｆ）３０３と、インタフェース処理を行うＩＯプロセッサ（ＩＯＰ）３０４と、ＤＶＤやＣＤ等の光ディスク３０５の読み出し制御や当該読み出されたデータのデコードを行う光ディスク制御部３０６と、メインＣＰＵ３０１に接続されるメインメモリとしてのＤＲＡＭ３０７と、ＩＯプロセッサ３０４が実行する命令やデータを保持するためのＩＯＰメモリ３０８と、主にオペレーティングシステム用のプログラムが格納されたＯＳ−ＲＯＭ３０９と、音声信号処理を行うサウンドプロセッサユニット（ＳＰＵ）３１０と、圧縮波形データを格納するサウンドバッファ３１１とを基本構成として備えている。

メインＣＰＵ３０１とネットワークＩ／Ｆ３０３は、光配線３１２により接続されている。メインＣＰＵ３０１とグラフィックプロセッサ３０２は、光配線３１３により接続されている。メインＣＰＵ３０１とＩＯプロセッサ３０４は、ＳＢＵＳ３１４により接続されている。ＩＯプロセッサ３０４と、光ディスク制御部３０６、ＯＳ−ＲＯＭ３０９およびサウンドプロセッサユニット３１０は、ＳＳＢＵＳ３１５により接続されている。

メインＣＰＵ３０１は、ＯＳ−ＲＯＭ３０９に格納されたプログラムや、光ディスク３０５から読み出されてＤＲＡＭ３０７にロードされたり、通信ネットワークを介してダウンロードされた、各種のゲームアプリケーションプログラム等を実行する。グラフィックプロセッサ３０２は、例えばビデオゲームにおけるレンダリング処理等を行い、ビデオ信号をディスプレイに出力する。

ＩＯプロセッサ３０４には、コントローラ（図示せず）が接続されるコントローラポート３２１、メモリカード（図示せず）が装填されるメモリカードスロット３２２、ＵＳＢ接続端子３２３およびＩＥＥＥ１３９４接続端子３２４が接続されている。これにより、ＩＯプロセッサ３０４は、コントローラポート３２１を介して接続されたコントローラ、メモリカードスロット３２２を介して接続されたメモリカード、ＵＳＢ接続端子３２３を介して接続された図示しない携帯電話機やパーソナルコンピュータとの間でデータの送受や、プロトコル変換等を行う。

サウンドプロセッサユニット３１０は、サウンドバッファ３１１に格納されている圧縮波形データを、メインＣＰＵ３０１からの命令に基づいて所定のサンプリング周波数で再生することなどにより、様々なサウンドを合成し、オーディオ信号をスピーカに出力する。

なお、光配線３１２，３１３は、それぞれ、上述の図８に示すように構成されており、メインＣＰＵ３０１とネットワークＩ／Ｆ３０３の間、およびメインＣＰＵ３０１とグラフィックプロセッサ３０２の間では、光信号によってデータの送受信が行われる。

上述したゲーム機３００においては、図示しないプリント配線基板（マザーボード）上に、上述したメインＣＰＵ３０１等の基本構成電子部品としての半導体チップが実装される。この場合、各半導体チップを、図１に示す半導体装置１００と同様に構成することで、それぞれの半導体チップ内の複数の機能ブロックに電気信号、例えばクロック信号、デジタル情報信号等を良好に供給できる。

図１０は、サーバ４００の構成を示している。このサーバ４００は、ＣＰＵ４０１，４０２と、チップセット４０３と、ネットワークインタフェース（ネットワークＩ／Ｆ）４０４と、メモリ４０５と、ＰＣＩブリッジ４０６と、ルータ４０７とを基本構成として備えている。

チップセット４０３には、光配線４１１，４１２を介してＣＰＵ４０１，４０２が接続されていると共に、光配線４１３を介して、ネットワークＩ／Ｆ４０４が接続されている。また、チップセット４０３には、電気配線により、メモリ４０５、ＰＣＩブリッジ４０６およびルータ４０７が接続されている。ネットワークＩ／Ｆ４０４は、ネットワークとのインタフェースを行う。チップセット４０３は、ＣＰＵ４０１，４０２、ネットワークＩ／Ｆ４０４、メモリ４０５およびＰＣＩブリッジ４０６などを制御する。

ＰＣＩブリッジ４０６には、ＰＣＩバス４１４を介して、記憶装置などのＰＣＩデバイス４１５〜４１６が接続されている。ルータ４０７は、例えば、スイッチカード４２１およびラインカード４２２〜４２５から構成されている。ラインカード４２２〜４２５は、パケットの前処理を行うプロセッサであり、スイッチカード４２１はパケットの行き先をアドレスに従い切り替えるスイッチである。

なお、光配線４１１〜４１３は、それぞれ、上述の図８に示すように構成されており、ＣＰＵ４０１，４０１とチップセット４０３の間、およびチップセット４０３とネットワークＩ／Ｆ４０４の間では、光信号によってデータの送受信が行われる。

上述したサーバ４００においては、図示しないプリント配線基板（マザーボード）上に、上述したメインＣＰＵ４０１，４０２、チップセット４０３等の基本構成電子部品としての半導体チップが実装される。この場合、各半導体チップを、図１に示す半導体装置１００と同様に構成することで、それぞれの半導体チップ内の複数の機能ブロックに電気信号、例えばクロック信号、デジタル情報信号等を良好に供給できる。

この発明は、クロックスキューを容易に低減でき、また消費電力の増大を招くことなくクロック信号の周波数を上げて半導体装置の動作速度の高速化を図ることができるものであり、半導体基板上に複数の機能ブロックが形成されているシステムＬＳＩ等の半導体装置に適用できる。

実施の形態としての半導体装置１００の構成を示す断面図である。 ＳＯＩウェーハ上に形態された機能ブロックを説明するための平面図である。 フォトダイオードの構成を示す断面図である。 波長分波フィルタ、シールド膜を説明するための平面図である。 各機能ブロックへのクロック信号の供給系統を示すブロック図である。 機能ブロックの構成を示すブロック図である。 コンピュータシステムの構成を示すブロック図である。 光配線の構成例を説明するための図である。 ゲーム機の構成を示すブロック図である。 サーバの構成を示すブロック図である。

符号の説明

１００・・・半導体装置、１０１・・・ＳＯＩウェーハ、１０２・・・フォトダイオード、１０３ａ〜１０３ｉ・・・機能ブロック、１０４・・・配線層、１０５・・・波長分波フィルタ、１０６・・・シールド膜、１０７・・・導光板、１０８・・・光信号発生部、１０８ａ・・・ブロード光源、１０８ｂ・・・波長分波器、１０８c1〜１０８c4・・・モジュレータ、１０８ｄ・・・コントローラ、１１３ａ・・・ブロック本体部、１１３ｂ・・・制御部、１１３ｃ・・・ＴＩＡ・ＩＶＡ部、２００・・・コンピュータシステム、２１０・・・光配線、３００・・・ゲーム機、４００・・・サーバ

Claims (8)

1. 半導体基板上に複数の機能ブロックが形成されている半導体装置であって、
   上記複数の機能ブロックはそれぞれ光電変換素子を有し、
   上記複数の機能ブロックの全てを覆う導光板と、
   上記導光板に所定の電気信号に対応した光信号を入射する光信号発生部とを備え、
   上記複数の機能ブロックは、それぞれ、上記光信号発生部から上記導光板で導かれる光信号を上記光電変換素子で電気信号に変換することで上記所定の電気信号を取得する
   ことを特徴とする半導体装置。
2. 上記所定の電気信号はクロック信号である
   ことを特徴とする請求項１に記載の半導体装置。
3. 上記所定の電気信号はデジタル情報信号である
   ことを特徴とする請求項１に記載の半導体装置。
4. 上記光信号発生部は、上記所定の電気信号としての複数の電気信号にそれぞれ対応し、それぞれ異なる波長の光信号を上記導光板に入射し、
   上記複数の機能ブロックの光電変換素子の光入射面に対応して、所定の波長の光信号を選択的に透過させる波長分波フィルタが配設され、
   上記複数の機能ブロックは、上記光信号発生部から上記導光板で導かれ、さらに上記波長分波フィルタを透過した光信号を上記光電変換素子で電気信号に変換することで上記所定の電気信号を取得する
   ことを特徴とする請求項１に記載の半導体装置。
5. 上記半導体基板と上記導光板との間に、少なくとも上記複数の機能ブロックの光電変換素子に対応した部分を除いて、光反射膜または光吸収膜が配設される
   ことを特徴とする請求項４に記載の半導体装置。
6. 上記複数の機能ブロックは、ブロック本体部と制御部とを有し、
   上記制御部は、上記光電変換素子で変換された電気信号が動作停止を示すコード信号であるとき、上記ブロック本体部の動作を停止させる
   ことを特徴とする請求項１に記載の半導体装置。
7. 複数の電子部品からなる電子機器であって、
   上記複数の電子部品のうち所定の電子部品は、
   それぞれ光電変換素子を持つ複数の機能ブロックと、
   上記複数の機能ブロックの全てを覆う導光板と、
   上記導光板に所定の電気信号に対応した光信号を入射する光信号発生部とを備え、
   上記所定の電子部品の上記複数の機能ブロックは、それぞれ、上記光信号発生部から上記導光板で導かれる光信号を上記光電変換素子で電気信号に変換することで上記所定の電気信号を取得する
   ことを特徴とする電子機器。
8. 上記所定の電子部品は、半導体基板上に上記複数の機能ブロックが形成されている半導体装置である
   ことを特徴とする請求項７に記載の電子機器。
   

Images