JPH08340098A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08340098A JPH08340098A JP7145857A JP14585795A JPH08340098A JP H08340098 A JPH08340098 A JP H08340098A JP 7145857 A JP7145857 A JP 7145857A JP 14585795 A JP14585795 A JP 14585795A JP H08340098 A JPH08340098 A JP H08340098A
- Authority
- JP
- Japan
- Prior art keywords
- light wave
- semiconductor device
- light
- clock
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 クロック系の負荷容量による消費電力増加が
少なく、クロックスキューを小さくする。 【構成】 半導体基体、絶縁膜、薄膜半導体層が積層さ
れた基板の該薄膜半導体表面に１つ以上の受光素子が形
成された半導体装置において、光波を該絶縁膜中に伝搬
させ、該受光素子によって該光波を検出する。
少なく、クロックスキューを小さくする。 【構成】 半導体基体、絶縁膜、薄膜半導体層が積層さ
れた基板の該薄膜半導体表面に１つ以上の受光素子が形
成された半導体装置において、光波を該絶縁膜中に伝搬
させ、該受光素子によって該光波を検出する。
Description
【０００１】
【産業上の利用分野】本発明は高速低消費電力を特徴と
する薄膜ＳＯＩ基板を利用した半導体装置に関する。
する薄膜ＳＯＩ基板を利用した半導体装置に関する。
【０００２】
【従来の技術】従来、クロック信号の分配方法に関して
は、アイ・イー・イー・イー、ジャーナル・オブ・ソリ
ッド・ステート・サーキット、第１５５５頁から第１５
６７頁、１９９２年１１月号（ＩＥＥＥ ＪＯＵＲＮＡ
Ｌ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴ
Ｓ、 ＶＯＬ ２７、 ＮＯ １１、 ＮＯＶＥＭＢＥ
Ｒ１９９２）に記載されている。ここでは配線層を２層
用いてアルミ線を餅網状に接続し、クロックを各部に分
配している。その餅網状配線の寄生容量は３。２ｎＦに
なると見積もられており、クロック分配による消費電力
が大きくなる。また、生じるクロックスキューは０．１
ｎｓである。
は、アイ・イー・イー・イー、ジャーナル・オブ・ソリ
ッド・ステート・サーキット、第１５５５頁から第１５
６７頁、１９９２年１１月号（ＩＥＥＥ ＪＯＵＲＮＡ
Ｌ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴ
Ｓ、 ＶＯＬ ２７、 ＮＯ １１、 ＮＯＶＥＭＢＥ
Ｒ１９９２）に記載されている。ここでは配線層を２層
用いてアルミ線を餅網状に接続し、クロックを各部に分
配している。その餅網状配線の寄生容量は３。２ｎＦに
なると見積もられており、クロック分配による消費電力
が大きくなる。また、生じるクロックスキューは０．１
ｎｓである。
【０００３】
【発明が解決しようとする課題】本発明の課題は、上記
したようなクロック分配における消費電力増加と、クロ
ックスキューを低減する半導体装置を提供することにあ
る。
したようなクロック分配における消費電力増加と、クロ
ックスキューを低減する半導体装置を提供することにあ
る。
【０００４】
【課題を解決するための手段】半導体基体、絶縁膜、薄
膜半導体層が積層された基板の該薄膜半導体表面に１つ
以上の受光素子が形成された半導体装置において、光波
を該絶縁膜中に伝搬させ、該受光素子によって該光波を
検出する。
膜半導体層が積層された基板の該薄膜半導体表面に１つ
以上の受光素子が形成された半導体装置において、光波
を該絶縁膜中に伝搬させ、該受光素子によって該光波を
検出する。
【０００５】
【作用】電気信号によるクロック伝搬ではなく、光信号
によるクロック伝搬なので、負荷容量による消費電力増
加がない。また、クロック信号が絶縁膜中での光速で伝
搬されるので、クロックスキューが小さくなる。
によるクロック伝搬なので、負荷容量による消費電力増
加がない。また、クロック信号が絶縁膜中での光速で伝
搬されるので、クロックスキューが小さくなる。
【０００６】
【実施例】以下、図を参照して本発明の具体的な実施例
を、より詳細に説明する。
を、より詳細に説明する。
【０００７】図１は本発明の原理を説明するのに最も簡
単な実施例である。
単な実施例である。
【０００８】半導体基体１、絶縁膜２、薄膜半導体層３
が積層された基板の該薄膜半導体表面に受光素子Ｒ０が
形成されている。この絶縁膜２中に光波Ｌ０を伝搬させ
る。光波Ｌ０は図２のように受光素子Ｒ０が形成されて
いる薄膜半導体層３に形成された発光素子Ｔ０から発生
させてもいいし、あるいは、図３のように基板の側面か
ら発光素子Ｔ１によって入射してもよい。
が積層された基板の該薄膜半導体表面に受光素子Ｒ０が
形成されている。この絶縁膜２中に光波Ｌ０を伝搬させ
る。光波Ｌ０は図２のように受光素子Ｒ０が形成されて
いる薄膜半導体層３に形成された発光素子Ｔ０から発生
させてもいいし、あるいは、図３のように基板の側面か
ら発光素子Ｔ１によって入射してもよい。
【０００９】光波Ｌ０の信号を薄膜半導体層３に形成し
た受光素子全体に伝えることができる。
た受光素子全体に伝えることができる。
【００１０】図４は本発明のより具体的な実施例であ
る。図１の実施例に加えて、ＭＯＳ型トランジスタＭＯ
Ｓ１、ＭＯＳ２を薄膜半導体層３に形成し、配線ＡＬ１
〜ＡＬ５によって結線している。光波Ｌ０によって伝搬
された信号を受光素子Ｒ０によって受光し、その信号を
ＭＯＳ型トランジスタＭＯＳ１、ＭＯＳ２によって処理
している。光波をＬ１のように配線層の上面から入射す
る場合には配線層中の配線によって光波が受光素子に届
かないという問題がある。図４では配線ＡＬ１によって
光波Ｌ１が遮断され受光素子Ｒ０に届かない。また、配
線ＡＬ１〜ＡＬ５により乱反射をおこし、受光素子Ｒ０
が受ける光波が乱れる。
る。図１の実施例に加えて、ＭＯＳ型トランジスタＭＯ
Ｓ１、ＭＯＳ２を薄膜半導体層３に形成し、配線ＡＬ１
〜ＡＬ５によって結線している。光波Ｌ０によって伝搬
された信号を受光素子Ｒ０によって受光し、その信号を
ＭＯＳ型トランジスタＭＯＳ１、ＭＯＳ２によって処理
している。光波をＬ１のように配線層の上面から入射す
る場合には配線層中の配線によって光波が受光素子に届
かないという問題がある。図４では配線ＡＬ１によって
光波Ｌ１が遮断され受光素子Ｒ０に届かない。また、配
線ＡＬ１〜ＡＬ５により乱反射をおこし、受光素子Ｒ０
が受ける光波が乱れる。
【００１１】本発明のように絶縁層２中に光波Ｌ０を伝
搬させることにより、受光素子Ｒ０はどの位置にあって
も光波Ｌ０を受光でき、また、光波は乱れることなく受
光素子に到達する。
搬させることにより、受光素子Ｒ０はどの位置にあって
も光波Ｌ０を受光でき、また、光波は乱れることなく受
光素子に到達する。
【００１２】図４では光波によって伝搬した信号をＭＯ
Ｓ型トランジスタＭＯＳ１、ＭＯＳ２を用いて処理して
いるが、バイポーラトランジスタを用いてもよい。さら
に、ＭＯＳ型トランジスタＭＯＳ１が半導体チップであ
ってもよい。要は信号を処理できればよい。
Ｓ型トランジスタＭＯＳ１、ＭＯＳ２を用いて処理して
いるが、バイポーラトランジスタを用いてもよい。さら
に、ＭＯＳ型トランジスタＭＯＳ１が半導体チップであ
ってもよい。要は信号を処理できればよい。
【００１３】また、受光素子Ｒ０は薄膜半導体層と同一
の半導体材料で実現してもよいが、別の材料でもよい。
例えばで薄膜半導体層がシリコンで形成されていた場
合、受光素子は化合物半導体で形成されていてもよい。
もちろん、受光素子がシリコンのＭＯＳ型トランジスタ
で実現できるならそれでもよい。要は絶縁膜２を伝搬し
ている光波Ｌ０を受光できる素子であればよい。
の半導体材料で実現してもよいが、別の材料でもよい。
例えばで薄膜半導体層がシリコンで形成されていた場
合、受光素子は化合物半導体で形成されていてもよい。
もちろん、受光素子がシリコンのＭＯＳ型トランジスタ
で実現できるならそれでもよい。要は絶縁膜２を伝搬し
ている光波Ｌ０を受光できる素子であればよい。
【００１４】図５は図４に光波遮断層Ｃ１、Ｃ２を、薄
膜半導体層３と絶縁膜２の間に形成した実施例である。
絶縁膜２を伝搬する光波Ｌ０を受光素子Ｒ０で受光する
ため、光波遮断層Ｃ１、Ｃ２は発光素子Ｒ０と絶縁膜２
の間には形成していない。光波遮断層Ｃ１、Ｃ２によっ
て、光波Ｌ１がＭＯＳ型トランジスタＭＯＳ１、ＭＯＳ
２に入射しない。これにより光波によるＭＯＳ型トラン
ジスタの特性変動を防ぐことができる。ここでは光波遮
断層Ｃ１、Ｃ２によって光波Ｌ０が直接ＭＯＳ型トラン
ジスタＭＯＳ１、ＭＯＳ２に入射しない構造にしたが、
別の方法でもよい。要は光波Ｌ０を絶縁膜２に伝搬させ
ることによってＭＯＳ型トランジスタＭＯＳ１、ＭＯＳ
２の特性変動が起こらないようにすればよい。できるな
らば、その特性変動がこの半導体装置に対して利点とな
るようにすればよりよい。
膜半導体層３と絶縁膜２の間に形成した実施例である。
絶縁膜２を伝搬する光波Ｌ０を受光素子Ｒ０で受光する
ため、光波遮断層Ｃ１、Ｃ２は発光素子Ｒ０と絶縁膜２
の間には形成していない。光波遮断層Ｃ１、Ｃ２によっ
て、光波Ｌ１がＭＯＳ型トランジスタＭＯＳ１、ＭＯＳ
２に入射しない。これにより光波によるＭＯＳ型トラン
ジスタの特性変動を防ぐことができる。ここでは光波遮
断層Ｃ１、Ｃ２によって光波Ｌ０が直接ＭＯＳ型トラン
ジスタＭＯＳ１、ＭＯＳ２に入射しない構造にしたが、
別の方法でもよい。要は光波Ｌ０を絶縁膜２に伝搬させ
ることによってＭＯＳ型トランジスタＭＯＳ１、ＭＯＳ
２の特性変動が起こらないようにすればよい。できるな
らば、その特性変動がこの半導体装置に対して利点とな
るようにすればよりよい。
【００１５】図６は本実施例をマイクロプロセッサ等の
クロック分配系に用いた実施例である。
クロック分配系に用いた実施例である。
【００１６】マイクロプロセッサＣＰＵを複数の回路ブ
ロックＱ１〜Ｑ１１に分解し、それぞれの回路ブロック
Ｑ１〜Ｑ１１に一つの受光素子Ｒ１〜Ｒ１１を設けてい
る。各回路ブロックＱ１〜Ｑ１１中で用いるクロック信
号はその回路ブロック中にある受光素子Ｒ１〜Ｒ１１か
ら受光したクロック信号を用いる。回路ブロック内での
クロック分配は従来例で記述したような配線層を用いた
クロック分配でよい。
ロックＱ１〜Ｑ１１に分解し、それぞれの回路ブロック
Ｑ１〜Ｑ１１に一つの受光素子Ｒ１〜Ｒ１１を設けてい
る。各回路ブロックＱ１〜Ｑ１１中で用いるクロック信
号はその回路ブロック中にある受光素子Ｒ１〜Ｒ１１か
ら受光したクロック信号を用いる。回路ブロック内での
クロック分配は従来例で記述したような配線層を用いた
クロック分配でよい。
【００１７】各受光素子へのクロック信号分配は酸化膜
中の光波を用いて行われているので低スキューで行え
る。高速が約３億ｍ／ｓとすると、マイクロプロセッサ
ＣＰＵの大きさが１ｃｍ角として、最大約３３ｐｓにな
る。各受光素子Ｒ１〜Ｒ１１へのクロック分配時間が無
視できる時間であることがわかる。したがって、各回路
ブロックＱ１〜Ｑ１１を十分小さくすれば、その回路ブ
ロック中にある受光素子Ｑ１〜Ｑ１１からのクロック信
号を低スキューで伝搬させるので、マイクロプロセッサ
ＣＰＵ全体に低スキューにクロック信号を分配できる。
中の光波を用いて行われているので低スキューで行え
る。高速が約３億ｍ／ｓとすると、マイクロプロセッサ
ＣＰＵの大きさが１ｃｍ角として、最大約３３ｐｓにな
る。各受光素子Ｒ１〜Ｒ１１へのクロック分配時間が無
視できる時間であることがわかる。したがって、各回路
ブロックＱ１〜Ｑ１１を十分小さくすれば、その回路ブ
ロック中にある受光素子Ｑ１〜Ｑ１１からのクロック信
号を低スキューで伝搬させるので、マイクロプロセッサ
ＣＰＵ全体に低スキューにクロック信号を分配できる。
【００１８】消費電力についても、従来例で記述したよ
うにクロック系全体を電気信号で駆動した場合には大き
くなる。本実施例の場合、各回路ブロックＱ１〜Ｑ１１
内への分配で済むので消費電力を小さく抑えることがで
きる。図７はそれを示したものである。
うにクロック系全体を電気信号で駆動した場合には大き
くなる。本実施例の場合、各回路ブロックＱ１〜Ｑ１１
内への分配で済むので消費電力を小さく抑えることがで
きる。図７はそれを示したものである。
【００１９】従来例（ａ）ではクロック信号ＣＬＫをク
ロックバッファＫ１〜Ｋ４を用いてツリー状に分配し、
各クロック入力部Ｎ１〜Ｎ８０に分配している。伝搬時
間を最小化するため、クロックバッファＫ１〜Ｋ４の各
ゲート幅ＷＫ１〜ＷＫ４はＷＫ１ ＜ ＷＫ２ ＜ Ｗ
Ｋ３ ＜ ＷＫ４ を満たさなければならない。したが
って、クロックバッファＫ４のゲート幅ＷＫ４は必然的
に大きなものとなり、クロックバッファＫ２〜Ｋ４を駆
動するために要する消費電力は大きくなる。図７（ｂ）
は本発明の実施例場合である。受光素子Ｒ０１〜Ｒ０４
で受信されたクロック信号はクロックバッファＫ５によ
って各クロック入力部Ｎ１〜Ｎ８０に分配される。前記
のクロックバッファＫ２〜Ｋ４を駆動する必要がなくな
り、低消費電力になる。
ロックバッファＫ１〜Ｋ４を用いてツリー状に分配し、
各クロック入力部Ｎ１〜Ｎ８０に分配している。伝搬時
間を最小化するため、クロックバッファＫ１〜Ｋ４の各
ゲート幅ＷＫ１〜ＷＫ４はＷＫ１ ＜ ＷＫ２ ＜ Ｗ
Ｋ３ ＜ ＷＫ４ を満たさなければならない。したが
って、クロックバッファＫ４のゲート幅ＷＫ４は必然的
に大きなものとなり、クロックバッファＫ２〜Ｋ４を駆
動するために要する消費電力は大きくなる。図７（ｂ）
は本発明の実施例場合である。受光素子Ｒ０１〜Ｒ０４
で受信されたクロック信号はクロックバッファＫ５によ
って各クロック入力部Ｎ１〜Ｎ８０に分配される。前記
のクロックバッファＫ２〜Ｋ４を駆動する必要がなくな
り、低消費電力になる。
【００２０】上記した実施例には光波の波長の特定は行
っていないが、どのような波長の光波を用いてもよい。
酸化膜２で吸収され難い波長の光波を使うとよりよい。
っていないが、どのような波長の光波を用いてもよい。
酸化膜２で吸収され難い波長の光波を使うとよりよい。
【００２１】また、波長の違う光波を２種類以上用い、
受光素子Ｒ０にそれぞれの波長の光波を検出する受光素
子を用いれば、相互での干渉が生じないので、酸化膜２
で複数回線の信号をやりとりできる。
受光素子Ｒ０にそれぞれの波長の光波を検出する受光素
子を用いれば、相互での干渉が生じないので、酸化膜２
で複数回線の信号をやりとりできる。
【００２２】図６のようにマイクロプロセッサ等のクロ
ック信号に用いた場合には、複数の周波数を伝搬させる
ことができる。
ック信号に用いた場合には、複数の周波数を伝搬させる
ことができる。
【００２３】また、図８のように酸化膜２を隔壁ＰＡで
分離し、光波が隔壁ＰＡで分離された区画ＲＥＧ１〜Ｒ
ＥＧ３間を相互に伝搬しないようにすれば、区画ＲＥＧ
１〜ＲＥＧ３で別々の回線の信号をやりとりすることが
できる。その場合、区画ＲＥＧ１〜ＲＥＧ３で別々の発
光素子Ｔ２〜Ｔ４を形成するとよい。それぞれの発光素
子Ｔ２〜Ｔ４で独立した信号を発信できる。
分離し、光波が隔壁ＰＡで分離された区画ＲＥＧ１〜Ｒ
ＥＧ３間を相互に伝搬しないようにすれば、区画ＲＥＧ
１〜ＲＥＧ３で別々の回線の信号をやりとりすることが
できる。その場合、区画ＲＥＧ１〜ＲＥＧ３で別々の発
光素子Ｔ２〜Ｔ４を形成するとよい。それぞれの発光素
子Ｔ２〜Ｔ４で独立した信号を発信できる。
【００２４】図６のようにマイクロプロセッサ等のクロ
ック信号に用いた場合には、その区画ＲＥＧ１〜ＲＥＧ
３に別々のクロック周波数のクロック信号を伝搬でき
る。
ック信号に用いた場合には、その区画ＲＥＧ１〜ＲＥＧ
３に別々のクロック周波数のクロック信号を伝搬でき
る。
【００２５】隔壁ＰＡは、酸化膜２を非透過性に変質さ
れてもよいし、溝をほり、非透過性の物質で埋めて形成
してもよい。要は光波が伝搬しないようにすればよい。
れてもよいし、溝をほり、非透過性の物質で埋めて形成
してもよい。要は光波が伝搬しないようにすればよい。
【００２６】以上のマイクロプロセッサの実施例ではク
ロック分配に、光波を用いているが、データ線やアドレ
ス線などの他の信号線の伝搬に用いてもよい。特に、マ
イクロプロセッサ全体に伝える必要がある信号の伝搬に
用いればより効果がある。
ロック分配に、光波を用いているが、データ線やアドレ
ス線などの他の信号線の伝搬に用いてもよい。特に、マ
イクロプロセッサ全体に伝える必要がある信号の伝搬に
用いればより効果がある。
【００２７】
【発明の効果】クロック線の負荷容量による消費電力増
加がなく、クロックスキューが小さくなる。
加がなく、クロックスキューが小さくなる。
【００２８】
【図１】本発明の実施例の図である。
【図２】光波の入射方法を示す実施例の図である。
【図３】光波の入射方法を示す実施例の図である。
【図４】本発明の示すより具体的な実施例の図である。
【図５】光波遮断層の実施例の図である。
【図６】本発明をクロック分配に適応したときの実施例
の図である。
の図である。
【図７】従来例とのクロック分配の比較を示す図であ
る。
る。
【図８】隔壁の実施例の図である。
Ｒ０〜Ｒ１１……受光素子、 Ｔ０〜Ｔ４……発光素子、 Ｃ１、Ｃ２……光波遮断層、 Ｌ１、Ｌ２……光波、 Ｑ１〜Ｑ１１……回路ブロック、 ＡＬ１〜ＡＬ５……配線、 ＭＯＳ１、ＭＯＳ２……ＭＯＳ型トランジスタ、 Ｋ１〜Ｋ５……クロックバッファ、 ＰＡ……隔壁。
Claims (7)
- 【請求項１】半導体基体、絶縁膜、薄膜半導体層が積層
された基板の該薄膜半導体表面に１つ以上の受光素子が
形成された半導体装置において、該受光素子が該絶縁膜
中を伝搬する光波を検出することを特徴とする半導体装
置。 - 【請求項２】請求項１に記載した半導体装置において、
該光波が該薄膜半導体表面に形成された少なくとも一つ
の発光素子から出力されていることを特徴とする半導体
装置。 - 【請求項３】請求項１に記載した半導体装置において、
該光波が該基板の側面から入射されていることを特徴と
する半導体装置。 - 【請求項４】請求項１に記載した半導体装置において、
該薄膜半導体層と該絶縁膜層の間の、少なくとも一部分
に光波遮断層が形成された半導体装置において、該光波
が該光波遮断層によって該薄膜半導体層に入射されない
ことを特徴とする半導体装置。 - 【請求項５】請求項１から請求項４に記載された光波に
おいて、該光波の波長が少なくとも二種類以上あり、そ
れぞれで別の信号を伝搬していることを特徴とする半導
体装置。 - 【請求項６】請求項１から請求項５に記載された半導体
装置において、該絶縁膜層が隔壁によって光波が相互に
伝搬しないように分離され、該隔壁によって囲まれた領
域間で独立して該光波を伝搬することを特徴とする半導
体装置。 - 【請求項７】請求項１から請求項６に記載された半導体
装置において、該光波が該半導体装置のクロック信号と
なっていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7145857A JPH08340098A (ja) | 1995-06-13 | 1995-06-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7145857A JPH08340098A (ja) | 1995-06-13 | 1995-06-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08340098A true JPH08340098A (ja) | 1996-12-24 |
Family
ID=15394692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7145857A Pending JPH08340098A (ja) | 1995-06-13 | 1995-06-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08340098A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128314A (ja) * | 2004-10-27 | 2006-05-18 | Sony Corp | 半導体装置およびそれを用いた電子機器 |
-
1995
- 1995-06-13 JP JP7145857A patent/JPH08340098A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128314A (ja) * | 2004-10-27 | 2006-05-18 | Sony Corp | 半導体装置およびそれを用いた電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20150049998A1 (en) | Compact Optical Waveguide Arrays and Optical Waveguide Spirals | |
| US5896055A (en) | Clock distribution circuit with clock branch circuits connected to outgoing and return lines and outputting synchronized clock signals by summing time integrals of clock signals on the outgoing and return lines | |
| CN107112040A (zh) | 用于更好信号质量的新颖高速信号路由拓扑 | |
| JP2003037178A (ja) | 半導体集積回路装置 | |
| JPH09116124A (ja) | 特注可能な論理アレーの一部を形成するセル | |
| JPH08340098A (ja) | 半導体装置 | |
| JP2004094929A (ja) | クロックスキューを縮めるための格子状のクロック分配網 | |
| JPH0479145B2 (ja) | ||
| US9118314B2 (en) | Adaptive body bias circuit and semiconductor integrated circuit including the same | |
| US8653853B1 (en) | Differential interfaces for power domain crossings | |
| JP2005503004A (ja) | 低電力クロック分配方法 | |
| US6856170B2 (en) | Clock signal transmission circuit | |
| US7245027B2 (en) | Apparatus and method for signal bus line layout in semiconductor device | |
| Van Dijk et al. | Reduction of interconnect delay by exploiting cross-talk | |
| JP2776551B2 (ja) | バスライン方式半導体記憶装置 | |
| KR20020064525A (ko) | 클럭 공유 양면 메모리 모듈 및 그 배선방법 | |
| JPH0348455A (ja) | 半導体装置 | |
| US6653672B1 (en) | Semiconductor die pad placement and wire bond | |
| US6917074B1 (en) | Multiplexer structure with interdigitated gates and shared diffusion | |
| JPH022122A (ja) | 半導体集積回路装置 | |
| US6348723B1 (en) | Semiconductor device with a dummy wire positioned to prevent charging/discharging of the parasitic capacitance of a signal wire | |
| JPH0684915A (ja) | 半導体集積回路 | |
| JPH07221182A (ja) | 半導体装置 | |
| Chilo et al. | Spurious effects induced by current switching in power strips of wafer package | |
| Chandran | A Survey of Clock Distribution Techniques Including Optical and RF Networks |