JPH11260928A - 半導体論理回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＲＡＭを利用したＦＰＧＡでは、論理回路情
報の転送時間が長いことが問題であり、ＥＥＰＲＯＭを
利用したＦＰＧＡでは、論理回路情報の消去及び書込み
時間（＝転送時間）がかかることが問題である。 【解決手段】 上記課題を解決するために、複数の論理
回路を持ち、切替えることで動作上転送時間が存在しな
いようにＦＰＧＡを機能させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フリップフロップ
と電気的書き込みまたは消去可能な記憶素子からなる記
憶回路を外部から変更することが可能な論理回路であっ
て、フィールドプログラマブルゲートアレイ（以下、Ｆ
ＰＧＡという。）と呼称されている半導体装置に関す
る。

【０００２】

【従来の技術】ＦＰＧＡは、第３図の例に示すように、
論理回路の設定を記憶素子により実現するもので、揮発
性記憶素子（以下、ＲＡＭという。）または、書き込み
可能で消去不可能な不揮発性記憶素子（以下、ＰＲＯＭ
という。）または、書き込み、消去可能な不揮発性記憶
素子（以下、ＥＰＲＯＭという。）または、電気的に書
き込み、消去可能なもの（以下、ＥＥＰＲＯＭという）
が使用される。

【０００３】論理回路は、第２図ａの例のようにパター
ン発生回路７及びマルチプレクサ６・８とフリップフロ
ップで構成された回路を最小構成とする回路アレイであ
り、各回路は記憶回路の情報により論理が決定される。
入出力回路は、第２図ｂの例のように、フリップフロッ
プとマルチプレクサ及びバッファーから構成され、入出
力信号の保持とドライブを実施し、端子機能の決定は、
記憶回路の情報により設定される。

【０００４】従来よりＦＰＧＡの用途は、将来機能を変
更する予定のある電子機器であったり、設計段階で回路
変更が頻繁に実施される場合などに利用され、機器を停
止状態もしくは、回路変更が可能な特殊な状態で変更作
業を実施していた。また回路を動作中に変更するという
実時間回路変更用途への利用を想定したものは存在せ
ず、ハードウエアの変更をしなくても論理回路情報を転
送することで回路の更新ができる利点を活用するのみで
あった。

【０００５】ＲＡＭを利用したものはＦＰＧＡの外部に
不揮発性記憶素子（以下、ＲＯＭという。）を接続して
論理回路情報を転送する他に、コンピュータと接続して
論理回路情報を転送して使用する方法がある。時間的な
回路変更の手順は、旧回路の動作停止、新回路の情報転
送、回路変更時の過渡時間待ち、新回路の動作となる。

【０００６】ＥＥＰＲＯＭを利用したものは、ＦＰＧＡ
内部に論理回路情報を保存しておくことが可能であり、
回路変更時外部から回路情報の消去、書き込みを実施す
る。時間的な回路変更の手順は、旧回路の動作停止、旧
記憶情報の消去、新回路の情報書き込み、新回路の動作
となる。

【０００７】ＲＡＭを使用したＦＰＧＡは、論理回路情
報の転送中、及び、過渡時間は、回路動作を停止させて
おく必要がある。ＥＥＰＲＯＭを利用したＦＰＧＡは、
論理回路情報の消去中、書き込み中、及び、過渡時間
は、回路動作を停止させておく必要がある。

【０００８】

【発明が解決しようとする課題】第１の問題点は、ＲＡ
Ｍを利用したＦＰＧＡでは、論理回路情報の転送時間で
あり、ＥＥＰＲＯＭを利用したＦＰＧＡでは、論理回路
情報の消去及び書き込み時間である。その理由は、転送
や書き込み中、ＦＰＧＡの論理回路が不確定となるた
め、動作を停止しなければならないからであり、連続し
た制御を不可能とする。（論理回路情報のＲＡＭにおけ
る転送時間及び、ＥＥＰＲＯＭの消去、書き込み時間
は、以下、転送時間と表記する）転送時間は、転送方法
及びＦＰＧＡの収容可能な回路の大きさや構成方法によ
って様々であるが、一例として直列転送で８Ｋビットの
論理回路情報（約６０００ゲート規模のＦＰＧＡ）を２
０ＭＨｚのクロックにより転送すると約４００μ秒の時
間を必要とする。８ビット並列で同様の転送をしても約
５０μ秒必要であり、その間ＦＰＧＡの動作を停止させ
なければならない。５０Ｋゲートの規模になると直列転
送で３〜４ｍ秒の停止となる。

【０００９】第２の問題点は、回路切り替え時の過渡的
な出力信号の変動である。同じ出力状態をもった回路情
報に変更してもＦＰＧＡの回路構成を変更している間は
出力論理が不定となることは避けられない。その理由
は、ＦＰＧＡが論理回路情報により内部のフリップフロ
ップや、パターン発生器の信号線接続を決定する方式で
あるため、個々の制御する論理部品により変更動作時間
が異なることから発生する過渡的な不安定状態が原因と
なる。また、フリップフロップの状態を設定するのに一
定の時間と初期設定回路が必要であり、初期設定中は出
力不定となる。過渡的な変動をさけるための時間（以
下、過渡時間という）は、ＦＰＧＡ自体の設計にもよる
が、１００ｎ秒程度は必要となる。

【００１０】第３の問題点は、くり返し同じ回路が使用
されるような時分割回路変更を必要とする使用方法の場
合で、記憶回路の回路情報がすでに別の回路に書き換え
られている時には、回路情報制御部を通して論理回路情
報を記憶部に書き込まなければならない。この場合に
は、論理回路の状態が初期化されることになり、以前の
論理回路の遷移状態を継承することができない。

【００１１】第４の問題点は、回路変更のタイミングで
あり、論理回路の内部及び外部の状況を判断し、入出力
に影響が出ないタイミングでの切り替えが必要となる。
タイミングを無視できる方法として、１連の作業をする
論理回路を、一定のサイクル内で幾つかの区間に分割
し、より複雑な論理回路として入出力結合する手法も考
えられるが、定時間時分割による信号ディレイ等が発生
する他に、不必要な回路変更が固定的に発生し、消費電
力の増加等も懸念され実用的でない。

【００１２】

【課題を解決するための手段】本発明のＦＰＧＡは、論
理回路情報の転送時間の問題を解決するために、複数の
論理回路と記憶回路を設け、動作中の論理回路以外の記
憶回路に論理回路情報を転送し、転送が完了した後に動
作中の論理回路と切り替えることで、動作上転送時間が
存在しないように機能する。

【００１３】また、入出力回路部を論理回路と切り離
し、専用の記憶回路で入出力回路の構成を実現すること
で、回路切り替え時の過渡的な出力変動を防止すること
ができる。論理回路の切り替えは、論理回路選択部を経
て選択的に接続され、切り替え時の過渡応答による誤動
作を防止する。

【００１４】記憶回路に蓄積された回路情報により生成
された論理回路の状態は、論理回路中のフリップフロッ
プの状態である。その遷移状態を回路情報制御部に併設
された記憶回路に書き移す手段を設けることで、以前に
使用されていた回路を再現する場合、回路情報制御部を
通して論理回路情報を記憶部に書き込む際に、初期化さ
れることなく回路状態を継承することが可能となる。

【００１５】切り替えのタイミングは、切り替え条件を
設定することで、回路情報制御部により生成され、自動
的な切り替えを可能とする。切り替え条件は、動作中の
論理回路状態及び、入出力回路の状態と、選択信号のい
ずれか、もしくはその組み合わせから選んで指定でき
る。

【００１６】論理回路の切り替えは、出力論理反転や、
特定のレジスタビットの書き換え等の場合の一例でも判
るように、一部を変更するだけで済む場合もあり、回路
全体を書き換えて切り替えする必要の無い場合もある。
前記切り替え条件設定の機能を利用して、記憶回路上の
特定の論理回路情報の一部分を書き換える機能を付加す
ることで回路変更が可能となる。

【００１７】

【作用】まず本発明のＦＰＧＡを希望する論理回路とし
て動作させる方法を説明する。ＦＰＧＡ回路機能は、第
１論理回路または第２論理回路により提供される。各論
理回路の論理は、第１記憶回路または第２記憶回路に設
定された論理回路情報により決定される。論理回路情報
は、回路情報制御部により、論理回路選択部を経由して
各記憶回路に転送される。各論理回路の信号は論理回路
選択部を経由して入出力回路部に接続され、信号入力及
び信号出力を論理回路と結合する。この場合、信号の出
力及び入力と接続される論理回路の選択は、選択信号に
より決定される他に、各論理回路の状態と回路情報制御
部に設定された条件が一致したことで発生する内部信号
によっても選択できる。

【００１８】

【発明の実施の形態】図１は、図３に示した従来のＦＰ
ＧＡの構成例と容易に比較できるように表記した基本的
な構成の一例である。ＦＰＧＡ回路機能は、第１論理回
路１２または、第２論理回路１３により提供される。各
論理回路の論理は、第１記憶回路１０または、第２記憶
回路１１に設定された論理回路情報により決定される。
論理回路情報は、回路情報制御部１により、論理回路選
択部１４を経由して各記憶回路に転送される。各論理回
路の信号は論理回路選択部１４を経由して入出力回路部
に接続され、信号入力３８及び信号出力３７を論理回路
と結合する。本ＦＰＧＡの場合、信号出力３７及び信号
入力３８と接続される論理回路の選択は、選択信号３６
及び内部信号により決定される。すなわち、各論理回路
は、図３の論理回路４同様に、パターン発生回路とフリ
ップフロップ及び、マルチプレクサからなるプログラマ
ブルロジックを集積したプログラマブルロジックアレイ
とアレイ間の配線手段により構成されている。

【００１９】図２ａに論理回路の最小構成要素であるプ
ログラマブルロジックの一例を示す。第１図及び第３図
の記憶回路はパターン発生回路のパラメータとフリップ
フロップの状態とマルチプレクサの状態及びプログラマ
ブルロジック間の配線を実施する。入出力回路部は図２
ｂに示す一例のように、出力バッファー３９とマルチプ
レクサ８と出力フリップフロップ４１と入力バッファー
４３及び、入力フリップフロップ４２からなる端子毎の
入出力回路を持ち、端子機能の設定が可能である。本Ｆ
ＰＧＡでは、図１に示すように入出力回路部３は、入出
力専用記憶回路９を他の記憶回路とは別に独立した構成
とすることで論理回路変更時、入出力に影響がでないよ
う考慮されている。論理回路情報５６は、マイクロコン
ピュータのような制御機器から出力されることもある
が、一般的にはＲＯＭが接続される。ＲＯＭからの回路
情報読み出しは、回路情報制御部１から出力される情報
制御信号８１で駆動される。

【００２０】次に、本発明の特長である回路変更を、図
１のように構成されたＦＰＧＡを例として説明する。一
例として、ある論理回路において機能分析をした結果、
図５ａに示すように、Ａ・Ｂ・Ｃ・Ｄの４つの動作が繰
り返される回路であったとする。論理回路として機能す
るのは、２つある論理回路のうちのどちらか一方が動作
し、他の論理回路は機能していないので、回路情報の変
更が可能となる。図５ｂに動作する論理回路の状況を時
間経過で示した。図５ｃは、同タイミングに実施する論
理情報の転送状況を示した。論理回路情報の転送は、動
作直前のタイミングに転送し、転送及び回路変更に伴う
過渡的不安定時間を経過した後に論理回路を切り替える
ことで、実際には２回路分しか存在しないＦＰＧＡで、
あたかもＡ＋Ｂ＋Ｃ＋Ｄの４つの回路が存在するかのよ
うな動作が可能となる。

【００２１】

【実施例】本ＦＰＧＡは、図１に示す構成を基本とし、
図４のような構成をとることができる。図４は、図１に
示した基本回路を複数搭載した場合の一例であり、ま
ず、図６の回路を図１の基本的な構成で実現する例をあ
げて説明する。図６の回路は、全２重直列通信用のイン
ターフェース回路の例であり、２系統の並列データを直
列変換し時分割で送受信する回路である。回路は並列／
直列変換回路１５が２個、直列／並列変換回路１６が２
個、直列データを一時的に格納するためのデータレジス
タが４個、直列信号を同期信号２５に従って各データレ
ジスタに割り付ける信号分別回路１８により構成されて
いる。

【００２２】動作内容は、並列送信信号１９（または、
２１）を並列／直列変換回路で直列データに変換しデー
タレジスタに格納する。図８ａのタイミング（タイミン
グスロット）に同期したフレーム同期信号２５により指
定されたタイミングで信号分別回路１８より、直列送信
信号２３として送出する。直列受信信号２４を、図８ａ
の時分割タイミング（タイミングスロット）に同期した
フレーム同期信号２５により指定されたタイミングで信
号分別回路１８で切り出されたデータを対応するデータ
レジスタに入力する。データレジスタ１７に入力された
データは、直列／並列変換回路１６により並列データに
変換し並列受信信号２０（または、２２）として出力す
る。

【００２３】図６に示した回路を本発明の基本的なＦＰ
ＧＡで実現した構成図が図７である。ここでは、図３の
半導体装置にＰＲＯＭまたはＲＯＭを接続した図７の装
置構成で説明する。このＦＰＧＡは、論理回路情報を納
めたＲＯＭ３０〜３５と回路情報制御部１と、論理回路
選択部１４と、４個の記憶回路２６と２７と５４及び５
５、３個の論理回路２８と２９及び５３と、入出力回路
部３から構成されている。論理回路２８及び２９は、論
理回路選択回路１４を経て選択的に入出力回路部３に接
続され、論理回路５３は直接、入出力論理回路に接続さ
れている。各論理回路及び入出力回路部３は、各々専用
の記憶回路を持ち、論理回路選択部１４に接続されてい
る。

【００２４】図６及び図８ｂに示した動作を分析する
と、図９のようにデータレジスタ５０及び直並列変換回
路５１は、時間により回路は異なるが同時に動作するこ
とがない。つまり図６の回路は、瞬間をとらえると約１
／４の回路しか動作していないことになる。従って、図
８ａのタイミングでデータレジスタと直並列変換回路を
変更すれば同じ機能を持った回路が構成できる。

【００２５】図７のＦＰＧＡは、直並列変換回路とデー
タレジスタ及び信号分別回路を２８または、２９の論理
回路で実現する。各論理回路は、２６及び２７の記録回
路の回路情報を変更することで論理を変更できる。図８
ａの動作を実現するために図８ｂのように論理回路を切
り替える。各論理回路が提供する論理は図８ｃのよう
に、論理回路が動作していない間に図７のＲＯＭ３０〜
３３から対応する記憶回路に論理情報として転送する。
論理回路５３と記憶回路５４からなる部分は、論理回路
選択部１４を経ずに入出力回路部３に接続される。この
部分は、論理回路切り替えにより影響を受けることのな
い共通な論理回路を実現するために存在する。また、記
憶回路５４へはＲＯＭ３４の論理回路情報が、記憶回路
５５へはＲＯＭ３５の論理回路情報が、電源投入時また
はＦＰＧＡの初期化の際１度だけ論理回路選択回路を経
て転送される。ＲＯＭ３４及び３５の情報は、他の変更
可能な記憶回路（２６及び２７）には転送されない。

【００２６】図６の回路の信号分別回路１８は時間的に
共通して必要な回路であり、図７においては、共通の論
理回路情報としてＲＯＭ３４に格納し、電源投入等の初
期段階で記憶回路５４に転送しておく。入出力の設定を
実施する共通部分を、切り替える回路と別にすること
で、転送する論理回路情報の量を低減し、より短時間で
回路の変更が可能となる。入出力回路部３は、切り替え
動作する論理回路の信号を、切り替え時の過渡現象によ
る誤動作を防止するため、切り替え中に信号出力を保持
し、信号入力を受付する。論理回路選択部１４は、ＲＯ
Ｍ３０〜３５に格納した論理回路情報の一つを回路情報
制御部１を経て受け取り、転送先の記憶回路に割り当て
る機能を持つとともに、動作させる論理回路を入出力回
路部３に選択接続する機能を持つ。

【００２７】図７では、フレーム同期信号２５が、時分
割タイミングとして与えられていることを想定している
ので、論理回路の切り替えは、同期信号を外部選択信号
端子に入力し、切り替え条件にパルス極性と選択信号指
定を設定すればよい。但し、フレーム同期信号２５が与
えられず、ビット同期信号８３が与えられたような場合
には、図１３のように、フレーム同期信号８５を生成す
るフレームカウンター８４を内蔵しなければならない。
この場合のように、回路を切り替える為の信号をＦＰＧ
Ａ内部で発生させなければならないことが頻繁に発生す
る。図１４には、内部発生したタイミングや、入出力端
子の特定な状態を検出して、論理回路切替信号を自動発
生できる論理条件比較回路８７の構成例を示した。論理
回路の切り替えタイミングを特定する比較条件８８を与
えると、各フリップフロップの出力信号との論理が一致
した時点で論理回路切り替え信号８６が内部発生し、論
理回路を切り替えると共に、図１の切替完了信号８２の
ように半導体装置外部へも切替タイミングを出力し、マ
イクロコンピュータ等の外部装置と同期がとれるように
する。比較条件８８は、論理回路情報に付加されて回路
情報制御部の論理条件比較回路８７に与えられる。

【００２８】図１３の４つのデータレジスタ１７のよう
に、論理回路を書き換えすることで、内蔵データが失わ
れる問題が発生する。ＲＯＭに格納された回路情報を転
送することでフリップフロップが初期化されることを防
止したい場合は、図１０及び図１４に示す状態遷移記憶
回路６４に、以前の論理状態を保存しておいて再利用す
ることができる。

【００２９】図１０の例は、４つに分割された例であ
り、フリップフロップの状態を示す状態遷移記憶回路が
４個存在し、転送されるＲＯＭに対応した状態レジスタ
が転送情報レジスタ６２又は６３で参照され、フリップ
フロップの状態を指定する情報が付加されて、記憶回路
に設定される。状態遷移記憶回路６４は各論理回路から
動作停止時に書き写され、最後に動作停止した状態が残
されるので、どちらの論理回路を使用していたかについ
て、考慮する必要無く状態の引き継ぎが可能となる。

【００３０】図１４の論理条件比較回路８７の論理回路
切替信号８６は、図１５のように記憶回路の特定アドレ
スの内容を書き換える信号としても利用することができ
る。比較条件８８に重畳したアドレスと論理によって、
あらかじめ記憶回路のアドレスと書き込み論理を回路情
報変更回路９１に指定しておくと、論理回路切替信号８
６が発生した時点で、アドレス信号８９と、データ及び
書き込み信号９０を発生して記憶回路の回路情報を変更
する。この機能は、一部分の変更で済むような微小な変
更が必要な場合に有効である他に、論理回路切替の度に
回路が追加もしくは削減されていくような用途にも使用
できる。

【００３１】図１０は、図７の論理回路選択回路１４の
回路変更動作を説明するための図でもある。ＲＯＭ３０
〜３３に納められた論理回路情報は、マルチプレクサ６
０または６１により転送先を選択され記憶回路２６また
は２７に転送される。第１２図のＲＯＭ３４及び３５
は、記憶回路２６及び２７には情報を転送しないため、
各マルチプレクサには接続されていない。各マルチプレ
クサの制御は、選択制御回路７０が実施する。回路切替
は、同期信号２５または、図１４の論理回路切替信号８
６で操作される。選択制御回路７０は、論理回路切替信
号または、同期信号のタイミングで、動作していない方
の記憶回路（２６又は２７）にＲＯＭから論理回路情報
を転送する。また、論理回路と入出力回路部３の接続を
同様に切り替えるとともに、入出力回路部３の出力が切
り替えの過渡変動で変化しないよう出力変化禁止信号７
２を過渡変動の間送出する。

【００３２】本発明のＦＰＧＡにおいて、記憶回路と論
理回路とからなる複数の論理回路部の規模は、必ずしも
同じサイズである必要は無く、用途に合ったサイズで実
現可能である。但し図１のように、入出力回路部３及
び、論理回路選択部１４が共通であることから、回路規
模が大きくても入出力信号数は、入出力回路部３及び、
論理回路選択部１４が持つ入出力の最大数以下でなけれ
ばならない。また、各論理回路部が同等のサイズの規模
であったとしても、全ての回路化可能な領域を使う必要
は無く、分割毎に使用する論理回路情報５６の大きさが
異なることは、使用上普通のことである。

【００３３】本発明のＦＰＧＡは、論理回路変更のタイ
ミングを自動生成する機能を有するが本機能を使用する
と、マイクロコンピューターによるソフトウエア処理の
ような動作をハードウエアで実現できる。条件判断によ
る分岐処理を実施するには、最低３個以上の論理回路を
必要とする。図４と図１１及び図１２により、概要を以
下に説明する。図１１は、条件判断の簡単な一例であ
る。図１２は、条件判断による論理回路変更を説明する
図であり、論理回路情報に示した番号は、図１１に付け
た番号の処理を実現する論理回路情報であり、転送する
タイミングを示している。また、図１２の動作する論理
回路は、図１１で条件一致がＮＯの場合を示した場合を
説明する。まず、信号入力論理回路情報７５を「logic
１」の論理回路に転送する。「logic１」の論理回路の
動作中、条件一致論理回路情報７６を「logic２」の論
理回路に転送する。「logic２」の論理回路の動作中、
第１処理論理回路情報７７を「logic３」の論理回路に
転送するとともに、第２処理論理回路情報７８を「logi
c４」論理回路に転送する。「logic２」の論理回路は、
条件一致論理回路の動作がＮＯであったことにより、次
に動作する論理回路を「logic４」の第２処理論理回路
とするように論理回路選択部に対して指定する。そして
「logic４」の論理回路が動作し、第２処理論理回路が
働くことになる。ここで注目しなければならないのは、
判断より先に、結果である分岐先の論理回路情報を転送
しなければならないことであり、前記のように分岐先の
論理回路情報を幾つか転送しておかなければならない。
但し、ストアードプログラム方式のプログラムでは、あ
らかじめ分岐先の機能を事前に定めておくのは普通のこ
とであり、障害とはならない。また、条件判断時大量の
論理回路情報を転送する必要があるので、時間的な注意
が必要ではあるが、外部ＲＯＭを使用する場合は、直列
電送より並列電送を、１個のＲＯＭよりは、２個以上の
ＲＯＭを駆動できる回路情報制御部とすることで、転送
時間による制約を無くすことが可能である。

【００３４】本ＦＰＧＡは図１６と図１７に示すような
構成をとることもできる。図１６は、論理回路４及び記
憶回路２を５組具備した例で、時分割数が５以下の場合
論理回路情報５６を各記憶回路１度転送した後には、論
理回路情報５６を繰り返し転送しなくても希望する機能
が得られる特長がある。また、複雑な時分割であって
も、利用頻度の高い論理回路情報を書き換えせず残して
おき、利用頻度の低いものから書き換えすることで、論
理回路情報の転送量を低減することが可能である。図１
７は、記憶回路を無くし、論理回路選択部１４により第
１論理回路１２又は、第２論理回路１４を直接ＲＯＭで
駆動できるように構成した例である。論理回路と記憶回
路を論理回路選択部１４で切り替える必要があり、論理
回路切り替えする回路が複雑になる欠点があるが、比較
的小規模の用途や、高速時分割の用途では転送時間が無
くせる利点がある。

【００３５】

【発明の効果】第１の効果は、論理回路を書き換えて動
作することで、従来と比較すると、有限な半導体装置で
より大規模な論理回路を実現でき、回路あたりの単価を
大幅に削減できることである。省資源化のみならず、本
半導体装置は、書き換えを基本としているので、リサイ
クルも可能となる等、環境保全の効果も期待できる。第
２の効果は、条件判断や複雑な論理演算をハードウエア
による高速な回路により実現できる点である。第３の効
果は、ＦＰＧＡ自体が主として、記憶回路（メモリー）
で構成されていることからも解るように、最小構成の半
導体パターンを展開することで大規模化が容易で、半導
体装置の量産性が良いこと。また、図１の構成を基本構
成ブロックとし、図４のように多数のブロックを結合す
れば、より大規模で高性能なＦＰＧＡができること。こ
れは、半導体装置の設計を容易にし、量産性を高める他
に、図４の例のように、本ＦＰＧＡを使用した製品設計
においては、基本的な手法の積み重ねで容易に設計がで
きるという利点を与える。また、異なった用途にも同じ
半導体装置を使用できることと、第１と第２の効果によ
る用途拡大から、さらに量産効果が得られる。

【図面の簡単な説明】

【図１】本発明の基本的な構成例を示す図

【図２】図１の論理回路と入出力回路部内部の部分構成
図

【図３】従来技術によるＦＰＧＡ構成例を示す図

【図４】本発明の具体的な実施例１を示す構成図

【図５】図１の動作説明図

【図６】図７実施例の説明図

【図７】本発明の基本的な他の実施例２を示す図

【図８】図７の動作説明図

【図９】図６の機能展開を説明する図

【図１０】図７の内部回路構成を説明する図

【図１１】図７の更に別の実施例３を説明するフロー図

【図１２】図７の実施例２の動作説明図

【図１３】図７の更に別の実施例４を説明する図

【図１４】図１３の内部回路構成を説明する図

【図１５】図７の更に別の実施例５を説明する図

【図１６】本発明の別の実施例６を示す図

【図１７】本発明の別の実施例７を示す図

【符号の説明】

１ 回路情報制御部 ２ 記憶回路 ３ 入出力回路部 ４ 論理回路 ５ フリップフロップ １４ 論理回路選択部 ６４ 状態遷移記憶回路 ７０ 選択制御回路 ８７ 論理条件比較回路 ９１ 回路情報切替回路

Claims (12)

【特許請求の範囲】
1. 【請求項１】論理回路選択部と、書き込み可能な記憶素
   子からなる記憶回路を接続した複数個の論理回路と、専
   用の記憶回路を有する入出力回路部と、回路情報制御部
   とを具備してなり、入出力の論理を外部から信号により
   選択することが可能な半導体論理回路装置。
2. 【請求項２】前記論理回路と前記記憶回路とからなる論
   理回路部を複数有する請求項１記載の半導体論理回路装
   置
3. 【請求項３】前記記憶回路を選択することにより、前記
   論理回路を時分割で複数の入出力論理で動作させること
   が可能な半導体論理回路装置。
4. 【請求項４】前記の入出力回路部を選択可能な記憶回路
   から分離配置させた請求項１記載の半導体論理回路装
   置。
5. 【請求項５】前記入出力回路部又は／及び前記複数の論
   理回路の一つが、あらかじめ指定された特定の論理条件
   に合致したことを起因として、前記論理回路選択部を操
   作し、前記論理回路を切り替え、複数の入出力論理で動
   作させることが可能な半導体論理回路装置。
6. 【請求項６】あらかじめ指定可能な特定の論理条件によ
   って、あらかじめ指定された記憶回路の論理情報を変更
   しうる手段を有することを特徴とする、請求項１記載の
   半導体論理回路装置。
7. 【請求項７】前記請求項１から６記載の半導体装置を複
   数有し、時分割で各半導体装置を選択的に切り替えるこ
   とが可能な複合半導体装置。
8. 【請求項８】前記半導体論理回路装置において、２以上
   の論理回路部で、時分割で各半導体装置を選択的に切り
   替えたことによる回路状態の初期化を防止し、回路状態
   を継承可能とすべく回路情報制御部に状態遷移記憶回路
   を設けた、半導体論理回路装置。
9. 【請求項９】回路情報を保存した不揮発性記憶回路を、
   複数搭載し、論理回路に接続された書き込み可能な記憶
   素子に転送することで論理回路を構成する、前記の半導
   体論理回路装置。
10. 【請求項１０】回路情報を保存した不揮発性記憶回路
    を、複数搭載し、論理回路に接続された書き込み可能な
    記憶素子を介さず、直接論理回路部と選択的に接続し時
    分割で論理回路を構成する回路情報切替回路を搭載し
    た、前記の半導体論理回路装置。
11. 【請求項１１】前記半導体論理回路の状態遷移記憶回路
    において、論理回路に接続された書き込み可能な記憶素
    子に論理回路情報を転送する際に、状態遷移記憶回路に
    て記憶されている回路状態の情報を付加して転送する半
    導体論理回路装置。
12. 【請求項１２】請求項６の、あらかじめ指定可能な特定
    の論理条件による論理回路情報変更を、論理回路のフリ
    ップフロップ出力に接続された論理条件比較回路によっ
    て比較された信号により実現する半導体論理回路装置。