JPH07334267A - ロジックｌｓｉ - Google Patents
ロジックｌｓｉInfo
- Publication number
- JPH07334267A JPH07334267A JP6125298A JP12529894A JPH07334267A JP H07334267 A JPH07334267 A JP H07334267A JP 6125298 A JP6125298 A JP 6125298A JP 12529894 A JP12529894 A JP 12529894A JP H07334267 A JPH07334267 A JP H07334267A
- Authority
- JP
- Japan
- Prior art keywords
- operating frequency
- module
- clock signal
- designation information
- internal clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
(57)【要約】
【目的】 従来のソフトウェア処理による動作周波数の
動的制御と同程度の自由度で、処理プロセッサの負荷を
増加させることなく、かつ、いかなる場合においても高
速に動作周波数を動的に制御可能なロジックＬＳＩを提
供すること。 【構成】 ＣＰＵ等の複数のモジュールが同一チップ内
に内蔵されるロジックＬＳＩにおいて、動作周波数を変
更する条件、動作周波数を変更するモジュールの指定情
報、および、変更する動作周波数の指定情報を記憶手段
に記憶し、逐次入力されるロジックＬＳＩの状態と前記
記憶手段の動作周波数を変更する条件とを比較し、比較
結果が一致した場合に、それに対応する動作周波数の変
更指令情報を、複数のモジュールに出力する。複数のモ
ジュールでは、前記基準クロック信号に同期して複数の
内部クロック信号を生成し、前記変更指令情報に基づき
複数の内部クロック信号の中から、内部クロック信号を
選択する。
動的制御と同程度の自由度で、処理プロセッサの負荷を
増加させることなく、かつ、いかなる場合においても高
速に動作周波数を動的に制御可能なロジックＬＳＩを提
供すること。 【構成】 ＣＰＵ等の複数のモジュールが同一チップ内
に内蔵されるロジックＬＳＩにおいて、動作周波数を変
更する条件、動作周波数を変更するモジュールの指定情
報、および、変更する動作周波数の指定情報を記憶手段
に記憶し、逐次入力されるロジックＬＳＩの状態と前記
記憶手段の動作周波数を変更する条件とを比較し、比較
結果が一致した場合に、それに対応する動作周波数の変
更指令情報を、複数のモジュールに出力する。複数のモ
ジュールでは、前記基準クロック信号に同期して複数の
内部クロック信号を生成し、前記変更指令情報に基づき
複数の内部クロック信号の中から、内部クロック信号を
選択する。
Description
【０００１】
【産業上の利用分野】マイクロコンピュータ、シングル
チップ・マイコン、ディジタル信号処理プロセッサ（Ｄ
ＳＰ）等のロジックＬＳＩに関し、特に、クロック信号
を制御することにより低消費電力化と高速レスポンスと
を同時に可能としたロジックＬＳＩに関する。
チップ・マイコン、ディジタル信号処理プロセッサ（Ｄ
ＳＰ）等のロジックＬＳＩに関し、特に、クロック信号
を制御することにより低消費電力化と高速レスポンスと
を同時に可能としたロジックＬＳＩに関する。
【０００２】
【従来の技術】ロジックＬＳＩ、および、それを用いた
システムの消費電力を低減させるためには、ロジックＬ
ＳＩの動作周波数を制御することが有効である。
システムの消費電力を低減させるためには、ロジックＬ
ＳＩの動作周波数を制御することが有効である。
【０００３】組み込み制御用途等で用いられているシン
グルチップ・マイコン等では、ロジックＬＳＩの一部、
あるいは、チップ全体に供給しているクロック信号を、
ソフトウェア制御で停止させるスリープ機能が提供され
てきた。
グルチップ・マイコン等では、ロジックＬＳＩの一部、
あるいは、チップ全体に供給しているクロック信号を、
ソフトウェア制御で停止させるスリープ機能が提供され
てきた。
【０００４】また、パーソナルコンピュータ等で用いら
れているマイクロプロセッサでは、システム全体の動作
周波数をソフトウェア（ＯＳ：オペレーティング・シス
テム）の指令によって動的に制御する機構が取り込まれ
始めている。
れているマイクロプロセッサでは、システム全体の動作
周波数をソフトウェア（ＯＳ：オペレーティング・シス
テム）の指令によって動的に制御する機構が取り込まれ
始めている。
【０００５】また、特開昭６０−１５０１３７号公報に
は、マイクロコンピュータ内のアドレスバスをモニタ
し、優先度の低いプログラムの実行中は低速のクロック
信号をＣＰＵに供給する構成が開示されている。
は、マイクロコンピュータ内のアドレスバスをモニタ
し、優先度の低いプログラムの実行中は低速のクロック
信号をＣＰＵに供給する構成が開示されている。
【０００６】また、特開平３−２８６２１３号公報に
は、周波数の異なる複数のクロック信号を、命令による
指定により、チップ内の複数のモジュールに対し、それ
ぞれ選択的に供給する構成が開示されている。
は、周波数の異なる複数のクロック信号を、命令による
指定により、チップ内の複数のモジュールに対し、それ
ぞれ選択的に供給する構成が開示されている。
【０００７】さらに、特開平３−１６８８１８号公報、
特開平３−２９６１１９号公報には、キーボード等の入
出力装置の動作を監視し、アイドルサイクルを検出した
場合には、クロック信号の動作周波数を下げ、消費電力
の軽減を図る構成が開示されている。
特開平３−２９６１１９号公報には、キーボード等の入
出力装置の動作を監視し、アイドルサイクルを検出した
場合には、クロック信号の動作周波数を下げ、消費電力
の軽減を図る構成が開示されている。
【０００８】
【発明が解決しようとする課題】ロジックＬＳＩの動作
周波数の動的制御をすべてソフトウェアで処理すると、
そのソフトウェアを実行する処理プロセッサの負荷が重
くなり、性能ネックになりやすい。
周波数の動的制御をすべてソフトウェアで処理すると、
そのソフトウェアを実行する処理プロセッサの負荷が重
くなり、性能ネックになりやすい。
【０００９】また、パワーセーブのため低速動作をして
いた処理プロセッサでロジックＬＳＩの動作周波数を変
えようとすると、その動作周波数変更の応答速度が遅く
なる可能性がある。
いた処理プロセッサでロジックＬＳＩの動作周波数を変
えようとすると、その動作周波数変更の応答速度が遅く
なる可能性がある。
【００１０】一方、ロジックＬＳＩの動作周波数の動的
制御を固有のハードウェアで処理すると、処理性能は向
上するが、処理の仕方が固定されてしまうため、汎用Ｌ
ＳＩの機能とすることが困難になる。
制御を固有のハードウェアで処理すると、処理性能は向
上するが、処理の仕方が固定されてしまうため、汎用Ｌ
ＳＩの機能とすることが困難になる。
【００１１】さらに、従来のロジックＬＳＩでは、チッ
プ内の各モジュールに、周波数の異なる複数のクロック
信号を選択的に供給していたため、クロック信号の切り
替えタイミングが異なるモジュールを任意に選択し１チ
ップ化する設計においては、毎回、再設計が必要となっ
ていた。
プ内の各モジュールに、周波数の異なる複数のクロック
信号を選択的に供給していたため、クロック信号の切り
替えタイミングが異なるモジュールを任意に選択し１チ
ップ化する設計においては、毎回、再設計が必要となっ
ていた。
【００１２】また、チップ内のクロック信号配線の負荷
容量および配線抵抗のばらつきが発生しやすく、これに
よるクロックスキューは高速化の障害となっている。
容量および配線抵抗のばらつきが発生しやすく、これに
よるクロックスキューは高速化の障害となっている。
【００１３】本発明は、前記従来技術の問題点を解決す
るためになされたものであり、本発明の目的は、ロジッ
クＬＳＩにおいて、従来のソフトウェア処理による動作
周波数の動的制御と同程度の自由度で、処理プロセッサ
の負荷を増加させることなく、かつ、いかなる場合にお
いても高速に動作周波数を動的に制御できる技術を提供
することにある。
るためになされたものであり、本発明の目的は、ロジッ
クＬＳＩにおいて、従来のソフトウェア処理による動作
周波数の動的制御と同程度の自由度で、処理プロセッサ
の負荷を増加させることなく、かつ、いかなる場合にお
いても高速に動作周波数を動的に制御できる技術を提供
することにある。
【００１４】また、本発明の他の目的は、複数の任意の
モジュールを１チップ化するロジックＬＳＩの設計にお
いても、クロックスキューに関して配慮することなく、
クロック信号系の再設計のための作業量を最小限にでき
る技術を提供することにある。
モジュールを１チップ化するロジックＬＳＩの設計にお
いても、クロックスキューに関して配慮することなく、
クロック信号系の再設計のための作業量を最小限にでき
る技術を提供することにある。
【００１５】本発明の前記目的並びにその他の目的及び
新規な特徴は、本明細書の記載及び添付図面によって明
らかにする。
新規な特徴は、本明細書の記載及び添付図面によって明
らかにする。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
【００１７】（１）ＣＰＵ等の複数のモジュールが同一
チップ内に内蔵されるロジックＬＳＩにおいて、前記複
数のモジュールに基準クロック信号を供給する基準クロ
ック生成回路と、動作周波数を変更する条件と、前記動
作周波数を変更する条件毎の動作周波数を変更するモジ
ュールの指定情報、および、変更する動作周波数の指定
情報を記憶する記憶手段と、逐次入力されるロジックＬ
ＳＩの状態と前記記憶手段の動作周波数を変更する条件
とを比較し、比較結果が一致した場合に、それに対応す
る前記動作周波数を変更するモジュールの指定情報、お
よび、変更する動作周波数の指定情報を、前記複数のモ
ジュールに出力する動作周波数指定回路と、前記記憶手
段に、動作周波数を変更する条件、動作周波数を変更す
るモジュールの指定情報、変更する動作周波数の指定情
報を記憶する手段と、前記複数のモジュール内に、前記
基準クロック信号に同期して複数の内部クロック信号を
生成する内部クロック信号生成回路と、前記モジュール
指定情報が自モジュールの指定情報であった場合に、前
記変更すべき動作周波数の指定情報を受け取る手段と、
前記複数の内部クロック信号の中から、前記変更すべき
動作周波数の指定情報に基づく内部クロック信号を、モ
ジュール内の動作に連動させて選択する手段とを有する
ことを特徴とする。
チップ内に内蔵されるロジックＬＳＩにおいて、前記複
数のモジュールに基準クロック信号を供給する基準クロ
ック生成回路と、動作周波数を変更する条件と、前記動
作周波数を変更する条件毎の動作周波数を変更するモジ
ュールの指定情報、および、変更する動作周波数の指定
情報を記憶する記憶手段と、逐次入力されるロジックＬ
ＳＩの状態と前記記憶手段の動作周波数を変更する条件
とを比較し、比較結果が一致した場合に、それに対応す
る前記動作周波数を変更するモジュールの指定情報、お
よび、変更する動作周波数の指定情報を、前記複数のモ
ジュールに出力する動作周波数指定回路と、前記記憶手
段に、動作周波数を変更する条件、動作周波数を変更す
るモジュールの指定情報、変更する動作周波数の指定情
報を記憶する手段と、前記複数のモジュール内に、前記
基準クロック信号に同期して複数の内部クロック信号を
生成する内部クロック信号生成回路と、前記モジュール
指定情報が自モジュールの指定情報であった場合に、前
記変更すべき動作周波数の指定情報を受け取る手段と、
前記複数の内部クロック信号の中から、前記変更すべき
動作周波数の指定情報に基づく内部クロック信号を、モ
ジュール内の動作に連動させて選択する手段とを有する
ことを特徴とする。
【００１８】
【作用】前記（１）項の手段によれば、ＣＰＵ等の複数
のモジュールが同一チップ内に内蔵されるロジックＬＳ
Ｉにおいて、基準クロック生成回路から前記複数のモジ
ュールに基準クロック信号が供給される。
のモジュールが同一チップ内に内蔵されるロジックＬＳ
Ｉにおいて、基準クロック生成回路から前記複数のモジ
ュールに基準クロック信号が供給される。
【００１９】前記複数のモジュールでは、基準クロック
信号に同期して複数の内部クロック信号を生成する。
信号に同期して複数の内部クロック信号を生成する。
【００２０】また、動作周波数を変更する条件と、前記
動作周波数を変更する条件毎の動作周波数を変更するモ
ジュールの指定情報、および、変更する動作周波数の指
定情報が、ソフトウェアにより記憶手段に任意に記憶設
定される。
動作周波数を変更する条件毎の動作周波数を変更するモ
ジュールの指定情報、および、変更する動作周波数の指
定情報が、ソフトウェアにより記憶手段に任意に記憶設
定される。
【００２１】逐次入力されるロジックＬＳＩの状態と、
前記記憶手段に記憶された動作周波数を変更する条件と
を比較し一致した場合に、それに対応する動作周波数の
変更指令（前記動作周波数を変更するモジュールの指定
情報、および、変更する動作周波数の指定情報）が、前
記複数のモジュールに出力される。
前記記憶手段に記憶された動作周波数を変更する条件と
を比較し一致した場合に、それに対応する動作周波数の
変更指令（前記動作周波数を変更するモジュールの指定
情報、および、変更する動作周波数の指定情報）が、前
記複数のモジュールに出力される。
【００２２】前記動作周波数の変更指令は、ハードウェ
ア処理だけでソフトウェア処理を必要とすることはな
い。
ア処理だけでソフトウェア処理を必要とすることはな
い。
【００２３】前記動作周波数の変更指令は、動作周波数
変更の対象となっている全てのモジュールに伝えられ、
指定されたモジュールは変更すべき動作周波数情報を取
り込み、前記複数の内部クロック信号の中から、前記変
更すべき動作周波数の指定情報に基づく内部クロック信
号を、モジュール内部の動作に連動させ、タイミング良
く選択して、モジュール内部で使用する内部クロック信
号を変更する。
変更の対象となっている全てのモジュールに伝えられ、
指定されたモジュールは変更すべき動作周波数情報を取
り込み、前記複数の内部クロック信号の中から、前記変
更すべき動作周波数の指定情報に基づく内部クロック信
号を、モジュール内部の動作に連動させ、タイミング良
く選択して、モジュール内部で使用する内部クロック信
号を変更する。
【００２４】これにより、ロジックＬＳＩにおいて、従
来のソフトウェア処理による動作周波数の動的制御と同
程度の自由度で、処理プロセッサの負荷を増加させるこ
となく、かつ、いかなる場合においても高速に動作周波
数を動的に変更することが可能となる。
来のソフトウェア処理による動作周波数の動的制御と同
程度の自由度で、処理プロセッサの負荷を増加させるこ
となく、かつ、いかなる場合においても高速に動作周波
数を動的に変更することが可能となる。
【００２５】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００２６】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００２７】図１は、本発明の一実施例であるロジック
ＬＳＩの概略全体構成を示すブロック図である。
ＬＳＩの概略全体構成を示すブロック図である。
【００２８】図１において、１はＣＰＵ１、２はメモ
リ、３はタイマ、４は基準クロック生成回路（ＣＰ
Ｇ）、５は動作周波数指定回路、６はバスサイクル・モ
ニタ回路、７は内部データバス、８は内部アドレスバ
ス、９は基準クロック信号、１０はモジュール指定情
報、１１は動作周波数指定情報、１２はタイマ３の出
力、１３はバスサイクル・モニタ回路６の出力、１４は
内部動作モニタ回路（図示せず）からの出力１４であ
る。
リ、３はタイマ、４は基準クロック生成回路（ＣＰ
Ｇ）、５は動作周波数指定回路、６はバスサイクル・モ
ニタ回路、７は内部データバス、８は内部アドレスバ
ス、９は基準クロック信号、１０はモジュール指定情
報、１１は動作周波数指定情報、１２はタイマ３の出
力、１３はバスサイクル・モニタ回路６の出力、１４は
内部動作モニタ回路（図示せず）からの出力１４であ
る。
【００２９】本実施例のロジックＬＳＩは、ソフトウェ
アの処理プロセッサであるＣＰＵ１、プログラム，デー
タ等を格納するメモリ２、タイマ３等の周辺回路、基準
クロック信号信号９を出力するクロック生成回路（ＣＰ
Ｇ）４、動作周波数指定回路５、内部アドレスバス８上
の値等をモニタするバスサイクル・モニタ回路６等が同
一チップ内に内臓されて構成される。
アの処理プロセッサであるＣＰＵ１、プログラム，デー
タ等を格納するメモリ２、タイマ３等の周辺回路、基準
クロック信号信号９を出力するクロック生成回路（ＣＰ
Ｇ）４、動作周波数指定回路５、内部アドレスバス８上
の値等をモニタするバスサイクル・モニタ回路６等が同
一チップ内に内臓されて構成される。
【００３０】ＣＰＵ１、メモリ２、タイマ３等の周辺回
路はモジュールを構成する。
路はモジュールを構成する。
【００３１】クロック生成回路（ＣＰＧ）４は、前記各
モジュールにおいて、複数の内部クロック信号を生成す
るために使用される基準クロック信号９を出力する。
モジュールにおいて、複数の内部クロック信号を生成す
るために使用される基準クロック信号９を出力する。
【００３２】ＣＰＵ１は、内部データバス７、内部アド
レスバス８を介してメモリ２にアクセスを行ない、これ
により、メモリ２からプログラムを読みだし、データを
読み書きすることにより、所望の処理を実行する。
レスバス８を介してメモリ２にアクセスを行ない、これ
により、メモリ２からプログラムを読みだし、データを
読み書きすることにより、所望の処理を実行する。
【００３３】さらに、ＣＰＵ１は、前記内部データバス
７、内部アドレスバス８を介して、タイマ３等の周辺回
路内部の制御レジスタにアクセスし、所望の機能動作を
行なわせるための設定を行なう。
７、内部アドレスバス８を介して、タイマ３等の周辺回
路内部の制御レジスタにアクセスし、所望の機能動作を
行なわせるための設定を行なう。
【００３４】ＣＰＵ１からのプログラムおよびデータの
アクセスは、前記内部データバス７、内部アドレスバス
８を介して行われるため、前記内部データバス７、内部
アドレスバス８上の値を観測することによって、バスサ
イクルの状態をモニタすることができ、前記バスサイク
ル・モニタ回路６は、このモニタ機能を実行する。
アクセスは、前記内部データバス７、内部アドレスバス
８を介して行われるため、前記内部データバス７、内部
アドレスバス８上の値を観測することによって、バスサ
イクルの状態をモニタすることができ、前記バスサイク
ル・モニタ回路６は、このモニタ機能を実行する。
【００３５】動作周波数指定回路５には、タイマ３の出
力１２、バスサイクル・モニタ回路６の出力１３、さら
に、内部動作モニタ回路（図示せず）からの出力１４等
のロジックＬＳＩの状態を表わす信号が入力され、動作
周波数指定回路５は、入力された前記出力（１２，１
３，１４）に基づいて、ＣＰＵ１等のモジュールの動作
周波数を指示するための情報（モジュール指定情報１
０、動作周波数指定情報１１）を出力する。
力１２、バスサイクル・モニタ回路６の出力１３、さら
に、内部動作モニタ回路（図示せず）からの出力１４等
のロジックＬＳＩの状態を表わす信号が入力され、動作
周波数指定回路５は、入力された前記出力（１２，１
３，１４）に基づいて、ＣＰＵ１等のモジュールの動作
周波数を指示するための情報（モジュール指定情報１
０、動作周波数指定情報１１）を出力する。
【００３６】ここで、モジュール指定情報１０および動
作周波数指定情報１１は、内部バス、あるいは、シリア
ルに情報を転送する単一の信号線を介して、各モジュー
ルに出力される。
作周波数指定情報１１は、内部バス、あるいは、シリア
ルに情報を転送する単一の信号線を介して、各モジュー
ルに出力される。
【００３７】図２は、図１に示す動作周波数指定回路５
の一例の概略構成を示すブロック図である。
の一例の概略構成を示すブロック図である。
【００３８】図２において、１５はエンコーダ、１６は
連想メモリ、１７はデコーダ、１８は連想アレイ、１９
はデータアレイである。
連想メモリ、１７はデコーダ、１８は連想アレイ、１９
はデータアレイである。
【００３９】動作周波数指定回路５は、エンコーダ１５
と連想メモリ１６とから構成される。
と連想メモリ１６とから構成される。
【００４０】エンコーダ１５は、前記図１に示すタイマ
３の出力１２、バスサイクル・モニタ回路６の出力１
３、内部動作モニタ回路出力１４をエンコードし、ロジ
ックＬＳＩの状態を表わす出力値２０を生成する。
３の出力１２、バスサイクル・モニタ回路６の出力１
３、内部動作モニタ回路出力１４をエンコードし、ロジ
ックＬＳＩの状態を表わす出力値２０を生成する。
【００４１】連想メモリ１６は、デコーダ１７、連想ア
レイ１８、データアレイ１９より構成される。
レイ１８、データアレイ１９より構成される。
【００４２】図３は、図２に示す連想メモリ１６に記憶
される情報のデータ形式を示す図である。
される情報のデータ形式を示す図である。
【００４３】連想メモリ１６には、ＣＰＵ１からデータ
バス７を介し、ソフトウェア処理で図３に示す動作周波
数変更条件２１、動作周波数指定情報２２、モジュール
指定情報２３が記憶設定される。
バス７を介し、ソフトウェア処理で図３に示す動作周波
数変更条件２１、動作周波数指定情報２２、モジュール
指定情報２３が記憶設定される。
【００４４】前記データは、内部アドレスバス８を介し
てＣＰＵ１からの出力アドレスが入力されるデコーダ１
７によって指定されるライン上で、動作周波数変更条件
２１は連想アレイ１８に、動作周波数指定情報２２、モ
ジュール指定情報２３はデータアレイ１９に書き込まれ
る。
てＣＰＵ１からの出力アドレスが入力されるデコーダ１
７によって指定されるライン上で、動作周波数変更条件
２１は連想アレイ１８に、動作周波数指定情報２２、モ
ジュール指定情報２３はデータアレイ１９に書き込まれ
る。
【００４５】連想メモリ１６は、エンコーダ１５からの
出力値２０と連想アレイ上に格納された動作周波数変更
条件２１を比較し、一致した場合には、それに対応する
同一ライン上の動作周波数指定情報２２、および、モジ
ュール指定情報２３を、モジュール指定情報１０、およ
び、動作周波数指定情報１１としてデータアレイ１９よ
り出力する。
出力値２０と連想アレイ上に格納された動作周波数変更
条件２１を比較し、一致した場合には、それに対応する
同一ライン上の動作周波数指定情報２２、および、モジ
ュール指定情報２３を、モジュール指定情報１０、およ
び、動作周波数指定情報１１としてデータアレイ１９よ
り出力する。
【００４６】図４は、前記図１に示す各モジュールの内
部クロック信号生成部の概略構成を示すブロック図であ
る。
部クロック信号生成部の概略構成を示すブロック図であ
る。
【００４７】図４において、２４は内部クロック信号生
成回路、２５はモジュール指定信号デコーダ、２６はテ
ンポラリ・ラッチ、２７はラッチ、２８はクロック信号
選択回路、２９はセレクタ、３０はモジュール内部情
報、３１，３２は制御信号、３３は複数の内部クロック
信号群、３４はセレクタ２９から出力される内部クロッ
ク信号である。
成回路、２５はモジュール指定信号デコーダ、２６はテ
ンポラリ・ラッチ、２７はラッチ、２８はクロック信号
選択回路、２９はセレクタ、３０はモジュール内部情
報、３１，３２は制御信号、３３は複数の内部クロック
信号群、３４はセレクタ２９から出力される内部クロッ
ク信号である。
【００４８】内部クロック信号生成回路２４は、基準ク
ロック生成回路（ＣＰＧ）４から供給される基準クロッ
ク信号９をもとに、波形の位相を調整しつつ、ｎ倍周あ
るいはｎ分周の周波数の内部クロック信号群３３を生成
する。
ロック生成回路（ＣＰＧ）４から供給される基準クロッ
ク信号９をもとに、波形の位相を調整しつつ、ｎ倍周あ
るいはｎ分周の周波数の内部クロック信号群３３を生成
する。
【００４９】モジュール指定信号デコーダ２５は、動作
周波数指定回路５が出力するモジュール指定情報１０を
モニタし、モジュール指定情報１０により該当モジュー
ルが指定された場合に、動作周波数指定情報１１をテン
ポラリ・ラッチ２６に取り込む。
周波数指定回路５が出力するモジュール指定情報１０を
モニタし、モジュール指定情報１０により該当モジュー
ルが指定された場合に、動作周波数指定情報１１をテン
ポラリ・ラッチ２６に取り込む。
【００５０】クロック信号選択回路２８は、ラッチ２７
に設定された情報にしたがって、クロック信号群３３の
選択を行なうセレクタ２９に対する制御信号３１を生成
する。
に設定された情報にしたがって、クロック信号群３３の
選択を行なうセレクタ２９に対する制御信号３１を生成
する。
【００５１】さらに、モジュール内部情報３０をもと
に、テンポラリ・ラッチ２６に格納された情報をラッチ
２７にセットする制御信号３２を生成する。
に、テンポラリ・ラッチ２６に格納された情報をラッチ
２７にセットする制御信号３２を生成する。
【００５２】セレクタ２９からは、モジュール内部のタ
イミング制御に用いられる内部クロック信号３４が出力
される。
イミング制御に用いられる内部クロック信号３４が出力
される。
【００５３】モジュール内部のタイミング制御を行なう
内部クロック信号３４の周波数切り替えは、モジュール
内部の状態３０を観測しながら行なうため、適切なタイ
ミングで行なわれる。
内部クロック信号３４の周波数切り替えは、モジュール
内部の状態３０を観測しながら行なうため、適切なタイ
ミングで行なわれる。
【００５４】図５は、前記図１に示すバスサイクル・モ
ニタ回路６の一例の概略構成を示すブロック図である。
ニタ回路６の一例の概略構成を示すブロック図である。
【００５５】図５において、３５，３６は比較回路、３
７はモニタ結果出力信号生成回路、３８はアドレスレジ
スタ、３９はデータレジスタ、４０は条件レジスタであ
る。
７はモニタ結果出力信号生成回路、３８はアドレスレジ
スタ、３９はデータレジスタ、４０は条件レジスタであ
る。
【００５６】比較回路３５には、内部アドレスバス８と
アドレスレジスタ３８とが入力され、比較回路３６に
は、内部データバス７とデータレジスタ３９と入力され
る。
アドレスレジスタ３８とが入力され、比較回路３６に
は、内部データバス７とデータレジスタ３９と入力され
る。
【００５７】比較回路３５，３６の出力である比較結果
は、モニタ結果出力信号生成回路３７に入力される。
は、モニタ結果出力信号生成回路３７に入力される。
【００５８】また、モニタ結果出力信号生成回路３７に
は、さらに、条件レジスタ４０の情報が入力される。
は、さらに、条件レジスタ４０の情報が入力される。
【００５９】モニタ結果出力信号生成回路３７の出力
は、バスサイクル・モニタ回路６の出力１３として、前
記図１に示す動作周波数指定回路５に入力される。
は、バスサイクル・モニタ回路６の出力１３として、前
記図１に示す動作周波数指定回路５に入力される。
【００６０】アドレスレジスタ３８、データレジスタ３
９、条件レジスタ４０には、あらかじめＣＰＵ１から特
定のデータがソフトウェア処理によりセットされる。
９、条件レジスタ４０には、あらかじめＣＰＵ１から特
定のデータがソフトウェア処理によりセットされる。
【００６１】例えば、条件レジスタには、アドレスおよ
びデータの両者が一致した場合にモニタ回路の出力１３
をハイレベルにするという条件を設定し、アドレスレジ
スタ３８、データレジスタ３９には、それぞれ一致条件
としたい値を書き込んでおく。
びデータの両者が一致した場合にモニタ回路の出力１３
をハイレベルにするという条件を設定し、アドレスレジ
スタ３８、データレジスタ３９には、それぞれ一致条件
としたい値を書き込んでおく。
【００６２】その後、ＣＰＵ１が内部データバス７、内
部アドレスバス８を介して行なうバスサイクルは、この
モニタ回路によって常にモニタされ、設定条件を満たす
アドレス、データのバスサイクルが発生すると、ハイレ
ベルの出力値を出力することになる。
部アドレスバス８を介して行なうバスサイクルは、この
モニタ回路によって常にモニタされ、設定条件を満たす
アドレス、データのバスサイクルが発生すると、ハイレ
ベルの出力値を出力することになる。
【００６３】前記図１〜図５を用いて、本実施例のロジ
ックＬＳＩの動作を説明する。
ックＬＳＩの動作を説明する。
【００６４】ＣＰＵ１は、リセット処理後の初期化ルー
チン（ソフトウェア処理）に於いて、周辺回路であるタ
イマ３内等にあるコントロールレジスタに実現すべき機
能を指定するための情報を書き込む。
チン（ソフトウェア処理）に於いて、周辺回路であるタ
イマ３内等にあるコントロールレジスタに実現すべき機
能を指定するための情報を書き込む。
【００６５】また、動作周波数指定回路５には、動作周
波数変更条件２１、動作周波数指定情報２２、モジュー
ル指定情報２３を設定する。
波数変更条件２１、動作周波数指定情報２２、モジュー
ル指定情報２３を設定する。
【００６６】さらに、バスサイクル・モニタ回路６に対
しては、モニタ条件およびモニタすべきアドレス値、デ
ータ値をセットする。
しては、モニタ条件およびモニタすべきアドレス値、デ
ータ値をセットする。
【００６７】このような初期化処理を行ない、以後ＣＰ
Ｕ１は通常処理を行なう。
Ｕ１は通常処理を行なう。
【００６８】タイマ３の出力値１２、バスサイクル・モ
ニタ回路６の出力値１３等が、動作周波数指定回路５に
設定された動作周波数変更条件２１に一致すると、自動
的に、動作周波数指定情報２２、モジュール指定情報２
３が出力される。
ニタ回路６の出力値１３等が、動作周波数指定回路５に
設定された動作周波数変更条件２１に一致すると、自動
的に、動作周波数指定情報２２、モジュール指定情報２
３が出力される。
【００６９】ＣＰＵ１、タイマ３等の内蔵モジュールの
内部クロック信号を生成している回路は、この情報を受
け取り、内部クロック信号の動作周波数を指定された値
に変更する。
内部クロック信号を生成している回路は、この情報を受
け取り、内部クロック信号の動作周波数を指定された値
に変更する。
【００７０】従って、動作周波数の変更をソフトウェア
処理の介在なしに実行することができる。
処理の介在なしに実行することができる。
【００７１】図６は、図１に示す動作周波数指定回路５
の他の例の概略構成を示すブロック図である。
の他の例の概略構成を示すブロック図である。
【００７２】図６において、１６は連想メモリ、１７は
デコーダ、１８は連想アレイ、１９はデータアレイ、４
１はクロック信号制御情報保持回路、４２は保持情報、
４３はエンコーダである。
デコーダ、１８は連想アレイ、１９はデータアレイ、４
１はクロック信号制御情報保持回路、４２は保持情報、
４３はエンコーダである。
【００７３】図６に示す動作周波数指定回路５は、前記
図２に示す動作周波数指定回路５にクロック信号制御情
報保持回路４１が新たに付け加えられている。
図２に示す動作周波数指定回路５にクロック信号制御情
報保持回路４１が新たに付け加えられている。
【００７４】連想メモリ１６の連想アレイ１８に動作周
波数変更条件２１を、データアレイ１９に動作周波数指
定情報２２、モジュール指定情報２３を設定するのは、
前記図２の場合と同じである。
波数変更条件２１を、データアレイ１９に動作周波数指
定情報２２、モジュール指定情報２３を設定するのは、
前記図２の場合と同じである。
【００７５】データアレイ１９の出力値は、モジュール
指定情報１０、動作周波数指定情報１１として、各内蔵
モジュールに伝えられると同時に、クロック信号制御情
報保持回路４１にも入力される。
指定情報１０、動作周波数指定情報１１として、各内蔵
モジュールに伝えられると同時に、クロック信号制御情
報保持回路４１にも入力される。
【００７６】クロック信号制御情報保持回路４１では、
この入力情報により、各内蔵モジュールの現在の動作周
波数を保持しておき、この保持情報４２をエンコーダ４
３に入力する。
この入力情報により、各内蔵モジュールの現在の動作周
波数を保持しておき、この保持情報４２をエンコーダ４
３に入力する。
【００７７】これによって、モニタ回路等から入力され
る信号１２、１３、１４が同じ値であっても、各内蔵モ
ジュールの動作周波数の状況が異なっている場合には、
異なった動作周波数指定を行なうことができる。
る信号１２、１３、１４が同じ値であっても、各内蔵モ
ジュールの動作周波数の状況が異なっている場合には、
異なった動作周波数指定を行なうことができる。
【００７８】これにより、例えば、タイマ出力１２によ
って徐々に動作速度を上げるといった制御を行なうこと
もできる。
って徐々に動作速度を上げるといった制御を行なうこと
もできる。
【００７９】以上、本発明を実施例に基づき具体的に説
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更し得ること
は言うまでもない。
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更し得ること
は言うまでもない。
【００８０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００８１】（１）ＣＰＵ等の複数のモジュールが同一
チップ内に内蔵されるロジックＬＳＩにおいて、動作周
波数を変更する条件、動作周波数を変更するモジュール
の指定情報、および、変更する動作周波数の指定情報
を、ソフトウェアにより記憶手段に任意に記憶設定し、
逐次入力されるロジックＬＳＩの状態と、前記記憶手段
に記憶された動作周波数を変更する条件とを比較し一致
した場合に、それに対応する前記動作周波数を変更する
モジュールの指定情報、および、変更する動作周波数の
指定情報を、前記複数のモジュールに出力し、前記モジ
ュールの指定情報により指定されたモジュールでは、変
更すべき動作周波数情報を取り込み、基準クロック信号
に同期した複数の内部クロック信号の中から、前記変更
すべき動作周波数の指定情報に基づく内部クロック信号
を、モジュール内部の動作に連動させ、タイミング良く
選択して、モジュール内部で使用する内部クロック信号
を変更するようにしたので、従来のソフトウェア処理に
よる動作周波数の動的制御と同程度の自由度で、処理プ
ロセッサの負荷を増加させることなく、かつ、いかなる
場合においても高速に動作周波数を動的に変更すること
が可能となる。
チップ内に内蔵されるロジックＬＳＩにおいて、動作周
波数を変更する条件、動作周波数を変更するモジュール
の指定情報、および、変更する動作周波数の指定情報
を、ソフトウェアにより記憶手段に任意に記憶設定し、
逐次入力されるロジックＬＳＩの状態と、前記記憶手段
に記憶された動作周波数を変更する条件とを比較し一致
した場合に、それに対応する前記動作周波数を変更する
モジュールの指定情報、および、変更する動作周波数の
指定情報を、前記複数のモジュールに出力し、前記モジ
ュールの指定情報により指定されたモジュールでは、変
更すべき動作周波数情報を取り込み、基準クロック信号
に同期した複数の内部クロック信号の中から、前記変更
すべき動作周波数の指定情報に基づく内部クロック信号
を、モジュール内部の動作に連動させ、タイミング良く
選択して、モジュール内部で使用する内部クロック信号
を変更するようにしたので、従来のソフトウェア処理に
よる動作周波数の動的制御と同程度の自由度で、処理プ
ロセッサの負荷を増加させることなく、かつ、いかなる
場合においても高速に動作周波数を動的に変更すること
が可能となる。
【００８２】これにより、より低消費電力で応答性能の
よいシステムを実現できるという効果がある。
よいシステムを実現できるという効果がある。
【００８３】（２）また、内蔵モジュールに対するクロ
ック信号の供給が、チップ全体では基準クロック信号、
モジュール指定信号、動作周波数指定信号のたった３本
の信号で行なえるため、配線容量等のばらつきによるク
ロックスキューの問題は発生しにくく、さらに配線面積
を抑えチップサイズを小さくできるという効果もある。
ック信号の供給が、チップ全体では基準クロック信号、
モジュール指定信号、動作周波数指定信号のたった３本
の信号で行なえるため、配線容量等のばらつきによるク
ロックスキューの問題は発生しにくく、さらに配線面積
を抑えチップサイズを小さくできるという効果もある。
【００８４】（３）さらに、クロック信号の切り替えタ
イミングは、各モジュール毎に正しく制御できる構成と
なっているので、任意のモジュールを１チップ上に搭載
する設計において、再設計すべき作業量を軽減できると
いう効果もある。
イミングは、各モジュール毎に正しく制御できる構成と
なっているので、任意のモジュールを１チップ上に搭載
する設計において、再設計すべき作業量を軽減できると
いう効果もある。
【図１】本発明の一実施例であるロジックＬＳＩの概略
全体構成を示すブロック図である。
全体構成を示すブロック図である。
【図２】図２は、図１に示す動作周波数指定回路の一例
の概略個性を示すブロック図である。
の概略個性を示すブロック図である。
【図３】図２に示す連想メモリに記憶される情報のデー
タ形式を示す図である。
タ形式を示す図である。
【図４】図１に示す各モジュールの内部クロック信号生
成部の概略構成を示すブロック図である。
成部の概略構成を示すブロック図である。
【図５】図１に示すバスサイクル・モニタ回路の一例の
概略構成を示すブロック図である。
概略構成を示すブロック図である。
【図６】図１に示す動作周波数指定回路の他の例の概略
個性を示すブロック図である。
個性を示すブロック図である。
１…ＣＰＵ１、２…メモリ、３…タイマ、４…基準クロ
ック生成回路（ＣＰＧ）、５…動作周波数指定回路、６
…バスサイクル・モニタ回路、７…内部データバス、８
…内部アドレスバス、９…基準クロック信号、１０…モ
ジュール指定情報、１１…動作周波数指定情報、１５…
エンコーダ、１６…連想メモリ、１７…デコーダ、１８
…連想アレイ、１９…データアレイ、２１…動作周波数
変更条件、２２…動作周波数指定情報、２３…モジュー
ル指定情報、２４…内部クロック信号生成回路、２５…
モジュール指定信号デコーダ、２６…テンポラリ・ラッ
チ、２７…ラッチ、２８…クロック信号選択回路、２９
…セレクタ、３０…モジュール内部情報、３３…複数の
内部クロック信号群、３４…セレクタ２９から出力され
る内部クロック信号、３５，３６…比較回路、３７…モ
ニタ結果出力信号生成回路、３８…アドレスレジスタ、
３９…データレジスタ、４０…条件レジスタ、４１…ク
ロック信号制御情報保持回路、４３…エンコーダ。
ック生成回路（ＣＰＧ）、５…動作周波数指定回路、６
…バスサイクル・モニタ回路、７…内部データバス、８
…内部アドレスバス、９…基準クロック信号、１０…モ
ジュール指定情報、１１…動作周波数指定情報、１５…
エンコーダ、１６…連想メモリ、１７…デコーダ、１８
…連想アレイ、１９…データアレイ、２１…動作周波数
変更条件、２２…動作周波数指定情報、２３…モジュー
ル指定情報、２４…内部クロック信号生成回路、２５…
モジュール指定信号デコーダ、２６…テンポラリ・ラッ
チ、２７…ラッチ、２８…クロック信号選択回路、２９
…セレクタ、３０…モジュール内部情報、３３…複数の
内部クロック信号群、３４…セレクタ２９から出力され
る内部クロック信号、３５，３６…比較回路、３７…モ
ニタ結果出力信号生成回路、３８…アドレスレジスタ、
３９…データレジスタ、４０…条件レジスタ、４１…ク
ロック信号制御情報保持回路、４３…エンコーダ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 成田 進 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (2)
- 【請求項１】 ＣＰＵ等の複数のモジュールが同一チッ
プ内に内蔵されるロジックＬＳＩにおいて、 前記複数のモジュールに基準クロック信号を供給する基
準クロック生成回路と、 動作周波数を変更する条件と、前記動作周波数を変更す
る条件毎の動作周波数を変更するモジュールの指定情
報、および、変更する動作周波数の指定情報を記憶する
記憶手段と、 逐次入力されるロジックＬＳＩの状態と前記記憶手段の
動作周波数を変更する条件とを比較し、比較結果が一致
した場合に、それに対応する前記動作周波数を変更する
モジュールの指定情報、および、変更する動作周波数の
指定情報を、前記複数のモジュールに出力する動作周波
数指定回路と、 前記記憶手段に、動作周波数を変更する条件、動作周波
数を変更するモジュールの指定情報、変更する動作周波
数の指定情報を記憶する手段と、 前記複数のモジュール内に、前記基準クロック信号に同
期して複数の内部クロック信号を生成する内部クロック
信号生成回路と、前記モジュール指定情報が自モジュー
ルの指定情報であった場合に、前記変更すべき動作周波
数の指定情報を受け取る手段と、前記複数の内部クロッ
ク信号の中から、前記変更すべき動作周波数の指定情報
に基づく内部クロック信号を、モジュール内の動作に連
動させて選択する手段とを有することを特徴とするロジ
ックＬＳＩ。 - 【請求項２】 シングルチップマイクロコンピュータ、
あるいは、ＣＰＵコア内蔵ＡＳＩＣであることを特徴と
する請求項１に記載のロジックＬＳＩ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12529894A JP3467631B2 (ja) | 1994-06-07 | 1994-06-07 | ロジックｌｓｉ |
| KR1019950014572A KR100341936B1 (ko) | 1994-06-07 | 1995-06-02 | 로직lsi |
| US08/478,403 US5585750A (en) | 1994-06-07 | 1995-06-07 | Logic LSI |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12529894A JP3467631B2 (ja) | 1994-06-07 | 1994-06-07 | ロジックｌｓｉ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07334267A true JPH07334267A (ja) | 1995-12-22 |
| JP3467631B2 JP3467631B2 (ja) | 2003-11-17 |
Family
ID=14906627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12529894A Expired - Lifetime JP3467631B2 (ja) | 1994-06-07 | 1994-06-07 | ロジックｌｓｉ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5585750A (ja) |
| JP (1) | JP3467631B2 (ja) |
| KR (1) | KR100341936B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002229667A (ja) * | 2001-02-01 | 2002-08-16 | Sony Corp | クロック生成回路およびデータ処理システム |
| JP2006318513A (ja) * | 2006-09-04 | 2006-11-24 | Renesas Technology Corp | 半導体装置 |
| US7222244B2 (en) | 2001-01-30 | 2007-05-22 | Hitachi, Ltd. | Semiconductor device including a prediction circuit to control a power status control circuit which controls the power status of a function circuit |
| WO2010058491A1 (ja) * | 2008-11-20 | 2010-05-27 | パナソニック株式会社 | アイドル状態検出回路、半導体集積回路、アイドル状態検出方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5689203A (en) * | 1995-11-20 | 1997-11-18 | Geist; Jon | Self-calibration circuit for pulse-train tranducer signals |
| US5821779A (en) * | 1996-09-30 | 1998-10-13 | Intel Corporation | Constant frequency computer bus |
| JPH11184554A (ja) * | 1997-12-24 | 1999-07-09 | Mitsubishi Electric Corp | クロック制御タイプ情報処理装置 |
| US6321342B1 (en) | 1999-03-23 | 2001-11-20 | Lsi Logic Corporation | Method and apparatus for interfacing circuits that operate based upon different clock signals |
| JP4373595B2 (ja) * | 2000-09-25 | 2009-11-25 | 株式会社東芝 | コンピュータシステム |
| JP3888070B2 (ja) * | 2001-02-23 | 2007-02-28 | 株式会社ルネサステクノロジ | 消費電力制御インタフェースを有する論理回路モジュール及び該モジュールを記憶した記憶媒体 |
| US7111179B1 (en) | 2001-10-11 | 2006-09-19 | In-Hand Electronics, Inc. | Method and apparatus for optimizing performance and battery life of electronic devices based on system and application parameters |
| TWI227398B (en) * | 2003-04-15 | 2005-02-01 | Asustek Comp Inc | Automatic adjusting device of computer system performance |
| JP4254805B2 (ja) * | 2005-08-31 | 2009-04-15 | カシオ計算機株式会社 | デジタルカメラ、プログラム |
| JP2019053617A (ja) * | 2017-09-15 | 2019-04-04 | 株式会社東芝 | システムｌｓｉおよびシステムｌｓｉの故障検出方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54105580A (en) * | 1978-02-07 | 1979-08-18 | Seiko Epson Corp | Crystal oscillation type wristwatch |
| JPS5775335A (en) * | 1980-10-27 | 1982-05-11 | Hitachi Ltd | Data processor |
| JPS60150137A (ja) * | 1984-01-13 | 1985-08-07 | Matsushita Electric Works Ltd | マイクロコンピユ−タシステム |
| US4670837A (en) * | 1984-06-25 | 1987-06-02 | American Telephone And Telegraph Company | Electrical system having variable-frequency clock |
| US4812733A (en) * | 1987-10-27 | 1989-03-14 | Richard Tobey | Computer element performance enhancer |
| JP2570845B2 (ja) * | 1988-05-27 | 1997-01-16 | セイコーエプソン株式会社 | 情報処理装置 |
| US4922212A (en) * | 1989-06-05 | 1990-05-01 | Novatel Communications, Ltd. | Oscillator temperature compensating circuit using stored and calculated values |
| US5167024A (en) * | 1989-09-08 | 1992-11-24 | Apple Computer, Inc. | Power management for a laptop computer with slow and sleep modes |
| JPH03168818A (ja) * | 1989-11-29 | 1991-07-22 | Kyocera Corp | コンピュータのクロック制御方式 |
| US5081431A (en) * | 1990-01-26 | 1992-01-14 | Nihon Dempa Kogyo Co., Ltd. | Digital temperature-compensated oscillator |
| JP2762670B2 (ja) * | 1990-03-30 | 1998-06-04 | 松下電器産業株式会社 | データ処理装置 |
| JPH03296119A (ja) * | 1990-04-13 | 1991-12-26 | Citizen Watch Co Ltd | パーソナルコンピュータの消費電力低減装置 |
| US5189314A (en) * | 1991-09-04 | 1993-02-23 | International Business Machines Corporation | Variable chip-clocking mechanism |
| US5493684A (en) * | 1994-04-06 | 1996-02-20 | Advanced Micro Devices | Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility |
| US5451892A (en) * | 1994-10-03 | 1995-09-19 | Advanced Micro Devices | Clock control technique and system for a microprocessor including a thermal sensor |
-
1994
- 1994-06-07 JP JP12529894A patent/JP3467631B2/ja not_active Expired - Lifetime
-
1995
- 1995-06-02 KR KR1019950014572A patent/KR100341936B1/ko not_active IP Right Cessation
- 1995-06-07 US US08/478,403 patent/US5585750A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7222244B2 (en) | 2001-01-30 | 2007-05-22 | Hitachi, Ltd. | Semiconductor device including a prediction circuit to control a power status control circuit which controls the power status of a function circuit |
| JP2002229667A (ja) * | 2001-02-01 | 2002-08-16 | Sony Corp | クロック生成回路およびデータ処理システム |
| JP4691791B2 (ja) * | 2001-02-01 | 2011-06-01 | ソニー株式会社 | データ処理システム |
| JP2006318513A (ja) * | 2006-09-04 | 2006-11-24 | Renesas Technology Corp | 半導体装置 |
| WO2010058491A1 (ja) * | 2008-11-20 | 2010-05-27 | パナソニック株式会社 | アイドル状態検出回路、半導体集積回路、アイドル状態検出方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3467631B2 (ja) | 2003-11-17 |
| KR100341936B1 (ko) | 2002-11-30 |
| US5585750A (en) | 1996-12-17 |
| KR960002024A (ko) | 1996-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3857052B2 (ja) | マイクロプロセッサ | |
| US5774702A (en) | Integrated circuit having function blocks operating in response to clock signals | |
| US5652536A (en) | Non-glitch clock switching circuit | |
| JP3467631B2 (ja) | ロジックｌｓｉ | |
| JP4303417B2 (ja) | デジタル信号プロセッサ・システムのためのクロッキング方式 | |
| JP2007048022A (ja) | 非同期バスインタフェース及びその処理方法 | |
| US7219248B2 (en) | Semiconductor integrated circuit operable to control power supply voltage | |
| JP2704113B2 (ja) | データ処理装置 | |
| US5567900A (en) | Electronic tone generator system with CPU and DSP | |
| US5579526A (en) | Synchronous/asynchronous feedback system having logic circuit for changing the state of the processing core in response to output of synchronous state machine and asynchronous late inputs | |
| WO1995022095A1 (en) | Two clock microprocessor design with stall | |
| US6954873B2 (en) | Implementation of wait-states | |
| EP1285340B1 (en) | Shared bus interface for digital signal processor | |
| JPH11306074A (ja) | 情報処理装置 | |
| JPH03257608A (ja) | マイクロコンピューター | |
| JPH11306073A (ja) | 情報処理装置 | |
| JPH01209556A (ja) | データ処理システム | |
| JPH03282667A (ja) | コンピュータ装置 | |
| JPH1069460A (ja) | バス制御装置 | |
| JPH11306075A (ja) | マイクロコンピュータ | |
| JPH0612313A (ja) | メモリ装置 | |
| JP2000003225A (ja) | データ処理装置及びデータ処理システム | |
| JPH0962562A (ja) | メモリの処理回路 | |
| JPH03291712A (ja) | コンピュータ | |
| JPH0750157B2 (ja) | パタ−ン発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |