KR20040024788A - 스큐가 없는 듀얼 레일 버스 드라이버 - Google Patents
스큐가 없는 듀얼 레일 버스 드라이버 Download PDFInfo
- Publication number
- KR20040024788A KR20040024788A KR1020020056236A KR20020056236A KR20040024788A KR 20040024788 A KR20040024788 A KR 20040024788A KR 1020020056236 A KR1020020056236 A KR 1020020056236A KR 20020056236 A KR20020056236 A KR 20020056236A KR 20040024788 A KR20040024788 A KR 20040024788A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- dual
- driver
- output
- level
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00323—Delay compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Information Transfer Systems (AREA)
Abstract
본 발명은 스큐가 없는 듀얼 레일 버스 드라이버에 관한 것으로, 동일한 레벨의 듀얼 신호를 출력하는 동안, 클럭의 레벨이 변화함에 따라 서로 다른 레벨의 제1듀얼 신호를 출력하는 제1드라이버; 제1드라이버의 출력신호를 입력받아 싱글신호로 출력하는 디코더; 제1드라이버의 출력신호 레벨의 변화에 의해 트리거링되어 싱글신호로부터 서로 다른 레벨의 제2듀얼 신호를 동시에 출력하는 듀얼신호 제어부; 및 클럭의 레벨 변화에 따라 듀얼신호 제어부의 두 출력신호 레벨을 반전하여 제3듀얼 신호를 출력하는 제2드라이버를 포함함을 특징으로한다.
본 발명에 따르면, 스큐가 없는 듀얼 레일 버스 구동신호를 얻을 수 있다. 또한, 위상변화를 감지하고 이를 에지 트리거 플립플롭의 트리거 신호로 사용하며 상기 에지 트리거 플립플롭의 출력신호를 상기 듀얼 레일 버스 구동신호로 사용함으로써 별도의 클럭 딜레이가 필요없다.
Description
본 발명은 듀얼 레일 버스 드라이버에 관한 것으로, 특히 스큐가 없는 듀얼 레일 버스 드라이버에 관한 것이다.
통상적으로 프리챠지(precharge)와 이밸류에이션(evaluation)을 갖는 듀얼 레일 버스(dual rail bus)에 실린 데이터는 디코더(decoder) 또는 멀티플렉서 로직(multiplexer logic)을 통과한 후에 클럭(clock)으로 페치(fetch)되고, 페치된 데이터는 다시 내부 듀얼 레일 버스로 전송된다. 상기 디코더 또는 멀티플렉서 로직으로 입력된 듀얼 신호는 단일(single) 신호로 디코딩된 후, 다시 듀얼 데이터로만들어져서 내부 듀얼 레일 버스로 전송된다. 여기서 프리챠지와 이밸류에이션은 각각 도 1(a) 또는 도 1(b)에 도시된 바와 같이 듀얼 레일 버스의 두 레벨 모두가 하이레벨일 때를 프리챠지, 그 중 하나에 데이터가 실려서 로우레벨로 변화되는 것을 이밸류에이션이라 한다. 참고로, 도 1(a)는 듀얼 버스 각각의 상태를 나타낸 것이고, 도 1(b)는 듀얼 버스의 상태를 동시에 도시한 것이다.
신호가 단일 신호에서 듀얼 신호로 변환되는 동안, 구조적으로 듀얼 신호간의 딜레이(delay) 차이에 의한 스큐가 발생하게되고, 프리챠지와 이밸류에이션 구간으로 구성된 내부 듀얼 레일 버스가 프리챠지 후 스큐에 의한 오동작으로 인하여 데이터 버스가 방전(discharge)됨으로써 내부 듀얼 레일 버스가 오동작하게 되는 문제가 발생할 수 있다.
도 2는 상기한 바와 같은 종래의 듀얼 레일 버스 드라이버에 대한 회로도이다. 도 3(a) 및 도 3(b)는 도 2의 회로도에 대한 타이밍도이다. 상기 도면들을 참조하여 종래의 듀얼 레일 버스의 동작을 설명하기로 한다.
클럭(clk)에 따라 로직(200) 및 제1드라이버(210)를 통과한 신호는 도 3(a)의 노드 1,2와 같이 서로 다른 레벨의 신호를 출력한다. 이 두 신호는 디코더(220)를 통해 노드 3과 같은 싱글 신호가 된다. 인버터(inverter) 딜레이들(230, 240)은 싱글 신호를 이용하여 듀얼 레일 버스를 구동시키기위해서 사용된다. 싱글 신호가 인버터 딜레이들(230, 240)을 각각 통과하면, 노드 4 및 노드 5의 컴플리먼트(complement) 신호가 생성된다. 이 때, 인버터 딜레이들(230, 240)은 스테이지 수에서 차이가 나기 때문에 그에 따라 노드 5의 신호는 노드 4의 신호보다딜레이가 있게된다. 이에 따라 노드 4 및 노드 5의 신호가 동시에 하이레벨인 경우가 발생하게된다. 한편, 클럭 딜레이(250)를 통과한 클럭은 clk_d와 같이 소정 시간만큼 딜레이를 겪는다. 이 때 클럭 딜레이(250)에 의한 딜레이가 충분한 경우라면, 이 clk_d에 따라 제2드라이버(260)를 통과한 신호는 노드 6 및 노드 7과 같이 동시에 하이레벨인 경우, 즉 스큐가 발생한다.
또한 클럭 딜레이(250)에 의한 딜레이가 충분하지 못하다면 노드 6과 7은 도 3(b)에 도시된 바와 같이 둘 다 로우 레벨이 되어 "fail" 상태가 된다.
이러한 스큐 또는 "fail" 에 의한 듀얼 레일 버스 드라이버의 오동작을 방지하기위해 종래의 듀얼 레일 버스 드라이버는 내부에 참조번호 260-1 및 260-2와 같은 보호기용 모스(MOS)를 더 구비하여야한다.
따라서, 데이터 방전을 막기위해 스큐가 없는 듀얼 레일 버스 드라이버가 필요하다.
본 발명이 이루고자하는 기술적 과제는 종래의 인버터 딜레이 대신에 제1드라이버에서 출력되는 두 신호의 위상변화를 감지하고, 이를 에지 트리거 플립플롭의 클럭으로 사용함으로써 제2드라이버에 입력되는 신호에 스큐가 발생하지않도록하는 듀얼 레일 버스 드라이버를 제공하는데 있다.
도 1은 듀얼 레일 버스에서 스큐와 이밸류에이션 상태를 설명하는 도면이다.
도 2는 종래의 듀얼 레일 버스 드라이버에 대한 회로도이다.
도 3은 도 2의 회로도에 대한 타이밍도이다.
도 4는 본 발명에 따른 듀얼 레일 버스 드라이버에 대한 회로도이다.
도 5는 도 4의 회로도에 대한 타이밍도이다.
도 6은 센스 앰프에 대한 회로도이다.
상기 기술적 과제를 이루기위한, 본 발명은 동일한 레벨의 듀얼 신호를 출력하는 동안, 클럭의 레벨이 변화함에 따라 서로 다른 레벨의 제1듀얼 신호를 출력하는 제1드라이버; 상기 제1드라이버의 출력신호를 입력받아 싱글신호로 출력하는 디코더; 상기 제1드라이버의 출력신호 레벨의 변화에 의해 트리거링되어 상기 싱글신호로부터 서로 다른 레벨의 제2듀얼 신호를 동시에 출력하는 듀얼신호 제어부; 및 상기 클럭의 레벨 변화에 따라 상기 듀얼신호 제어부의 두 출력신호 레벨을 반전하여 제3듀얼 신호를 출력하는 제2드라이버를 포함함을 특징으로한다.
이하에서 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하기로 한다. 도 4는 본 발명에 따른 듀얼 레일 버스 드라이버에 대한 회로도이다. 도시된 바에 따른 듀얼 레일 버스 드라이버는 로직(400), 제1드라이버(410), 디코더(420), 에지 트리거 플립플롭(440), 위상 변화 감지기(430) 그리고 제2드라이버(450)를 포함한다.
이와 같은 구성에 따른 듀얼 레일 버스 드라이버의 동작은 다음과 같다. 로직(400)은 서로 다른 레벨의 두 신호를 출력한다. 제1드라이버(410)는 클럭(clk)이 로우레벨일 때 노드 1,2 모두를 하이레벨인 프리챠지 상태로 출력하고, 클럭이 로우레벨에서 하이레벨로 변함에 따라 로직(400)에서 출력되는 신호를 반전시켜서 이밸류에이션 상태로 출력한다. 디코더(420)는 제1드라이버(410)에서 출력되는 두 신호를 싱글 신호로 변환한다. 디코더(420)로는 두 입력신호로부터 싱글신호를 얻을 수 있는 어떠한 회로도 가하며, 간단한 예로 NOR 게이트와 같은 논리연산 수단이 사용될 수도 있다.
상기 위상 변화 감지기(440) 및 에지 트리거 플립플롭(430)은 스큐가 없는 듀얼 신호가 출력되도록 제어하는 역할을 한다. 즉, 위상 변화 감지기(440)는 노드1, 2의 신호의 위상변화를 감지하여 에지 신호를 출력한다. 위상변화 감지기(430)는 종래의 어떠한 형태의 위상변화 감지기도 허용되며, 간단한 예로 논리연산수단이 사용될 수도 있다.
에지 트리거 플립플롭(440)은 위상변화 감지기(430)에서 출력되는 에지신호를 트리거 신호로 사용하여 디코더(420)에서 출력되는 싱글신호로부터 스큐가 없는 제2드라이버(450)의 듀얼 입력 신호를 생성한다. 이 때 에지 트리거 플립플롭(440)으로는 도 6에 도시된 바와 같은 보통의 센스 앰프(sense amp) 형태의 플립플롭이 적절하다. 도시된 센스 앰프 형태의 플립플롭은 트리거 신호에 따라 입력신호에 대해 상반된 레벨의 두 출력신호를 동시에 출력한다.
제2드라이버(450)는 클럭이 로우레벨에서 하이레벨로 변함에 따라 상기 듀얼 입력 신호를 반전하여 스큐가 없는 데이터를 출력한다. 제2드라이버(450)는 도시된 바와 같이 종래 기술에서와 같은 보호용 모스가 필요하지않다. 즉, 본 발명에서는 에지 트리거 플립플롭(440)에서 스큐가 없는 데이터가 출력되므로 스큐 또는 "fail"에 의한 제2드라이버(450)의 오동작 방지를 위한 보호용 모스가 필요하지않게 된다.
도 5는 도 4의 회로도의 동작에 따른 타이밍도이다. 상기 두 도면을 참조하여 본 발명에 따른 듀얼 레일 버스 드라이버의 동작을 설명하기로 한다.
제1드라이버(400)의 출력 신호인 노드 1,2는 클럭이 로우레벨일 때, 모두 하이레벨인 프리챠지 상태에 있다가 클럭이 로우레벨에서 하이레벨로 변함에 따라 도 5의 노드 1,2에 도시된 바와 같이 로직(400)의 출력신호를 반전시킨 데이터로 출력된다. 노드 3으로는 노드 1, 2의 신호가 입력된 디코더(420)에 의해 노드 3과 같은 싱글 신호가 출력된다.
위상변화감지기(430)는 노드 1, 2의 신호를 입력으로하여 두 신호의 위상이 변화될 때 A와 같은 에지신호를 출력한다. 에지 트리거 플리플롭(440)은 A의 에지신호에 의해 트리거링되어 노드 3의 입력 신호에 대해 도 5의 노드 4 및 노드 5와 같이 스큐가 없는 두 신호를 출력한다. 제2드라이버(450)는 클럭이 로우레벨일 때 프리챠지 상태에 있다가 클럭이 로우레벨에서 하이레벨로 변함에 따라 노드 4 및 5의 신호를 반전하여 데이터를 출력한다.
본 발명에 따르면, 스큐가 없는 듀얼 레일 버스 구동신호를 얻을 수 있다. 또한, 위상변화를 감지하고 이를 에지 트리거 플립플롭의 트리거 신호로 사용하며 상기 에지 트리거 플립플롭의 출력신호를 상기 듀얼 레일 버스 구동신호로 사용함으로써 별도의 클럭 딜레이가 필요없다.
또한, 상기 제2드라이버 내부에 종래에 구동신호 생성시 스큐나 "fail"에 의한 듀얼 레일 버스 드라이버의 오동작 방지를 위한 보호기용 모스가 필요하지 않다. 그에 따라 듀얼 버스 드라이버의 구동속도도 빨라진다.
Claims (4)
- 동일한 레벨의 듀얼 신호를 출력하는 동안, 클럭의 레벨이 변화함에 따라 서로 다른 레벨의 제1듀얼 신호를 출력하는 제1드라이버;상기 제1드라이버의 출력신호를 입력받아 싱글신호로 출력하는 디코더;상기 제1드라이버의 출력신호 레벨의 변화에 의해 트리거링되어 상기 싱글신호로부터 서로 다른 레벨의 제2듀얼 신호를 동시에 출력하는 듀얼신호 제어부; 및상기 클럭의 레벨 변화에 따라 상기 듀얼신호 제어부의 두 출력신호 레벨을 반전하여 제3듀얼 신호를 출력하는 제2드라이버를 포함함을 특징으로하는 듀얼 레일 버스 드라이버.
- 제1항에 있어서, 상기 듀얼신호 제어부는상기 제1듀얼 신호의 위상 변화를 감지하고, 그에 따른 에지 신호를 출력하는 위상변화 감지기; 및상기 에지 신호에 의해 트리거링되어 상기 싱글신호로부터 상기 제2듀얼 신호를 동시에 출력하는 에지 트리거 플립플롭을 구비하는 것으로 특징으로하는 듀얼 레일 버스 드라이버.
- 제2항에 있어서, 상기 에지 트리거 플립플롭은센스 앰프 형태의 플립플롭임을 특징으로하는 듀얼 레일 버스 드라이버.
- 제1항에 있어서, 상기 제2드라이버는내부에 보호용 모스를 구비하지않는 것을 특징으로하는 듀얼 레일 버스 드라이버.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0056236A KR100486261B1 (ko) | 2002-09-16 | 2002-09-16 | 스큐가 없는 듀얼 레일 버스 드라이버 |
US10/613,283 US6819139B2 (en) | 2002-09-16 | 2003-07-03 | Skew-free dual rail bus driver |
JP2003291755A JP4301894B2 (ja) | 2002-09-16 | 2003-08-11 | スキューのないデュアルレールバスドライバ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0056236A KR100486261B1 (ko) | 2002-09-16 | 2002-09-16 | 스큐가 없는 듀얼 레일 버스 드라이버 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040024788A true KR20040024788A (ko) | 2004-03-22 |
KR100486261B1 KR100486261B1 (ko) | 2005-05-03 |
Family
ID=31987456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0056236A KR100486261B1 (ko) | 2002-09-16 | 2002-09-16 | 스큐가 없는 듀얼 레일 버스 드라이버 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6819139B2 (ko) |
JP (1) | JP4301894B2 (ko) |
KR (1) | KR100486261B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10224742B4 (de) * | 2002-06-04 | 2004-07-08 | Infineon Technologies Ag | Datenverarbeitungsschaltung und Verfahren zum Übertragen von Daten |
US6891400B2 (en) * | 2003-04-30 | 2005-05-10 | Intel Corporation | Dual rail time borrowing multiplexer |
US6924683B1 (en) * | 2003-12-19 | 2005-08-02 | Integrated Device Technology, Inc. | Edge accelerated sense amplifier flip-flop with high fanout drive capability |
EP1569126B1 (en) * | 2004-02-27 | 2007-01-03 | Freescale Semiconductor, Inc. | Universal serial bus transmitter |
US7429884B2 (en) * | 2005-11-18 | 2008-09-30 | Sun Microsystems, Inc. | Pulse-signaling circuits for networks on chip |
WO2007145160A1 (ja) * | 2006-06-16 | 2007-12-21 | Panasonic Corporation | データ送信装置及びデータ送信方法 |
JP5813588B2 (ja) | 2012-07-11 | 2015-11-17 | 株式会社東芝 | スイッチ制御回路、および、スイッチ装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5963267A (en) * | 1996-09-20 | 1999-10-05 | Thomson Consumer Electronics, Inc. | Delay correction circuit |
JP3478033B2 (ja) * | 1996-12-30 | 2003-12-10 | ソニー株式会社 | フリップフロップ回路 |
US6404233B1 (en) * | 1997-12-11 | 2002-06-11 | Intrinsity, Inc. | Method and apparatus for logic circuit transition detection |
JP3562964B2 (ja) * | 1998-06-29 | 2004-09-08 | 松下電器産業株式会社 | スキュー抑制のための調整機能を備えた信号伝送システムおよび方法 |
US6236240B1 (en) * | 1999-01-29 | 2001-05-22 | Texas Instruments Incorporated | Hold-time latch mechanism compatible with single-rail to dual-rail conversion |
US6470060B1 (en) * | 1999-03-01 | 2002-10-22 | Micron Technology, Inc. | Method and apparatus for generating a phase dependent control signal |
US6222404B1 (en) * | 1999-06-28 | 2001-04-24 | Sun Microsystems, Inc. | Edge-triggered dual-rail dynamic flip-flop with an enhanced self-shut-off mechanism |
US6265923B1 (en) * | 2000-04-02 | 2001-07-24 | Sun Microsystems, Inc. | Dual rail dynamic flip-flop with single evaluation path |
JP2001313631A (ja) * | 2000-04-28 | 2001-11-09 | Matsushita Electric Ind Co Ltd | 位相差補正装置 |
-
2002
- 2002-09-16 KR KR10-2002-0056236A patent/KR100486261B1/ko not_active IP Right Cessation
-
2003
- 2003-07-03 US US10/613,283 patent/US6819139B2/en not_active Expired - Lifetime
- 2003-08-11 JP JP2003291755A patent/JP4301894B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004110798A (ja) | 2004-04-08 |
US20040051567A1 (en) | 2004-03-18 |
JP4301894B2 (ja) | 2009-07-22 |
US6819139B2 (en) | 2004-11-16 |
KR100486261B1 (ko) | 2005-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7420391B2 (en) | Circuit arrangement and method for operating a circuit arrangement | |
KR100398480B1 (ko) | 디엘엘 회로, 이를 사용하는 반도체 장치 및 지연 제어 방법 | |
US7808271B2 (en) | Time-balanced multiplexer switching methods and apparatus | |
US7098712B2 (en) | Register controlled delay locked loop with reduced delay locking time | |
KR100416695B1 (ko) | 노이즈 제어가 가능한 지연고정루프 | |
JP2007166623A (ja) | 遅延セル及びこれを備える遅延ライン回路 | |
KR20000065711A (ko) | 펄스발생기를 채용한 내부클럭신호 발생회로 | |
JP2010020754A (ja) | 半導体装置 | |
JPH10208469A (ja) | 半導体メモリ装置 | |
US7408394B2 (en) | Measure control delay and method having latching circuit integral with delay circuit | |
JP3815209B2 (ja) | クロック信号からのパルス信号の生成 | |
KR100486261B1 (ko) | 스큐가 없는 듀얼 레일 버스 드라이버 | |
US7528630B2 (en) | High speed flip-flop | |
US7293209B2 (en) | Split L2 latch with glitch free programmable delay | |
US7042267B1 (en) | Gated clock circuit with a substantially increased control signal delay | |
US20070234251A1 (en) | Data Output Clock Selection Circuit For Quad-Data Rate Interface | |
JP2000188540A (ja) | クロック発生回路 | |
KR100356525B1 (ko) | 펄스 발생 회로 | |
KR20030003927A (ko) | 입력 버퍼 회로 | |
KR100399973B1 (ko) | 레지스터 제어 지연고정루프의 지연 모니터 및 그의 지연라인 제어 방법 | |
KR100186337B1 (ko) | 카운터 리드 장치 | |
KR100195331B1 (ko) | 엠씨유 출력단의 글리치 신호 출력 방지회로 | |
KR100471402B1 (ko) | 노이즈에의한오동작을방지하기위한입력버퍼 | |
KR20020054857A (ko) | 프리차지 제어회로 | |
KR20050076117A (ko) | 데이터 동기화 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080401 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |