SE429705B - Anordning vid tidsmultiplexsystem - Google Patents

Description

15 20 25 30 _æ H0 7803319-8 Om de minnesceller i skiftregistret, i vilka vid slutet av tidsmul- tiplexramen synkroniseringsordet är lagrat, är förbundna med en av- kodare, avger avkodaren vid uppträdandet av synkroniseringsordet en signal, med vars hjälp tidsmultiplexramsynkroniseringen kan genomfö- ras på mottagningssidan.

-Syftet med uppfinningen är att åstadkomma en anordning för ut- värdering av identifieringsbitar på en mottagningssida och för ram- synkronisering av ett tidsmultiplexsystem, vilken anordning medför en ringa teknisk insats. Uppfinningen baserar sig på den insikten att en sådan anordning på ett fördelaktigt sätt kan realiseras om tids- multiplexsignalen alltid efter p bitar innehåller en identifieringsbit, av vilka några bildar synkroniseringsordet.

Ovannämnda syfte uppnås genom att anordningen enligt uppfinningen erhållit de i patentkravet 1 angivna kännetecknen.

Uppfinningen utmärks därvid av att det på mottagningssidan anord- nade synkroniseringsorganet innefattar en andra adressgivare, som alstrar p+1 adresser av ett andra slag, vilka uppträder ungefär sam- tidigt med de enskilda bitarna i tidsmultiplexsignalen, att synkroni- seringsorganet innefattar ett adresserbart minne med p+1 minnesblock om vardera m-1 minnesceller, att en andra taktgivare är anordnad, vil- ken under varaktigheten av de enskilda bitarna i tidsmultiplexsignalen alstrar en hinär läs/skrivsignal, som per bit fastställer en inläs- ningsfas och en utläsningsfas i minnet, att ett mellanlagringsminne är anordnat, som har s minnesceller, att tidsmultiplexsignalen på in- gångssidan tillförs till en första minnescell i mellanlagringsminnet, att de andra minnescellerna i mellanlagringsminnet på ingångssidan är anslutna till utgångar från minnet, att utgångarna från de första s-1 minnescellerna i mellanlagringsminnet är anslutna till ingångar på minnet, och att utgångarna från mellanlagringsminnets minnesceller är anslutna till avkodaren.

Anordningen enligt uppfinningen medför en ringa teknisk insats, eftersom de använda adresserbara minnena i kombination med det för- hållandevis mycket korta mellanlagringsminnet kan erhållas till vä- sentligt gynnsammare kostnad än ett skiftregister för lagring av samtliga bitar i en tidsmultiplexram.

I det fallet att av de m identifieringsbitarna i en tidsmulti- plexram icke samtliga erfordras för synkronseringsordet, är det lämp- ligt att utnyttja de återstående identifieringsbitarna för förmedling av informationer, som är relaterade till driften av tidsmultiplex- systemet. Exempelvis kan med dessa återstående identifieringsbitar larmsignaler överföras från sändningssidan till mottagningssidan, 10 15 20 25 30 35 H0 7803319-8 3 vilka larmsígnaler indikerar felaktigheter hos organ på tidsmulti- plexsystemets sändningssida. Om alltså förutom de s identifíerings- bitarna i synkroniseringsordet även de återstående m-s identifie- ringsbitarna i en tidsmultiplexram skall indikeras, är det ändamåls- enligt att det på mottagningssidan anordnade synkroniseringsorganet såsom tredje adressgivare innefattar ett adressminne, till vilket adresserna av det andra slaget tillförs, vilket lagrar de adresser av det andra slaget, som uppträder vid aktiveringen av avkodaren, och vilket via sina utgångar avger den ifrågavarande lagrade adres- sen såsom adresser av ett tredje slag, att en jämförare är anordnad, som kontinuerligt jämför adresserna av det andra slaget med adres- serna av det tredje slaget och vid likhet mellan dessa adresser av- ger jämförelsepulser, att såsom fjärde adressgivare en binärräknare är anordnad, till vilken jämförelsepulserna tillförs såsom räkne- pulser, vilkens räkneställning indikeras med adresser av ett fjärde slag och vilken återsälls vid aktiveringen av avkodaren, att m-s yt- terligare avkodare är anordnade, vilka vardera aktiveras av en av adresserna av det fjärde slaget och vardera avger en avkodarsignal, och att m-s kopplingselement är anordnade och vardera tillordnade till en av de m-s ytterligare avkodarna, varvid till kopplingsele- mentens ingångar bittaktsignalen, jämförelsesignalen och en tillhö- rande avkodarsignal är tillförda, och varvid kopplingselementens ut- gångssignaler indikerar de enskilda m-s identifieringsbitarna.

I det följande kommer utföringsexempel på uppfinningen att be- skrivas närmare under hänvisning till bifogade ritningar, där fig. 1 visar ett blockschema för ett tidsmultiplexsystem, fig. 2 visar någ- ra diagram, som åskådliggör identifieringsbitarnas läge i tidsmulti- plexramen, fig. 3 visar ett första utföríngsexempel på ett på mot- tagningssidan anordnat synkroniseringsorgan, vid vilket man förutsät- ter att alla identifieringsbitar erfordras för representation av synkroniseringsordet, fig. H visar ett första utföringsexempel på en i fig. 3 schematiskt markerad avkodare, fig. 5 visar ett andra utfö- ringsexempel på en i fig. 3 schematiskt markerad avkodare, fig. 6 visar några tidsdiagram som belyser arbetssättet för det i fig. 3 vi- sade synkroniseringsorganet, fig. 7 visar ett andra utföringsexempel på ett på mottagningssidan anordnat synkroniseringsorgan, vid vilket man förutsätter att endast en del av identifieringsbitarna används för bildandet av synkroniseringsordet och de resterande identifie- ringsbitarna utnyttjas för överföring av extra informationer, och fig. 8 visar några tidsdiagram som belyser funktionssättet för syn- 10 15 20 25 30 35 40 7803519-s kroniseringsorganet enligt fig. 7.

Pig. 1 visar ett tidsmultiplexsystem, hos vilket på sändnings- sidan datakällor DQ1-DQn, en adressgivare AG, en taktgivare TG, en multiplexor MUX, ett synkroniseringsorgan SS och en överföringsan- ordning US är anordnade. Signalerna B1-Bn kan uppträda i ett förut- bestämt bitmodulsystem, varvid icke visade buffertmínnen kan vara an- ordnade för att utjämna avvikelser hos data från detta förutbestämda bitmodulsystem. De enskilda bitarna från datakällorna DQ1-DQn kan av- ges med samma bitrat eller med olika bitrater. Med varje adress från adressgivaren AG genomkopplas en av signalerna B1-Bn till multiplex- orns MUX utgång, varvid adresserna kan avges på sådant sätt att de enskilda bitarna från datakällorna i signalen C är bitvist eller enveloppsvist intersekvenserade. Taktgivaren TG avger en taktsignal T1 och styr därmed adressgivaren AG. Med hjälp av synkroniserings- organet SS infogas identifieringsbitar i signalen C, såsom kommer att förklaras närmare nedan i anslutning till fig. 2. Den därvid alstrade signalen D tillförs till överföringsanordningen US på sändningssidan och överförs på känt sätt till mottagningssidan.

På systemets mottagningssida är en överföringsanordning UE, en taktgivare TG1, ett synkroniseringsorgan SE, en adressgivare AG1, en demultiplexor DEMUX, buffertminnen PS1-PSn och datasamlare DS1-DSn. anordnade. Den från överföringsanordningen UE avgivna signalen E överensstämmer i huvudsak med signalen D på sändningssidan. De båda signalerna D och E är tidsmultiplexsignaler, som förutom de enskilda intersekvenserade bitarna från datakällorna även innehåller identifi- eringsbitar, vilka bildar ett synkroniseringsord för ramsynkronise- ring. Med hjälp av synkroniseríngsorganet SE detekteras synkronise- ringsordet och med hjälp av taktsignalen T3 återställs adressgivaren AG1 vid början av tidsmultiplexramen, så att man därefter startar med utmatningen av adresserna ADR1. Den signal F, som innehåller data- bitarna från datakällorna, tillförs till ingångarna på buffertminnena PS1-PSn. Med hjälp av demultiplexorn DEMUX anländer taktsignalen TH vid bestämda tidpunkter till enskilda buffertminnen, vilka därvid aktiveras och övertager de ifrågavarande bitarna i signalen F. Via utgångarna på dessa buffertminnen överförs därefter dessa bitar till datasamlarna DS1-DSn. Taktgívaren TG1 alstrar taktsignalerna TH och TS för att driva adressgivaren AG1 och synkroniseringsorganet SE.

Pig. 2 visar detaljer hos den på sändningssidan förefintliga multiplexsignalen D. Alla visade utföringsformerna D/1, D/2, D/3 har det gemensamt att alltid efter p bitar en av identifieringsbitarna' lO 15 20 25 30 35 H0 7803539-8 K1, K2 ... Km följer. Inom pulsramen r förefinnes sålunda totalt m grupper med vardera p+1 bitar. Signalerna D/1 och D/2 hänför sig till en bitvis intersekvensering. Vid signalen D/1 antages att p bitar avges från datakällorna DQ1 till DQn-1, medan identifierings- bitarna K1, K2 ... Km avges från datakällan DQn. Vid signalen D/2 antages att de p bitarna avges från datakällorna DQ1-DQn och att de tillhörande identifieringsbitarna K1-Km infogas med hjälp av synkro- niseringsorganet SS.

Signalen D/3 hänför sig till enveloppsvis intersekvensering.

Därvid avges vid signalen D/3 endast de p bitarna från datakällorna DQ1-DQn, medan identifieringsbitarna K1, K2 ... Km tillfogas med hjälp av synkroniseringsorganet SS. _ Oberoende av från vilken av signalerna D man utgår kan två fall särskiljas, nämligen att synkroniseringsorden bildas av samtliga iden- tifieringsbitar K1, K2 ... Km eller att synkroniseringsorden endast bildas av nâgra av dessa identifieringsbitar, medan de återstående identifieríngsbitarna utnyttjas för överföring av extra informationer.

Pig. 3 visar ett första utföríngsexempel SE/1 på det på sänd- ningssidan anordnade synkroniseringsorganet, varvid man förutsätter att synkroniseringsordet bildas av samtliga identifieringsbitar.

Verkníngssättet för detta synkroniseringsorgan kommer nu att förklaras närmare i anslutning till de i fig. 6 visade tidsdiagrammen.

I fig. 6 visas överst den signal E, som med p=3 och med m=3 liknar den i fig. 2 visade tidsmultiplexsignalen D/2. Därvid antages enligt fig. 6 för klarhets skull endast tre datakällor, varvid data- källan DQ1 avger bitarna 12, 16, 20, 24, en andra datakälla avger bitarna 13, 17, 21, 25 och den tredje datakällan avger bitarna 1U, 18, 22, 26. Identifieringsbitarna K1, K2, K3 infogas sålunda med hjälp av synkroniseringsorganet SS och pulsramen r består av totalt m=3 grupper om vardera p+1=4 bitar. Den i fig. 1 visade taktgivaren TG1 avger bit- taktsignalerna T5 och TU, vilka skiljer sig från varandra enbart genom en fasförskjutning. Den i fig. 3 visade adressgivaren AG2 styrs med de positiva pulskanterna i taktsignalen T5 och avger totalt p+1=H olika adresser 11, OO, 01, 10. Det adresserbara minnet RAM har p+1=4 minnes- block, som adresseras med adresserna OO, 01, 10, 11. Varje minnesblock har m-1=2 minnesceller. Exempelvis har det första blocket de båda min- nescellerna aO0 och bOO. Med hjälp av taktgivaren TG2 härleds en sig- nal R/W, som med R/W=1 fastställer en läsfas och med R/W=0 en skrivfas.

I beroende av denna signal R/W utläses sålunda informationer ur de med den ifrågavarande adressen ADR2 adresserade minnescellerna eller 10 15 20 25 30 35 NO 7å803319~8 inskrives ínformationer i de ifrågavarande adresserade minnescellerna.

Mellanlagringsminnet ZSP1 övertager informationer vid de positiva pulskanterna i taktsignalen TW. Minnescellen aa lagrar något tidsför- dröjt tidsmultiplexsignalen E. Det antages att de i minnescellerna bb och cc övertagna informationerna till en början icke är kända.

Vid tidpunkten t1 börjar en skrivfas, så att med ADR2=O1 den i minnescellen aa lagrade biten 1H övertages i minnescellen aO1 och den i minnescellen bb lagrade biten X övertages i minnescellen bO1. Dessa värden förblir lagrade i minnescellarna aO1 resp. bO1 fram till tid- punkten t9, vid vilken adressen ADR2=O1 utpekas, så att bitarna 18 respektive 14 övertages i minnescellerna aO1 resp. bO1. Minnescellen aO1 lagrar sålunda var fjärde bit, särskilt bitarna 1U, 18, 22,_26.

Vid tidpunkten t3 startar ånyo en skrivfas, med avseende på adressen ADR2=10, så att i minnescellerna a1O resp. b10 bitarna K1 resp. X övertages. Även vid dessa fall övertages var fjärde bit, så att min- nescellen a1O i tur och ordning lagrar identifieringsbitarna K1, K2, K3, medan minnescellen b10 i tur och ordning lagrar bitarna X, K1, K2.

Vid tidpunkten t5 anges adressen ADR2=11, så att minnescellen a11 övertager biten 16 och minnescellen b11 biten X. Vid tidpunkten t7 utpekas adressen ADR2=00, så att informationer övertages i minnes- blocket OO, såsom mínnescellerna a00 och bOO visar.

Minnescellen bb övertager de ifrågavarande adresserade informa- tionerna ur cellerna aO0, aO1, a10, a11 och minnescellen cc övertager informationerna ur de ifrågavarande adresserade minnescellerna bOO, b01,åb10, b11. Dessa informationsövertagningar åstadkommas med hjälp av de positiva pulskanterna i taktsignalen TH vid tidpunkterna t2, tü, t6, t8, t10, t12, t1H, t16, t18. Exempelvis är vid tidpunkten t8 adressen ADR2=01 inställd, så att biten 14 i minnescellen aO1 över- tages i minnescellen bb. På liknande sätt övertages vid tidpunkten t16 minnescellens bO1 bit 14 i minnescellen cc. Väsentligt är därvid att från tidpunkten t18 till tidpunkten t2O identifieringsbitarna K3, K2, K1 är lagrade i minnescellerna aa, bb, cc. Dessa är exakt de identi- fieringsbitar, som bildar synkroniseringsordet. hed hjälp av avkodaren DC detekteras detta synksoniseringsord och indikeras med signalen T7 vid tidpunktentdt t18. Med signalerna T7 och TS och med hjälp av ett OCH-element U2 erhålles en signal T3, som markerar början av den nya tidsmultiplexramen vid begynnelsen av biten 24. Med denna signal T3 återställs vid behov den i fig. 1 visade adressgivaren AG1, så att den från dessa tidpunkter på nytt börjar med utmatningen av adresser- na ADR1. Därmed är tidsmultiplexramen synkroniserad. Med hjälp av ett 10 15 20 25 30 35 NO 7803339-8 dekompressionssteg DK alstras en signal F, som endast innehåller databitarna 12, 13, 1H, 16, 17, 18, 20 ..., men icke identifierings- bitarna 1<1, 1<2, Ks. i Pig. 4 visar ett utföringsexempel på den i fig. 3 markerade av- kodaren DC. Ett fast minne FSP1 avger ständigt synkroniseringsordet K3, K2, K1 till en jämförare VG1, som kontinuerligt jämför de från mellanlagringsminnet ZSP1 avgivna orden med synkroniseringsordet och som vid likhet avger signalen T7.

Pig. 5 visar ett ytterligare utföringsexempel på den i fig. 3 markerade avkodaren DC. Étt adresserbart fast minne ROM1 är därvid så inställt, att det avger signalen T7 endast i det fallet att synkro- níseringsordet avges från mellanlagringsminnet ZSP1.

Pig. 7 visar ett synkroniseringsorgan SE/2 såsom utföringsexempel på det i fig. 1 visade synkroniseringsorganet SE. Det antages nu att några av identifieringsbitarna, exempelvis s=3 identifieringsbitar ut- nyttjas för karakterisering av synkroniseringsordet, medan de övriga m-s identifieríngsbitarna används för överföring av extra informationer.

Verkningssättet för det i fig. 7 visade synkroníseringsorganet kommer nu att förklaras närmare i anslutning till de i fig. 8 visade tidsdia- grammen.

Pig. 8 visar överst tidsmultiplexsignalen E, vid vilken efter alltid p=3 bitar en identifieringsbit K1, K2, K3, K4, K5 uppträder.

Inom tidsmultiplexramen r överförs sålunda m=5 grupper av bitar, som vardera bildas av tre bitar och en identifieringsbit. Denna tidsmul- tiplexsignal E skulle kunna motsvara en av de i fig. 2 visade tids- multiplexsignalerna D/1, D/2, D/3. Det antages att synkroniserings- ordet bildas av identifieringsbitarna K3, KH, KS. Detta synkroniserings- ord K3, KU, KS infogas sålunda på sändningssidan i tidsmultiplexsignalen D och är sålunda konstant i tidsmultiplexsignalen E. I motsats därtill antages att identifieringsbitarna K1 och K2 kan antaga olika binärvärden och att med hjälp av dessa binärvärden informationer, som är relaterade till driften av systemet, kan överföras från sändningssidan till mot- tagningssidan. Den i fig. 7 visade adressgivaren AG2, taktgivaren TG2, minnet RAM, mellanlagringsminnet ZSP1 och avkodaren DC tjänar, såsom ovan beskrivits, till detektering av synkroniseringsordet och till alstring av signalen T3. Det erfordras emellertid nu extra organ för att identifiera identifíeringsbitarna K1 och K2 och överföra dem till separata ledningar.

Pig. 8 visar ånyo i mindre skala signalerna TH och T7 samt adres- serna ADR2, vilka enligt fig. 7 tillförs till adressminnet AS, vilket 10 15 20 25 7803319-8 av adresserna OO, 01, 10, 11 exakt lagrar den som uppträder under den positiva pulskanten i signalen T7. Vid det föreliggande utfö- ringsexemplet lagrar adressminnet AS adressen 10 och avger den såsom adress ADR3. Jämföraren VG2 jämför kontinuerligt adresserna ADR2 och ADR3 och vid likhet mellan dessa båda adresser avger den en jämfö- relsepuls V. Dessa jämförelsepulser V karakteriserar sålunda de tid- punkter vid vilka identifieringsbitarna K1 och K2 uppträder. Dessa jämförelsepulser V tillförs såsom räknepulser till en binär-räknare AG4, som verkar såsom en adressgivare och avger adresserna ADRH. Med signalen T3 âterställs adressgivaren AGH till sin begynnelseräkne- ställning, så att den avger adressen ADRU=OOO. Med den negativa kan- ten hos nästa jämförelsepuls V utlöses adressen ADRH=0O1. Med hjälp av avkodarna DCOO0 resp. DCOO1 avkodas adresserna ADR4 och de i fíg. 8 markerade avkodarsignalerna avges. Ett OCH-element UO mottager på ingångssidan signalerna DCOOO, en jämförelsepuls V och signalen TG, så att den med UO betecknade signalen uppträder samtidigt med identi- fieringsbiten K1. På liknande sätt karakteriserar signalen U1 den andra identifieringsbiten K2. Med signalerna UO resp. U1 aktiveras de bistabila vipporna KSO resp. KS1, så att med dessa vippor de samti- digt föreliggande bitarna i signalen E lagras och via utgângarna på dessa vippor ídentifieringsbitarna K1 resp. K2 avges. De ledningar, via vilka dessa identifieringsbitar K1 resp. K2 avges, kan exempel- vis vara förbundna med larmanordningar, så att med hjälp av dessa identifieringsbitar larmmeddelanden kan överföras från sändníngssidan till mottagningssidan.

Claims (2)

7803319-8 Patentkrav

1. Anordning för utvärdering av identifieringsbitar på en mot- tagningssida och för ramsynkronisering av ett tidsmultiplexsystem med hjälp av förutbestämda synkroniseringsord med vardera s bitar, med an- vändning av en tidsmultiplexsignal, som alltid efter p bitar innehål- ler en identifieringsbit och per tidsmultiplexram innehåller m identi- fieringsbitar, av vilka s identifieringsbitar bildar synkroniserings- ordet, med en första taktgivare, som alstrar en bittaktsignal, med en första adressgivare, som alstrar adresser av ett första slag och med dessa styr en demultiplexor, med ett på mottagningssidan anordnat syn- kroniseringsorgan, som med hjälp av en av synkroniseringsordet aktive- rad avkodare återställer den första adressgivaren vid början av tids- multiplexramen, samt med flera buffertminnen, vilka styrs med hjälp av demultiplexorn och via vilka enskilda bitar i tidsmultiplexsignalen tillförs till tillhörande datasamlare, k ä n n e t e c k n a d av att det på mottagningssidan anordnade synkroniseringsorganet (SE) innefat- tar en andra adressgivare (AG2), som alstrar p+1 adresser av ett andra slag (ADR2), vilka uppträder ungefär samtidigt med de enskilda bitarna i tidsmultiplexsignalen (E); att synkroniseringsorganet (SE) innefattar ett adresserbart minne (RAM) med p+1 minnesblock om vardera m-1 min- nesceller; att en andra taktgivare (TG2) är anordnad, vilken under varaktigheten av de enskilda bitarna i tidsmultiplexsignalen (E) alstrar en binär läs/skrivsignal (R/W), som per bit fastställer en inläsningsfas och en utläsningsfas i minnet (RAM); att ett mellan- lagringsminne (ZSP1) är anordnat, som har s minnesceller (aa, bb, cc); att tidsmultiplexsignalen (E) på ingångssidan tillförs till en första minnescell (aa) i mellanlagringsminnet (ZSP1); att de andra minnes- cellerna (bb, cc) i mellanlagringsminnet (ZSP1) på ingångssidan är an- slutna till utgångar frán minnet (RAM); att utgångarna från de första s-1 minnescellerna (aa, bb) i mellanlagringsminnet är anslutna till ingångar (a, b) på minnet (RAM); och att utgångarna från mellanlag- ringsminnets (ZSP1) minnesceller är anslutna till avkodaren (DC) (fig. 1, 3, 7). _

2. Anordning enligt kravet 1 för att på en mottagningssida ut- värdera de m-s identifieringsbitar, som förutom de s identifierings- bitarna i synkroniseringsordet uppträder under varaktigheten av tids- multiplexramen, k ä n n e t e c k n a d av att det på mottagninge- sidan anordnade synkroniseringsorganet (SE) såsom tredje adressgivare innefattar ett adressminne (AS), till vilket adresserna av det andra slaget (ADR2) tillförs, vilket lagrar de adresser av det andra slaget 7805319-8 10 (ADR2), som uppträder vid aktiveringen av avkodaren (DC), och vil- ket via sina utgångar avger den ifrågavarande lagrade adressen så- som adresser av ett tredje slag (ADR3); att en jämförare (VG2) är anordnad, som kontinuerligt jämför adresserna av det andra slaget (ADR2) med adresserna av det tredje slaget (ADR3) och vid likhet mellan dessa adresser avger jämförelsepulser (V); att såsom fjärde adressgivare (AGU) en binärräknare är anordnad, till vilken jämfö- relsepulserna tillförs såsom räknepulser, vilkens räkneställning indikeras med adresser av ett fjärde slag (ADRH) och vilken åter- ställs vid aktiveringen av avkodaren (DC); att m-s ytterligare av: kodare (DCOOO, DCOO1) är anordnade, vilka vardera aktiveras av en av adresserna av det fjärde slaget (ADRH) och vardera avger en av- kodarsignal; och att m-s kopplingselement (U0, U1) är anordnade och vardera tillordnade till en av de m-s ytterligare avkodarna (DCOOO, DCOO1), varvid till kopplingselementens ingångar bittaktsignalen (TU), jämförelsesignalen (V) och en tillhörande avkodarsignal är tillförda, och varvid kopplingselementens utgångssignaler indikerar de enskilda m-s identifieríngsbitarna (fig. 7, 8).