DE2157515B2 - Digitale Datenverarbeitungs-Einrichtung - Google Patents

Description

Die Erfindung bezieht sich auf eine digitale Datenverarbeitungs-Einrichtung mit einem Schieberegister mit drei oder mehr Speicherzellen, von denen die ersten und letzten Speicherzellen, jedoch nicht alle Speicherzellen von gemeinsamen Taktsteuerimpulsen angesteuert werden, während die übrigen Speicherzellen von weiteren Taktsteuerimpulsen angesteuert werden. Bei solchen digitalen Datenverarbeitungs-Einrichtungen, sowie z. B. Rechner- und Verarbeitungseinrichtungen wird eine Vielzahl von in Reihe geschalteten Schieberegistern zur Verarbeitung von Daten verwendet

Einer der hauptsächlichen Vorteile derartiger in Reihe geschalteter Schieberegister besteht darin, daß die Anzahl von elektrischen oder elektronischen

ίο Bauteilen, verglichen mit parallel geschalteten Einrichtungen, bei denen die Daten gleichzeitig an eine Vielzahl von Kanälen abgegeben werden, die jeweils getrennt sind, wodurch sich eine Verdoppelung der Bauteile ergibt, stark verringert ist. Ein schwerwiegender Nachteil der in Reihe geschalteten Einrichtungen besteht jedoch, verglichen mit parallelgeschalteten Einrichtungen, in der zur Verarbeitung von Daten erforderlichen Zeit Bei parallelen Einrichtungen werden alle Bits eines Wortes im wesentlichen gleichzeitig verarbeitet, während die Bits bei in Reihe geschalteten Einrichtungen aufeinanderfolgend oder seriell verarbeitet werden, was eindeutig eine größere Zeit erfordert. Somit ist es anzustreben, daß die Datenverarbeitungsgeschwindigkeit oder Zeit bei in Reihe geschalteten Einrichtungen nicht weiter durch Zeitsteuerprobleme verkleinert bzw. vergrößert wird. Zur Zeit werden Taktsteuersignale bei in Reihe geschalteten Einrichtungen über jeweilige Verknüpfungsschaltungen zu den Schieberegistern geführt, wobei jede Verknüpfungsschaltung eine eigene Zeitverzögerung aufweist und wobei die Zeitverzögerungen unvermeidlich ungleichmäßig sind. Wenn dies der Fall ist und die Verzögerungen außerdem kleiner als die Verzögerungen der einzelnen Speicherzellen der jeweiligen Register sind, kann sich eine Fehlübertragung von Daten ergeben. Diese ungenaue Zeitsteuerung von Taktsteuersignalen durch die Verknüpfungsschaltungen wird Taktsteuer-Verzerrung genannt, und zu ihrer Vermeidung müssen bei bekannten Anordnungen zusätzliche Zeitverzögerungen eingeführt werden, wodurch sich das unerwünschte Ergebnis ergibt, daß die zur Verarbeitung von Daten erforderliche Zeit vergrößert wird.

Es ist eine Datenverarbeitungs-Einrichtung mit einem Schieberegister der eingangs genannten Art bekannt (Literaturstelle »Elektrical Design News«, Band 9, Nr. 9, August 1964, Seiten 56, 57), die die Form einer Mehrkanal-Verzögerungsleitung aufweist. Hierbei werden die ersten und letzten Speicherzellen mit Taktsteuerimpulsen angesteuert, deren Frequenz gleich der

so halben Frequenz der Taktsteuerimpulse ist, mit denen die weiteren zwischen den ersten und letzten Speicherzellen angeordneten Speicherzellen angesteuert werden. Die beiden Taktsteuerimpulsfolgen sind dabei miteinander in Phase. Das Auftreten mündlicher Taktsteuerverzerrungen ist hierbei nicht berücksichtigt. Der Erfindung liegt die Aufgabe zu Grunde, eine digitale Datenverarbeitungs-Einrichtung der eingangs genannten Art zu schaffen, bei der die Taktsteuer-Verzerrung ohne Beeinträchtigung der Datenverarbeitungsgeschwindigkeit beseitigt wird.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß Puffereinrichtungen An₀ mit dem Eingang zumindestens einer der nicht von den gemeinsamen Taktsteuerimpulsen gesteuerten Speicherzellen A\ verbunden sind und daß die Puffereinrichtungen Am von dritten Taktsteuerimpulsen mit der gleichen Nenn-Wiederholfrequenz wie die gemeinsamen Taktsteuerimpulse angesteuert werden.

Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Die erfindungsgemäße Verwendung von Puffereinrichtungen in jedem Register der Datenverarbeitungs-Einrichtung ergibt die notwendige Zeitverzögerung zur Vermeidung der Taktsteuer-Verzerrung, die Lage dieser Puffereinrichtungen ist jedoch derart, daß sich keine Vergrößerung der Datenverarbeitungsgeschwindigkeit über und oberhalb der maximalen Gescliwindigkeit ergibt, die durch die eigenen Zeitverzögerungen der verwendeten Bauteile festgelegt ist

Eine erfindungsgemäße digitale Datenverarbeitungs-Einrichtung findet viele Anwendungen und kann beispielsweise vorteilhaft bei der Verarbeitung von Daten von Navigationshilfen und Trägheits-Navigationssystemen sowie in der Maschinenraum-Steuerung von Navigationsausrüstungen in Schiffen verwendet werden. Sie kann außerdem zur Verarbeitung und Weiterleitung von Nachrichten verwendet werden, die über ein Nachrichten-Netzwerk zu und von einem Nachrichten-Schaltrelais-Zentrum übertragen werden. Weiterhin kann die Erfindung auf »On Line«-Prozeßsteuerungen Übertragungs-Anschlußgeräte mit einem größeren Rechner und auf ein Lufteinlaß-Steuersystem für eine Gasturbine angewandt werden, bei der die digitale Datenverarbeitungs-Einrichtung zur Erzeugung von Steuersignalen für Einrichtungen verwendet .vird, die zur Verhinderung des Lufteinlasses an die Gasturbine betätigbar sind. jo

Weitere Einzelheiten und Vorteile der Erfindung ergeben sich aus den Unteransprüchen.

Die Erfindung wird im folgenden anhand der Zeichnungen noch näher erläutert.

In der Zeichnung zeigt

Fig. 1 eine schematische Darstellung einer typischen Datenverarbeitungs-Einrichtung unter Verwendung von seriell verbundenen Schieberegistern;

F i g. 2 und 3 erläuternde Zeitsteuerdiagramme;

F i g. 4 eine schematische Darstellung eines erfin- 4u dungsgemäßen Schieberegisters;

Fig.5 ein ausführlicheres Schaltbild des Registers nach Fig.4;

F i g. 6 ein weiteres erläuterndes Zeitsteuerdiagramm.

In Fig. 1 sind drei miteinander verbundene Schieberegister A, Bund Cvorgesehen, die jeweils eine Vielzahl von einzelnen Datenspeicherzellen aufweisen und durch drei Arten von Signalen gesteuert werden, nämlich:

1. ein Haupt-Taktsteuersignal, das aus einer sich wiederholenden Folge von Impulsen besteht, die ^so auf die Anzahl der Speicherzellen in den Registern A, Bund Cbezogen ist;

2. geeignete binäre Steuersignale a', b', c', die in einem Zustand den Durchgang der Haupt-Taktsteuerimpulse zu dem entsprechenden Register ermöglichen und die im anderen Zustand den Hindurchgang dieser Haupt-Taktsteuerimpulse verhindern;

3. binäre Steuersignale Aa, Ab, Ac, Bb, Ba usw., die bei einem Zustand den Hindurchgang des Ausganges eines Registers zu den verbleibenden Registern ^6υ ermöglichen und im anderen Zustand diesen Hindurchgang von Daten verhindern.

Bei dieser Anordnung werden, wenn ein Steuersignal, beispielsweise das Signal a'einen Zustand synchron mit der Schwingungsform des Haupt-Taktsteuerimpulses ändert, die in den Zellen des Registers A gespeicherten Daten bei Auftreten jedes Taktsteuerimpulses von einer Zelle zur nächsten verschoben. Wenn z. B. die Signale c' und Ca außerdem ihren Zustand ändern, so daß das Register Cebenfalls eine Folge von Haupt-Taktsteuerimpulsen empfängt und der Ausgang von dem Register A das Eingangssignal Ca für das Verknüpfungsglied cq liefert dessen Ausgang das Eingangssignal an das Register C liefert, so wird die vorher in den Zellen des Registers A gespeicherte Information Zelle für Zelle in da? Register C übertragen. Am Ende einer Folge von Haupt-Taktsteuerimpulsen können die genannten Signale in den anderen Zustand eingestellt werden, um eine weitere Übertragung von Daten zu verhindern. Zu diesem Zeitpunkt könnten die in dem Register A gespeicherten Daten entweder eine genaue Nachbildung der vorher in dem Register Cgespeicherten Daten oder eine logische oder arithmetische Funktion irgendeines der Register oder einer Kombination hiervon sein, und zwar entsprechend der Eigenschaften der zur Steuerung der Dateneingänge ^u den verschiedenen Registern verwendeten Schaltungen.

Bei einem praktischen System erleiden die durch jede der Verknüpfungsschaltungen a, b, c hindurchlaufenden Signale eine Zeitverzögerung, und in ähnlicher Weise kann die Änderung des Ausgangs von einer Speicherzelle relativ zu dem Taktsteuerimpuls verzögert werden. Wenn die Verzögerungen durch die verschiedenen Verknüpfungsglieder a, b, c ungleich und größer als die Verzögerung der Speicherzelle sind, kann sich eine Fehlübertragung von Daten ergeben. Wenn beispielsweise, wie es in F i g. 2 gezeigt ist, die Verzögerung durch die Verknüpfungsschaltung a größer ist als die Kombination der Verzögerung durch das Verknüpfungsglied Zj, ein Verknüpfungsglied ab und den Ausgang der letzten Speicherzelle in dem Register ß, so gehen Daten verloren, wenn die Steuersignale zur Übertragung von Daten von dem Register B zum Register A angelegt werden. Dies ergibt sich daraus, daß zur Zeit t\ der Ausgang der letzten Speicherzelle des Registers B so geändert wird, daß er den vorhergehenden Zustand der vorletzten Speicherzelle darstellt, und daß zur Zeit h der Eingang an das Register A sich im vorhergehenden Zustand der vorletzten Zelle von B befindet. Diese Daten werden in das Register A übertragen, und der vorhergehende Zustand der letzten Speicherzelle des Registers B geht verloren. Diese fehlerhafte Zeitsteuerung der Taktsteuerausgänge von den Verknüpfungsgliedern a, b, c wird Taktsteuer-Verzerrung genannt. Im Idealfall sollte die Schwingungsform der Zeitsteuerung so sein, wie es in F i g. 3 dargestellt ist, wobei das an das Register A angelegte Taktsteuersignal erscheint, bevor der Ausgang von der letzten Speicherzelle des Registers B seinen Zustand aufgrund des Taktsteuer-Impulsausganges von dem Verknüpfungsglied Λ ändert.

In F i g. 4 ist ein serielles Schieberegister dargestellt, das eine Eingangs-Datenspeicherzelle Ao und eine Ausgangs-Datenspeicherzeile A_n umfaßt, die die Haupt-Taktsteuerimpulse gleichzeitig mit den Eingangs- und Ausgangs-Speicherzellen anderer zugehöriger Register empfangen, wie z. B. die Register, die den Registern B und Cder Anordnung nach Fig. 1 äquivalent sind. Das Register umfaßt außerdem Puffereinrichtungen in Form einer Puffer-Datenspeicherzelle Aoo, deren Eingang mit dem Ausgang der Eingangs-Speicherzelle Ao und deren Ausgang mit dem Eingang der ersten einer Vielzahl von zwischenliegenden Zellen Ai ... A_n-1 verbunden ist. Es sind Schaltungen zur Verarbeitung des Steuersignals s und der Haupt-Taktsteuer-Schwingungsform vorgese-

hen. Die Eingangs- und Ausgangsspeicherzellcn Ao, A₁, sind von einer derartigen Art, daß sich bei in einem Zustand befindlichem Steuersignal 5 keine Wirkung ergibt und bei einem in dem anderen Zustand befindlichen Steuersignal s ein Taktsteuerimpuls bewirkt, daß die Speicherzellen auf den gleichen Zustand eingestellt werden wie ihr Eingang.

Da die Eingangs- und Ausgangszellen Ao, A_n Haupt-Taktsteuerimpulse gleichzeitig mit den ersten und letzten Speicherzellen der anderen Register empfangen, kann sich keine Fehlübertragung von Daten zwischen der letzten Speicherzelle eines Registers und der ersten Speicherzelle eines anderen Registers ergeben. Die Puffer-Speicherzelle Aoo empfängt verzögerte Taktstcuerimpulse oder Taktsteuerimpulse mit ,. einem Zustand, der zu dem der Haupt-Taktsteuerimpulse entgegengesetzt ist, öder ist von einer Art, die auf den Zustand des Eingangs an sie eingestellt ist, und zwar durch Impulse mit einem Zustand, der zu denen, die die erste und letzte Speicherzelle Ao, A_n ansteuern, i₍. entgegengesetzt sind. Die Zeitsteuerung der an die erste Zelle Ao und an die Pufferzelle Aoo angelegten Schwingungsformen ist derart, daß die Pufferzelle den Zustand der ersten Zelle für eine gewisse Zeit speichert, nachdem die erste Zelle ihren Zustand geändert hat. Die r, dazwischenliegenden Speicherzellen Ai bis A„_i empfangen Taktsteuerimpulse von den Verknüpfungsschaltungen, die zeitlich relativ zu den Haupt-Taktsteuerimpulsen derart gesteuert sind, daß die in der Pufferzelle gespeicherten Daten in die Zelle Ai zur gleichen Zeit _;;> übertragen werden, in der auch die Daten in der Zelle A_n-1 zur Zelle A_n übertragen werden.

Die maximal zulässige Wiederholfrequenz der Haupt-Taktsteuerimpulse hängt von den Verzögerungen in den Daten-Übertragungswegen zwischen den Registern ab. ;-, Durch Anordnung der Pufferstufe im Inneren der Schieberegister anstatt außerhalb (in dem Datenübertragungsweg) wird das Taktsteuerungs-Verzerrungsproblem ohne Beeinträchtigung der maximal zulässigen Wiederholgeschwindigkeit zum Fortfall gebracht, die ohne ein Taktsteuer-Verzerrungs-Schutzsystem erzielt wird. Diese Wiederholfrequenz hängt von den Eigenschaften der Bauteile ab, es wurde jedoch eine 8-MHz-lmpulsfolge verwendet und eine Verwendung einer Impulsfolge oberhalb von 15MHz erscheint bei Ί5 manchen Anwendungen möglich.

F i g. 5 zeigt eine praktische Ausführung des Registers nach F i g. 4, und zwar unter Verwendung von TTL-(Transistor-Tr;insistor-Logik)-Bauteilen. Die erste und letzte Speicherzelle Ao, A_n weist die Form eines 5« JK- Flip- Flop FF₀. FF_n auf, die Puffer-Speicherzelle A₀₀ ist aus zwei UND-Gliedern 1,2 und zwei NOR-Gliedern 3, 4 gbildet. und die zwischenliegenden Zellen Ai ... A_n-1 des Registers umfassen D-Flip-Flops FFi... FF_n-. \. Zwei UND-Glieder 5,6 sind zwischen der Ausgangszelle A_n und der vorletzten Zelle A_n-1 eingefügt und zwei weitere UND-Glieder 7, 8 sind am Eingang der ersten Zelle Ao vorgesehen, wobei die Glieder 5, 6, 7 und 8 jeweils ein Steuersignal über drei NAND-Glieder 9, 10 und U empfangen. Die Haupt-Taktsteuerimpulse «> steuern die ersten und letzten Zellen Ao. A, direkt an. und die Haupt-Taktsteuerimpulse steuern die zwischenliegenden Zellen A,... A„_, über NAND-Glieder 12 und 13 an. Somit werden die letzteren Zellen durch Taktsteuerimpulse angesteuert die auf die Haupt-Takt- ^b5 steuerimpulse zeitbezogen sind, und zwar ebenso wie es bei der Pufferzelle Aoo der Fall ist, die durch invertierte Haupt-Taktsteuerimpulse (CLOCK) angesteuert wird. Die Haupt-Taktsteuerimpulse werden von den CLOCK-Impulscn in einer Haupt-Zeitsteuerungseinheit 15 mit Hilfe eines NAND-Gliedes 16 abgeleitet. Die Eigenschaften der /K Flip-Flops A₀ und A_n sind derart, daß, wenn ein logisches EINS-Signal an den /- oder Κ-Eingängen vorhanden ist, wenn ein Taktsteuerimpuls an den C-Eingang auftritt, der (^-Ausgang des Flip-Flops auf eine logische EINS bzw. eine logische NULL eingestellt wird. Wenn eine logische NULL sowohl am /- als auch am K-Eingang anliegt, wenn der Taktsteuerinipuls am C-Eingang auftritt, wird der Zustand des Flip-Flops nicht geändert. Die Verschiebung von Daten in Ao und A_n wird daher durch den Ausgang des Verknüpfungsgliedcs 9 gesteuert, wobei ein logisches EINS-Signal die Einstellung der Zustände der Zellen Ao und A_n entsprechend der Signale an der Daten-Eingangsleitung 14 bzw. an dem Ausgang der Zelle A_n- ι ermöglicht.

Die Eigenschaften der D-Flip-Flops FFi ...FF_n-\ sind derart, daß ein Taktsteuerimpuls von dem Verknüpfungsglied 12 bewirkt, daß der (^-Ausgang auf den gleichen Zustand eingestellt wird, wie der D-Eingang, Bei der Pufferzelle Aoo bewirkt ein CLOCK-Impuls an den Eingängen an die Verknüpfungsglieder 1 und 2, dafl der Ausgang Qoa des_Verknüpfungsgiiedes 3 auf NULL durch eine EINS am Qo- Ausgang des FFo oder auf EINS durch einen EINS-Ausgang des FFo-Flip-Flops eingestellt wird.

F i g. 6 zeigt das entsprechende Zeitsteuerdiagramm Das CLOCK-Signal ist eine kontinuierliche Impulsfolge und das Haupt-Taktsteuersignal wird von dem CLOCK-Signal erzeugt, wobei die Verzögerung in dem Verknüpfungsglied 16 ausreichend ist, um sicherzustellen, daß das CLOCK-Signal auf NULL abfällt, bevor das Haupt-Taktsteuersignal eine logische EINS wird. Daher fällt das Signal CLOCK auf NULL ab, bevor der Haupt-Taktsteuerimpuls wirksam wird, um den Zustand der Zelle A₀ zu ändern, und der Puffer Aoo speichert den vorhergehenden Zustand der Zelle Ao. Wenn irgendeines der Verschiebungs-Ausgangssignale eine logische Null wird, wird der Ausgang von dem Verknüpfungsglied 11 eine EINS, so daß, wenn die Verschiebungs-Zeitsteuersignale an der Leitung 17 auftreten, ein Verschiebungs-Steuersignal an die erste und letzte Zelle Ao, A_n angelegt wird und eine Folge von Taktsteuerimpulsen an die Zellen Ai... A_n- \ angelegt wird.

Somit verhindert die Pufferzelle Aoo wiederum eine Taktsteuerungsverzerrung ohne Verringerung der Datenverarbeitungsgeschwindigkeit der Einrichtung, wobei diese Datenverarbeitungsgeschwindigkeit ausschließlich durch die Eigenschaften der verwendeter Bauteile bestimmt ist. Somit wird für eine festgelegte Art von logischen Elementen eine maximale Datenübertragungsgeschwindigkeit, eine minimale Anzahl vor logischen Elementen und eine minimale Anzahl vor elektrischen Belastungen der Taktsteuerimpulsquelle erreicht. Somit wird eine mit einem äquivalenter parallelen System vergleichbare Verarbeitungsge schwindigkeit erreicht, während gleichzeitig die Vorteile der geringeren Anzahl von Bauteilen und dei geringeren Größe eines seriellen Systems ausgenutzi werden.

Hierzu 4 Blatt Zeichnungen

Claims (7)

Patentansprüche:

1. Datenverarbeitungs-Einrichtung mit einem Schieberegister mit drei oder mehr Speicherzellen, von denen die ersten und letzten Speicherzellen, jedoch nicht alle Zellen von gemeinsamen Taktsteuerimpulsen angesteuert werden, während die übrigen Speicherzeilen von weiteren Taktsteuerimpulsen angesteuert werden, dadurch gekennzeichnet, daß Puffereinrichtungen (Aou) mit dem Eingang zumindestens einer der nicht von den gemeinsamen Taktsteuerimpulsen gesteuerten Speicherzellen (A\) verbunden sind und daß die Puffereinrichtungen (Aoo) von dritten Taktsteuerimpulsen mit der gleichen Nenn-Wiederholfrequenz wie die gemeinsamen Taktsteuerimpuise angesteuert werden.

2. Datenverarbeitungs-Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Folge der Taktsteuerung mit der Taktsteuerung der Puffereinrichtungen (/4oo) beginnt, worauf die Taktsteuerung der durch die gemeinsamen Taktsteuerimpulse angesteuerten Speicherzellen (Ao, A_n) und schließlich die Taktsteuerung der durch die weiteten Taktsteuerimpulse angesteuerten Speicherzellen (A\ bis /4„_i) folgt.

3. Datenverarbeitungs-Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jede von den gemeinsamen Taktsteuerimpulsen angesteuerte Speicherzelle (Ao, A_n) die Form eines JK-Flip-Flops aufweist, und daß jede von den weiteren Taktsteuerimpulsen angesteuerte Speicherzelle (A\ bis A_n-\) die Form eines D-Flip-Flops aufweist.

4. Datenverarbeitungs- Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Puffereinrichtungen (Ax>) zwei UND-Verknüpfungsglieder (1, 2) umfassen, die jeweils mit einem von zwei kreuzgekoppelten NOR-Verknüpfungsgliedern (3, 4) in Reihe geschaltet sind.

5. Datenverarbeitungs-Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die weiteren Taktsteuerimpulse und/oder die dritten Taktsteuerimpulse auf die gemeinsamen Taktsteuerimpulse zeitlich oder logisch bezogen sind.

6. Datenverarbeitungs-Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Vielzahl von Schieberegistern (A, B, C) gemäß einem der vorhergehenden Ansprüche vorgesehen ist, die seriell miteinander verbunden sind.

7. Datenverarbeitungs-Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die gleichen gemeinsamen Taktsteuerimpulse getrennt steuerbar sind so daß keine Impulse angelegt werden wenn sie nicht benötigt werden.