DE2157515A1 - Digitale Datenverarbeitungs-Einrichtung - Google Patents
Digitale Datenverarbeitungs-EinrichtungInfo
- Publication number
- DE2157515A1 DE2157515A1 DE19712157515 DE2157515A DE2157515A1 DE 2157515 A1 DE2157515 A1 DE 2157515A1 DE 19712157515 DE19712157515 DE 19712157515 DE 2157515 A DE2157515 A DE 2157515A DE 2157515 A1 DE2157515 A1 DE 2157515A1
- Authority
- DE
- Germany
- Prior art keywords
- clock control
- control pulses
- pulses
- controlled
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/007—Digital input from or digital output to memories of the shift register type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Control Of Position, Course, Altitude, Or Attitude Of Moving Bodies (AREA)
- Shift Register Type Memory (AREA)
Description
Dl· Erfindung b·zieht eioh auf digital· Datenverarbeitungs-Einrichtungen,
wi· z. B. Rechner und Verarbeitung·" einrichtungen eowie in anderen Vorrichtungen verwendete Anordnungen
von logischen Kiementen, wobei eine Vielzahl von in Reihe geschalteten Schieberegistern zur Verarbeitung von
Daten verwendet wird, und wobei «loh die Erfindung auch auf
derartige Register an si eil besiebt·
Einer der hauptsächlichen Vorteile derartiger in Reihe geschalteter Einrichtungen besteht darin, daß die Anzahl
von elektrischen oder elektronischen Bauteile verglichen mit parallelgeschalteten Einrichtungen, bei denen die Daten
gleichzeitig an eine Vielsahl von Kanälen abgegeben werden, die jeweils getrennt sind» wodurch sich eine Verdoppelung
der Bauteile ergibt, stark verringert ist. Ein schwerwiegender
Nachteil der in Reihe geschalteten Einrichtungen besteht jedoch verglichen mit parallelgeschalteten Einrichtungen
in der zur Verarbeitung von Daten erforderlichen Zelt. Bei parallelen Einrichtungen werden alle Bits eine·
Wortes im wesentlichen gleichzeitig verarbeitet, während
209823/1023
di· Bit* bei in Reih· geschalteten Einrichtungen aufeinanderfolgend oder reihenweise verarbeitet werden, was eindeutig
eine größere Zeit erfordert. Somit ist es anzustreben, daß
die Datenverarbeitungsgeschwindigkeit oder Zeit bei in Reihe geschalteten Einrichtungen nicht weiter durch Zeltsteuerpro-
verfcleinert bzw«
blemeYvergrößert wird. Zur Zeit werden TaktSteuersignale bei in Reihe geschalteten Einrichtungen über jeweilige Gatterschaltungen zu den Registern geführt, wobei jede Gatterschaltung eine eigene Zeitverzögerung aufweist» und wobei die ZeitVerzögerungen unvermeidlich ungleichmäßig sind. Wenn dies der Fall 1st und die Verzögerungen außerdem kleiner als die Verzögerungen der einzelnen Speicherzellen der jeweiligen Register sind, kann sich eine FehlUbertragung von Daten ergeben. Diese ungenaue Zeitsteuerung von Takt Steuersignalen durch die Gatterschaltungen wird Takiateuer-Veraerrung genannt, und zu ihrer Vermeidung müssen bei bekannten Anordnungen zusätzliche Zeitverzögerungen eingeführt werden» wodurch sich das unerwünschte Ergebnis ergibt, daß die sur Verarbeitung von Daten erforderliche Zeit vergrößert wird·
blemeYvergrößert wird. Zur Zeit werden TaktSteuersignale bei in Reihe geschalteten Einrichtungen über jeweilige Gatterschaltungen zu den Registern geführt, wobei jede Gatterschaltung eine eigene Zeitverzögerung aufweist» und wobei die ZeitVerzögerungen unvermeidlich ungleichmäßig sind. Wenn dies der Fall 1st und die Verzögerungen außerdem kleiner als die Verzögerungen der einzelnen Speicherzellen der jeweiligen Register sind, kann sich eine FehlUbertragung von Daten ergeben. Diese ungenaue Zeitsteuerung von Takt Steuersignalen durch die Gatterschaltungen wird Takiateuer-Veraerrung genannt, und zu ihrer Vermeidung müssen bei bekannten Anordnungen zusätzliche Zeitverzögerungen eingeführt werden» wodurch sich das unerwünschte Ergebnis ergibt, daß die sur Verarbeitung von Daten erforderliche Zeit vergrößert wird·
Die Aufgabe der vorliegenden Erfindung besteht darin,
eine digitale Datenverarbeitungs-Einrichtung zu schaffen, die eine Vielzahl von in Reihe geschalteten oder seriellen
Schieberegistern aufweist und bei der die Tatkateuerverzerrung ohne Beeinträchtigung der Datenverarbeitungsgeschwindigkeit
in Fortfallgebracht wird.
Entsprechend einem Grundgedanken der Erfindung umfaßt ein Schieberegister drei oder mehr Datenspeicherzellen,
von denen zumindest die erste und letzte Speicherzelle, jedoch nicht alle Zellen von gemeinsamen Taktsteuerimpul-
mrnn angesteuert wurden, sowie Puffereinrichtungen, die sri.t
20m3/f023
dem Eingang zumindest einer der nicht von den gemeineamen
Takteteuerimpulaen angesteuerten Speicherzellen verbunden
sind, wobei diese letzteren Speicherzellen durch weitere
Taktsteuerirapuise angesteuert werden, die auf diese gemeinsamen Taktsteuerimpulse zeit- oder logisch bezogen sind,
und wobei die Puffereinrichtungen von auf die gemeinsamen Takts teuerimpul se zeit- oder logisch bezogene Taktsteuer«· impulse oder durch die weiteren Taktsteuerimpulse angesteuert werden.
Taktsteuerirapuise angesteuert werden, die auf diese gemeinsamen Taktsteuerimpulse zeit- oder logisch bezogen sind,
und wobei die Puffereinrichtungen von auf die gemeinsamen Takts teuerimpul se zeit- oder logisch bezogene Taktsteuer«· impulse oder durch die weiteren Taktsteuerimpulse angesteuert werden.
Die gemeinsamen Taktsteuerirapulse können getrennt
steuerbar sein, so daß die Impulse nicht angelegt werden, bevor sie benötigt werden.
steuerbar sein, so daß die Impulse nicht angelegt werden, bevor sie benötigt werden.
Entsprechend einem weiteren Grundgedanken der Erfindung wird eine digitale Datenverarbeitungs-Einrichtung geschaffen,
die eine Vielzahl von Schieberegistern der oben ausgeführten Art umfaßt, die in Reihe oder seriell zusammenge
schaltet sind.
Die Verwendung von Puffereinrichtungen in jedem Register ergibt die notwendige Zeitverzögerung zur Vermeidung der Taktsteuerverzerrung, die Lage dieser Puffereinrichtungen
ist jedoch derart, daß sich keine Vergrößerung der Datenverarbeitungsgeschwindigkeit über und oberhalb
der maximalen Geschwindigkeit ergibt, die durch die eigenen Zeitverzögerungen der verwendeten Bauteile festgelegt ist.
der maximalen Geschwindigkeit ergibt, die durch die eigenen Zeitverzögerungen der verwendeten Bauteile festgelegt ist.
Eine erfindungsgemäße digitale Datenverarbeitungs-Einrichtung
findet viele Anwendungen und kann beisplels-
209823/1023
BAD ORIGINAL
weise vorteilhaft bei der Verarbeitung von Daten von Navigationshilfen
und Trägheits-Navigationssystemen sovie
in der Maschinenraum-Steuerung von Navigationeausrüatungen
in Schiffen verwendet werden. E» kann außerdem zur
Verarbeitung und Weiterleitung von Nachrichten verwendet werden, die über ein Nachrichten-Netzwerk zu und von einem
Nachrichten-Schaltrelais--2entrum Übertragen werden.
Weiterhin kann die Erfindung auf "On L:ine"-Pro2eßsi;euerungen
Übertragungs-Anschlußgeräte mit einen: größeren Rechner
und auf ein Lufteinlaß-Steuersy3te® für eine Gasturbine
angewandt werden, bei der die digitale Datenvsrarbeitungs-Einrichtung
zur Erzeugung von Steuersignalen für Einrichtungen verwendet wird, die zur Verhinderung des
Lufteinlaeses an die Gasturbine betätagbar sind·
¥eitere Einzelheiten und Vorteile tier Erfindung ergeben
sich aus den Unteransprüchen«,
Die Erfindung wird im folgenden anhand der Zeichnungen
noch näher erläutert.
Fig. 1 ein· schomatieche Dqreteilung einer typischen
D&tenverarbeitunge-Einrichtung unter Verwendung
von seriell verbundenen Schieberegistern*
Fig. 4 eine schematische Darstellung eines erfindungegemäßen
Schieberegistera;
203823/1023
BAD ORfGINAL
Fig. 5 «in ausführlichere» Schaltbild dee Register· nach Fig. 4}
In Fig. 1 sind drei miteinander verbundene Schieberegister A, B und C vorgesehen» die jeweils eine Vielzahl
von einzelnen Datenspeicherzellen aufweisen und durch drei Arten von Signalen gesteuert werden, nUuslich:
1. ein Haupt-Takt Steuersignal,' das aus einer sich wie*·
derholenden Folge von Impulsen besteht, die auf die Anzahl
der Speicherzellen in den Registern A, B und C bezogen istj
2. geeignete binäre Steuersignale A1, B1, C1, die in
einem Zustand den Durchgang der Haupt-Taktsteuerimpulse zu
dem entsprechenden Register ermöglichen und die im anderen Zustand den Hindurchgang dieser Haupt-Takteteuerimpulse verhindern;
3« binäre Steuersignale Aa, Ab, Ac, Bb, Ba usw., die
bei einem Zustand den Hindurchgang des Ausganges eines Registers z"u den verbleibenden Registern ermöglichen und im
anderen Zustand diesen Hindurchgang von Baten verhindern·
Bei dieser Anordnung werden, wenn ein Steuersignal, beispielsweise das Signal A* einen Zustand synchron mit
der Schwingung»form des Haupt-Taktsteuerimpulses ändert,
die in den Zellen des Register» A gespeicherten Daten bei
Auftreten jede» Takteteuerimpulses von einer Zelle zur
209823/1023
nächsten verschoben. Wenn z. S. die Signale B' und Ab
außerdem ihren Zustand iindern, so daß das Register B ebenfalls eine Folge von Haupt-Taktsteuerimpulsen empfängt
und der Ausgang von dem Register B das Eingangssignal Cb für das Register C liefert, so wird die vorher
in den Zellen des Registers B gespeicherte Information Zelle für Zelle in das Register A übertragen. Abi
Ender-einer Folge von Haupt-Takts teuerinipul sen können
die genannten Signale in den anderen Zustand eingestellt werden, um eine weitere Übertragung von Daten zu verhindern.
Zu diesem Zeitpunkt könnten die in dem Register A gespeicherten Daten entweder eine genaue Nachbildung der
vorher in dem Register B gespeicherten Daten oder eine logische oder arithmetische Funktion !irgendeines der Register
oder einer Kombination hiervon aain, und zwar entsprechend der Bigenschaften dar zur Steuerung dez*
Dateneingänge zu den verschiedenen Registern verwendeten Schaltungen.
Bei einen praktischen System erleiden die durch jedes
der Gatterschaltungen a, b, c hindurchlaufenden Signale
eine Zeitverzögerung, und in ähnlicher Weise kann die Änderung des Ausgangs von einer Speicherzelle relativ
zu dem Taktsteuerimpuls verzögert warden. Wenn die
Verzögerungen durch die verschiedenen Gatter a, bt c ungleich
und größer als die Verzögerung dar Speicherzelle sind, kann sich eine Fehlübertragring γοη Daten ergeben.
Wenn beispielsweise, wi» es in Fig. 2 gezeigt ist, die Verzögerung durch die Gatterschaltung a größer ist als
die Kombination d*r Verzögerung durch das Gatter b, t»in
Gatter ab und den Ausgang der letzten Speicherzelle in
209823/1023
BAD ORIGINAL
dem Register B1 30 gehen Daten verloren, wenn die Steuersignale
zur Übertragung von Daten von dam Register B zum
Register A angelegt werden. -Dies ergibt sich daraus, daß
zur Zeit t.. der Ausgang der letzten Speicherzelle des Registers
B so geändert wird, daß er den vorhergehendes. Zustand der vorletzten Speicherzelle darstellt, und da£ zur
Zeit t2 der Eingang an das Register. A sich im vorhergehenden
Zustand der vorletzten Zelle von B befindet. Diese Daten werden in das Register A übertragen, und der vorhergehende
Zustand der letzten Speicherzelle des Registers B geht verloren. Diese fehlerhafte Zeitsteuerung der Tsktsteuerausgange
von den Gattern a, b, c wird Taktateueriferzerruiig
genannt. Im Idealfall sollte die Schwingungsform
der Zeitsteuerung ao sein, wie es in Fig. 3 dargestellt ist, wobei das an das Register A angelegte Taktat
euer signal erscheint, bevor der Ausgang von der letzten Speicherzelle des Registers B seinen Zustand aufgrund
des Taktsteuer-Impulsaueganges von den Gatter b ändert.
In Fig. k ist ein erfindungogamä^ea serielles Schieberegister
dargestellt, das eine Eingangs-Datenspeichezzelle
Ä- und eine Auegangs-Datenspeicherzelle A umfaßt, die die
Haupt-Taktsteuerimpulse gleichzeitig mit den Eingangs- und Ausgänge-Speicherzellen anderer zugehöriger Register empfangen,
wie z. B. die Register, die den Registern B und C der Anordnung nach Fig. 1 äquivalent sind. Das Register umfaßt
außerdem Puffereinrichtungen in Form einer Puffer-Datenspeicherze.tle
Aq0, deren Eingan; mit detn Ausgang der
Eiiigangs-Speicherselle AQ und deren Ausgang mit dem Eingang der ersten einer Vielzahl von zwi3chenllegenden Zellen
A. ... A verbunden ist. Es sind Schaltungen zur Verar-
209823/1023
BAD ORIGINAL
beitung des Steuersignale β und der Haupt-Taktβteuer-Schwingungsform
vorgesehen. Die Eingangs- und Ausgange» Speicherzellen A0, A sind von einer derartigen Art, daß
sich bei in einem Zustand befindlichem Steuersignal £
keine Wirkung ergibt und bei einem in dem anderen Zix~
9tβ\id befindlichen Steuersignal s ein Taktsteuerimpuls
bewirkt, daß die Speicherzellen auf den gleichen Zustand eingestellt verdau, wie ihr Eingang.
die Eingang·- und Ausgange£«11en Aq, A Haupt-Tmktsteuerimpitlss
gleichzeitig mit den ersten und letzten Speicherzellen der anderen Register empfangen, kann
sieh keine Fehltibortragung von Daten zwischen der letzten
Speicherzelle eines Registers und dor ersten Speicherzelle
sines anderen Registers ergeben. Die Puffer-Speieher
stelle A-.- empfängt verzögerte Tak'tsteusrircpulsi» cder
Taktβ teuerimpulse mit einem Zustand, der zu d«m der Eaupt-Taktstauerimptilse
entgegengesetzt ist, oder iöt von einer Art, die auf den Zustand des Eingangs an sie eingestellt
ist, und zwar durch Impulse mit einem Zustand, der zu
denen, die dio erwte und letzte Speicherzelle AQ, Λ an·
steuern, entgegengesetzt sind. Die Zeitsteuerung der an die erste Zelle AQ und an die Pufferzelie A00 angelegten
Schwingungsfoxmen ist derart, defl die Puff erzeile den Zustand
der ersten Zelle für eine gewisse Zeit speichert, nachdem die ei stan Zelle ihren "Zustand geändert hat. Die
dazwischenliegenden Speicherzellen A1 bl* A empfangen
Taktsteuerimpu3.se von den Gatterschaltungen, die seitlich
relativ zu den Haupt-Taktsteuerimpulsen derart gesteuert
sind, daiä öle in der Pufferzelle gespeicherten Daten in
die Zelle A. zur gleichen Zeit übertreten werden, in der
209823/1023
auch die Daten in der ZsIIe A „ ζητ Zeil® A ÜLhQ&tir^&em
si.« t a -**
werden·
Die maximal zulässig® ¥±#der-JioIfröqia©aK das· Ite^ ■!;<*>
Taktsteuerimpv.lse hängt von cl»a V©EiS58^e.ctssag©a isa ö®h B&
ten-Übertragurigswtigeii zwischen d(m R^g1Istora afe
Ordnung der Puffer» fciifa is« Χηηβκ*βκ. der Se&±efe©3pcg3,
statt außerhalb (in dea DAtenUbc^t.r-aguagswsg) wird
Takteteuerungii-Veraet-rMögeprofeieis αίικ®
der maximal i5tlä*ftigs»a ¥ied®3pholgijs
fall gebrapbt, dia ohne #Äa T&i£tstarnet
erzielt wird. Bie*® Wiedes'hd
Eigenschaften d&r Bauteil.« %1>9 c-β mi.yde ^Θύ&οϊι mfn@
8»M!3s-£upulsfol£:e verw«nd«t wad «in® Verweads^ssg- oäsaes?
pulsfolge oberhalb tos t5 MHs ©s^acSaeiKt bei 8s®£E©&©a
Wendungen möglich.
Fig* 5 κ«igt «ine p&nüctlaoaa Ausführmsts des Regieter
n&cb Fiff· 4, und zwar unter YortMmdUsng; von TTL-C Tran si«
etor"Transietcr«-LO(Sik)-Dautfe41?i«Jo file<
erste; und letzt®
Speicherselle AQ, A weist die Fern «ines JK-Fllp»Plop
F0, F auf, die Puffer-SpeichersseH® AQQ ist »iss swei
UWD-G*ttern '», 2 und swei HOS-&att#r» 3, 4 gebildet t und
die swisehenliegenden Zellen A. .«. A n«t dee κ·βΑβ^βΣ>*
umfassen D-Flip-Flops FF1 ... FFn-1. 2wei UND-Gatter 5» 6
sind zwischen der Ausgangszeile A_ un4 der vorletzten Zelle A-1 eingefttgt, und zwei weitere UND-Gatter 7, 6
sind a» Eingang der ersten Zelle A. vorgesehen, we'o»! die
Gatter 5t 6» ? und 8 jeweils ein Steuersignal über drei
NAND-Gatter 9» 10 und It empfangen. Dle Haupt-TaktSteuerimpulse
steuern die ersten und letzten Zellen AQt An direkt
an, und die Haupt-Taktβteuerimpulaβ steuern die zwl-
209123/1013
0RK31NAL INSPECTED
21S151S
Α., *. c * L .. Steif ;7.5.;<?9=-$ye.t t
Sa;r»lt ίι3λη:1οκ - ίί-i β Ist^tsxröit
Sf^i t*>iIS''-'?it!;f3ii'vir?'^fi'S'*: s'j^'"? i'v "1 ^*- Κΐ*:
lape ßisi' elms LogiiOrt© SI
Signal ss
®tim<
'iKpals -se
- trncs A
<&l, die Ma^veiL^as «3^
ii.tspjpeciscaö der Sigfitat
(ΒΑΤΑ ΧΙ*} baif« a:a de»;
a»
Daten
Di· l±geneeh*ft#ri-der O-Plip-Flope 1 η_^
mind derartf d^ß ein Tektateuerimp^ls von dem G&tf©r
bewirkt, daß der Q-Auageng m;f den gleichen Zuetand eingestellt
wird, wie der D-Eingang* Bei der Fiafferselle
bewirkt ein CLOCK«Inpule an den Eingängen an die Gatter
1 und 2, daß der Ausgang QQQ des Gatters 3 auf MULL durch
eine BIKS am ^-Ausgang des FF0 oder auf EINS durch einen
BIMS-Aasfang des rFo-Flip-Plops eingestellt wird.
209823/1023
ORIGINAL INSPECtEO
Fig· 6 zeigt das entsprechende Zeitsteuerdiagraam.
Das CLOCK-Signal isli eine kontinuierliche Impulsfolge,
und das Haupt-Taktsteuersignal wird von dem CLOCK-Signal
erzeugt, wobei die Verzögerung in dem Gatter i6 ausreichend
ist, um sicherzustellen, daß das CLOCK-Signal auf NULL abfällt, bevor das Haupt-Taktateuersignal eine logisch·
SZNS wird. Daher fällt das Signal CLOCK auf NULL
ab, und der Puffer A00 speichert den vorhergehenden,Zustand
der Zelle AQ, bevor der Haupt-Taktsteuerimpule
wirksam wird, «a den Zustand der Zolle A_ zu lindern·
Venn irgendeine« tor V«rechiebunga»Ausgangssignale eine
logisohe ROLL wird, wird dor Ausgang von dem Gatter 11
eine SHfS, so des", wenn die Verechlebunge-Zei te teuer signale
an der Leitung 17 auftreten, ein Versehiebungs-Steuersignal
an die erste und letzte Zelle Aq, A angelegt
wird und eine Folge von Taktsteuerimpulsesi an die
Zellen A1 ··· A * angelegt wird.
Somit verhindert die Pufferzelle AQ0 wiederum ein«
Taktsteuerungsverserrung ohne Verringerung der Datenverarbeitungsgeschwindigkeit
der Einrichtung, wobei diese Datenverarbeitungsgeschwindigkeit ausschließlich durch
dl· ligensohaften der verwendeten Bauteile bestimmt ist. Somit wird für eine festgelegte Art von logischen Elementen
eine maximale Datenübertragungegeschwindigkeit, •in· minimal· Anzahl von logischen Elementen und ein·
minimal« Anzahl von elektrischen Belastungen durch die Erfindung erreicht· Somit wird eine mit einem äquivalenten
parallelen System vergleichbare Verarbeitungsgeschwin· digk*it erreicht, wKhrend gleichzeitig die Vorteile der
geringeren Anzahl von Bauteilen und der geringeren GrBO*
eines seriellen Systeme ausgenutzt werden.
209823/1023 V
Claims (1)
- Patentanspruch»Datenverarbeitungs-Einrichtung mit einem Schieberegister, dadurch gekennzeichnet , daß das Schieberegister drei oder nehr Speicherzellen (A0 ·.· A), von denen die ersten und letzten Speicherzellen (A-, A ), jedoch nicht alle Zellen von gemeinsamen Taktsteuerisipulsen angesteuert werden, sowie Puff er einrichtungen umfaßt, die mit dem Eingang zumindest einer der nicht von den gemeinsamen Taktβteuerimpulsen gesteuerten Speicherzellen (A1) verbunden 1st, wobei die letzteren Speicher» zellen durch weitere Taktsteuerimpulse angesteuert werden, die auf die gemeinsamen Taktsteuerimpulse zeitlich oder logisch bezogen sind, und wobei die Puffereinrichtungen (A00) von zeitlich oder logisch auf die gemeinsamen Taktet euerlnpulsen oder durch die oben genannten weiteren Takt·teuerimpulse angesteuert werden.2· Datenverarbeitungs-Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die gemeinsamen TaktSteuerimpulse getrennt steuerbar sind, so daß keine Impulse an· gelegt werden, wenn sie nicht benötigt worden.3. Datenverarbeitungs-Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß Jede von den gemeinsamen Taktsteuerimpulsen gesteuerte Zelle (AQ, A) dl· Form elnss JK-Flip-Flopβ aufweist, und daß jede von den weiteren Takteteuerimpulsen ang«uteuerte Zolle (A* ... A_ die Form eines D-Flip-Flops aufweist.209123/1023k, Datanvararbaitunfs-Xlnrlchtunf nach Anapruoh 3, dadurch gakanasaiahnat, dafi dia Puffarainrichtuacan ( swat UND-Gattar (1, 2) iurfaammn, dia j«walla »it ainaa ▼ob aval kraussakoppaltaa MOÄ-Gattam (3, k} varbundaa aind.5· DatanTararbaitunfe-Binrichtung,. durch alna VialmahX von 9ehiabara^iatarn (A, B( C) mach ainaa dar Torharf*handan Anaprucha« vobai dia (A1 B, C) in £aiha au«■—Tig:a«ahaltat »ind.20SI23/1023
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB5618970A GB1368962A (en) | 1970-11-26 | 1970-11-26 | Data processing apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2157515A1 true DE2157515A1 (de) | 1972-05-31 |
DE2157515B2 DE2157515B2 (de) | 1981-05-27 |
DE2157515C3 DE2157515C3 (de) | 1982-01-21 |
Family
ID=10475978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2157515A Expired DE2157515C3 (de) | 1970-11-26 | 1971-11-19 | Digitale Datenverarbeitungs-Einrichtung |
Country Status (5)
Country | Link |
---|---|
US (1) | US3753241A (de) |
DE (1) | DE2157515C3 (de) |
FR (1) | FR2115397B1 (de) |
GB (1) | GB1368962A (de) |
IT (1) | IT945136B (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4409671A (en) * | 1978-09-05 | 1983-10-11 | Motorola, Inc. | Data processor having single clock pin |
JPS5916053A (ja) * | 1982-07-16 | 1984-01-27 | Nec Corp | パイプライン演算装置 |
US4949249A (en) * | 1987-04-10 | 1990-08-14 | Prime Computer, Inc. | Clock skew avoidance technique for pipeline processors |
US4879718A (en) * | 1987-11-30 | 1989-11-07 | Tandem Computers Incorporated | Scan data path coupling |
US5293626A (en) * | 1990-06-08 | 1994-03-08 | Cray Research, Inc. | Clock distribution apparatus and processes particularly useful in multiprocessor systems |
JPH0520887A (ja) * | 1990-11-21 | 1993-01-29 | Nippon Steel Corp | シフト回路及びシフトレジスタ |
JPH0512157A (ja) * | 1991-06-29 | 1993-01-22 | Nec Corp | シリアルデータ伝送装置 |
US6441666B1 (en) | 2000-07-20 | 2002-08-27 | Silicon Graphics, Inc. | System and method for generating clock signals |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3398403A (en) * | 1958-04-21 | 1968-08-20 | Bell Telephone Labor Inc | Data processing circuit |
US3274566A (en) * | 1966-02-15 | 1966-09-20 | Rca Corp | Storage circuit |
US3543243A (en) * | 1967-09-13 | 1970-11-24 | Bell Telephone Labor Inc | Data receiving arrangement |
US3593298A (en) * | 1970-02-19 | 1971-07-13 | Burroughs Corp | Digital storage system having a dual-function segmented register |
US3670179A (en) * | 1970-10-22 | 1972-06-13 | Rca Corp | Electrical circuit |
-
1970
- 1970-11-26 GB GB5618970A patent/GB1368962A/en not_active Expired
-
1971
- 1971-11-18 US US00199955A patent/US3753241A/en not_active Expired - Lifetime
- 1971-11-19 DE DE2157515A patent/DE2157515C3/de not_active Expired
- 1971-11-24 IT IT54327/71A patent/IT945136B/it active
- 1971-11-25 FR FR7142219A patent/FR2115397B1/fr not_active Expired
Non-Patent Citations (1)
Title |
---|
NICHTS ERMITTELT * |
Also Published As
Publication number | Publication date |
---|---|
DE2157515B2 (de) | 1981-05-27 |
FR2115397B1 (de) | 1976-09-03 |
DE2157515C3 (de) | 1982-01-21 |
FR2115397A1 (de) | 1972-07-07 |
US3753241A (en) | 1973-08-14 |
IT945136B (it) | 1973-05-10 |
GB1368962A (en) | 1974-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2317687C3 (de) | Pufferspeichersystem | |
DE3223658C2 (de) | System und Verfahren zur Umwandlung eines zwischenzeilenlosen Videosignals in ein Zwischenzeilenvideosignal | |
DE1281194B (de) | Verknuepfungsnetzwerk mit einer Lernmatrix | |
DE2717311C3 (de) | Datenprozessor | |
DE4129657C2 (de) | Programmierbare Frequenzteiler-Einrichtung | |
DE2549626B2 (de) | Analog-Digital-Wandler | |
DE1474388C3 (de) | Schieberegisterspeicherstufe mit Feldeffekttransistoren | |
DE2853240C2 (de) | ||
DE3722907C2 (de) | ||
DE2157515A1 (de) | Digitale Datenverarbeitungs-Einrichtung | |
DE2656086A1 (de) | Rechnersystem | |
DE2216465C3 (de) | Asynchrone Pufferanordnung | |
DE2461091C3 (de) | Gerät zur Erfassung und Weitergabe der Anzahl von ein bestimmtes Ereignis repräsentierenden Signalen | |
DE2822896C2 (de) | ||
DE3333366A1 (de) | Aufloesungsnetzwerk fuer zuletzt erfolgte benutzungen | |
DE3018509C2 (de) | Schieberegister | |
EP0213584B1 (de) | Schaltungsanordnung mit einer matrixförmigen Speicheranordnung zur variabel einstellbaren Verzögerung digitaler Signale | |
DE2846925C2 (de) | Mikrocomputer-Netzwerk mit mehreren an mindestens einen Systembus angekoppelten Mikrocomputer-Moduln | |
DE2146108A1 (de) | Synchrone Pufferanordnung | |
DE2143470A1 (de) | Codewandler | |
DE2813965A1 (de) | Schieberegister | |
DE1774168A1 (de) | UEbertragungs- und Speicherstufe fuer Schieberregister und aehnliche Anordnungen | |
DE4422784C2 (de) | Schaltungsanordnung mit wenigstens einer Schaltungseinheit wie einem Register, einer Speicherzelle, einer Speicheranordnung oder dergleichen | |
DE3331043C2 (de) | ||
DE2033648C3 (de) | Steuerverfahren und Anordnung zur Durchschaltung von PCM-Kanälen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
OGA | New person/name/address of the applicant | ||
C3 | Grant after two publication steps (3rd publication) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: BRITISH AEROSPACE PLC, LONDON, GB |
|
8328 | Change in the person/name/address of the agent |
Free format text: WALLACH, C., DIPL.-ING. KOCH, G., DIPL.-ING. HAIBACH, T., DIPL.-PHYS. DR.RER.NAT. FELDKAMP, R., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |