DE1281194B - Verknuepfungsnetzwerk mit einer Lernmatrix - Google Patents

Verknuepfungsnetzwerk mit einer Lernmatrix

Info

Publication number
DE1281194B
DE1281194B DEJ31168A DEJ0031168A DE1281194B DE 1281194 B DE1281194 B DE 1281194B DE J31168 A DEJ31168 A DE J31168A DE J0031168 A DEJ0031168 A DE J0031168A DE 1281194 B DE1281194 B DE 1281194B
Authority
DE
Germany
Prior art keywords
output
input
circuit
signal
learning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEJ31168A
Other languages
English (en)
Inventor
Raymond John Barbetta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1281194B publication Critical patent/DE1281194B/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615Address space extension
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615Address space extension
    • G06F12/0623Address space extension for memory modules
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733Controllable logic circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Health & Medical Sciences (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Multi Processors (AREA)
  • Executing Machine-Instructions (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Devices For Executing Special Programs (AREA)

Description

BUNDESREPUBLIR DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. C!.:
G06f
Deutsche Kl.: 42 m3 -15/18
Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:
P 12 81 194.8-53 (J 31168)
25.Juni 1966
24. Oktober 1968
Die Erfindung betrifft ein Verknüpfungsnetzwerk mit einer Lernmatrix, das einer Vielzahl von Eingabeinformationen eine bestimmte Anzahl von Ausgangsinformationen zuordnet, bei dem in einer Lernphase bestimmten Eingangsbedingungen entsprechend bistabile Speicherelemente eingestellt werden und bei dem in einer danach folgenden Kannphase der Einstellung der Speicherelemente entsprechend Ausgangssignale in Abhängigkeit von entsprechend angelegten Eingangssignalen abgegeben werden.
Um modernen Fertigungsmethoden gerecht zu werden, die auch in der Elektronik auf eine Massenherstellung von Geräten und Vorrichtungen zielen, ist es wünschenswert, zu ihrem Aufbau ein Grundbauelement zu verwenden, das dann in entsprechender Anzahl je nach dem Verwendungszweck angewendet wird. Damit läßt sich auch dann der Anteil der Herstellungskosten stark herabdrücken, wenn ein solches Gerät nur in geringer Stückzahl aufgelegt wird. Die Kosten sind aber schon dann erheblich, wenn verschiedene Typen von Grundbausteinen verwendet werden müssen.
Auf der anderen Seite existieren eine große Anzahl von elektronischen Schaltungsanordnungen, die jeweils zur Durchführung einer anderen Aufgabe dienen und speziell für diesen Verwendungszweck aufgebaut sind. Hierunter fallen Ringzähler, Frequenzteiler, Zeichenerkennungsschaltungen und Impulsgeneratoren, die zur Steuerung des Datenflusses in datenverarbeitenden Anlagen dienen, um nur einige Beispiele aufzuzählen. So muß ζ. Β. ein Ringzähler geeignet sein, in Abhängigkeit von einem Eingangssignal einen von einer Mehrzahl von Signalausgängen in einer bestimmten Reihenfolge zu erregen. Ein Frequenzteiler soll in der Lage sein, ein Ausgangssignal nur nach dem Eingang einer vorbestimmten Anzahl von Eingangsimpulsen abzugeben. Eine Zeichenerkennungsschaltung, die codierte Signale in serieller Form erhält, soll ein Ausgangssignal nur dann abgeben, wenn eine verlangte Folge serieller Eingangsimpulse eingetroffen ist. Ein Impulsgenerator in einer datenverarbeitenden Anlage, der zur Steuerung der Reihenfolge dient, mit der die Daten von einer Einheit auf die andere übertragen werden, muß geeignet sein, jeweils die gleiche Befehlsfolge im Ansprechen auf z. B. eine Programminstruktion hervorzurufen. Ist einmal die besondere Impulsfolge zur Durchführung der verlangten Aufgabe festgelegt, dann wird die Anordnung fest verdrahtet und bleibt dann in diesem Zustand.
Die Aufgabe der Erfindung besteht darin, ein Ver-
Verknüpfungsnetzwerk mit einer Lernmatrix
Anmelder:
International Business Machines Corporation,
Armonk, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. R. Busch, Patentanwalt,
7030 Böblingen, Sindelfinger Str. 49
Als Erfinder benannt:
Raymond John Barbetta,
Poughkeepsie, N. Y. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 28. Juni 1965 (467 315)
knüpfungsnetzwerk mit einer Lernmatrix zu schaffen, welches entsprechend die verschiedenen, oben aufgeführten Funktionen, die bisher jeweils von speziellen Anordnungen durchgeführt werden müssen, auszuführen gestattet, wobei die Auf einanderfolge der Ausgangssignale für eine bestimmte Funktion außerdem modifiziert werden kann. Das Verknüpfungsnetzwerk soll dabei in der Lage sein, eine Folge von jeweils einem Ausgangssignal aus einer Mehrzahl von Ausgangssignalen im Ansprechen auf eine Folge von jeweils einem Eingangssignal aus einer Mehrzahl von Eingangssignalen bereitstellen zu können, wobei der Schaltungsaufbau auf die Verwendung nur eines Typs eines Grundbauelementes ausgerichtet ist, so daß eine Massenfabrikation unter dieser Voraussetzung keine nennenswerte Schwierigkeit bereitet.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß jede Speicherelementgruppe so viele Untergruppen enthält, wie Signaleingänge vorgesehen sind, wovon jeweils einer an einer zugeordneten Speicherelement-Untergruppe liegt, indem jeweils ein über seinen ersten Eingang vom entsprechenden Ausgang des Verknüpfungsnetzwerks angesteuertes Verknüpfungsglied am Einstelleingang eines jeweiligen Speicherelementes über seinen zweiten Eingang vom Signaleingang angesteuert wird, daß jede Speicherelement-Untergruppe so viele Speicherelemente enthält, wie Lerneingänge vorgesehen sind, die jeweils mit dem dritten Eingang des Verknüpfungsgliedes verbunden sind und daß die Verknüpfungsglied-
809 628/1611
3 4
ausgänge der Speicherelemente jeder Speicherelement- Ausgang übertragen. Die Rückstellung der bistabilen Untergruppe jeder Speicherelementgruppe außerdem Ausgangsschaltkreise und der Lernmatrix erfolgt
jeweils mit einem Eingang je eines der Speicher- jeweils über den Rückstelleingang aller bistabilen
elementgruppe zugeordneten Oder-Verknüpfungs- Schaltungen gemeinsam.
gliedes verbunden ist, das an den Einstelleingang je 5 Die Erfindung wird in der nachfolgenden Be-
eines bistabilen Ausgangsschaltkreises angeschlossen Schreibung an Hand von Ausrührungsbeispielen mit ist, dessen Ausgang einen der Ausgänge des Ver- Hilfe der Zeichnungen näher erläutert. Es zeigt
knüpfungnetzwerkes darstellt, so daß in der Lern- F i g. 1 ein Blockschaltbild der erfindungsgemäßen
phase einerseits die entsprechend angesteuerten Schaltungsanordnung,
Speicherelemente sowohl umgeschaltet werden, als io Fig. 2 ein Detail-Schaltbild einer in der Anord-
auch jeweils über eine Rückkopplungsleitung auf den nung nach F i g. 1 verwendeten Erf ahrungsspeicher-
vierten Eingang des zugeordneten Verknüpfungs- zelle,
gliedes dieses zur Übertragung eines Impulses in der Fig. 3 ein Detail-Schaltbild des in Fig. 1 ver-Kannphase im Ansprechen auf ein Eingangssignal wendeten Ausgangsschaltnetzes, gleichzeitig mit einem Ausgangssignal vorbereiten und 15 Fig. 4 das Schaltbild der in Fig. 1 verwendeten andererseits der entsprechend zugeordnete bistabile Erfahrungsspeicherzellenmatrix, Ausgangsschaltkreis zur Impulsabgabe in der Kann- F i g. 5 das Schaltbild eines anderen Ausführungsphase vorbereitet wird. beispiels eines Ausgangsschaltnetzes.
In vorteilhafter Weise bestehen dabei die bistabilen Die in F i g. 1 als Blockschaltbild gezeigte Anord-
Speicherelemente und die bistabilen Ausgangsschalt- ao nung läßt sich in Matrixform erstellen und ist in der
kreise je aus kreuzgekoppelten iVOÄ-Schaltungen, Lage, eine Anzahl von Funktionen durchzuführen,
ebenso wie die verwendeten Verknüpfungsglieder. Darüber hinaus kann die Ausgangsfolge jeder der
Damit ist gewährleistet, daß jeder der bistabilen Funktionen, die die Anordnung durchzuführen ver-
Ausgangsschaltkreise auf eines aus einer Mehrzahl mag, ebenfalls verändert werden. Die Anordnung
von Eingangssignalen ansprechen kann, so daß ein 25 stellt somit gewissermaßen eine logische Einheits-
Ausgangssignal besteht, das in bestimmter Folge schaltung dar, die in der Lage ist, eine größere An-
nacheinander jeweils von einem anderen bistabilen zahl von Verknüpfungen durchzuführen, wobei jede
Ausgangsschaltkreis abgegeben wird. Die Reihen- der Verknüpfungen einer Veränderung unterworfen
folge, in der die bistabilen Ausgangsschaltkreise ihre werden kann.
Eingangssignale empfangen, wird durch die Lern- 30 Das Blockschaltbild nach F i g. 1 besteht aus einem matrix gesteuert, die ihrerseits zur Auswahl elek- Ausgangsschaltnetz 10 und einer Erf ahrungsspeichertronisch angesteuert werden kann, um die gewünschte zellenmatrix 11. Das Ausgangsnetzwerk 10 besteht Folge von Eingangssignalen auf die bistabilen Aus- aus einer größeren Anzahl von Ausgangsschaltkreisen, gangsschaltkreise zu übertragen. Die Lernmatrix ist von denen jeder zwei stabile Zustände besitzt und dabei so eingerichtet, daß die gewünschte Folge von 35 mit einem Einstell- und Rückstelleingang ausgerüstet Eingangssignalen zu den bistabilen Ausgangsschalt- ist. Im Ansprechen auf ein Einstellsignal gibt ein kreisen im Ansprechen auf die dem Verknüpfungs- Ausgangsschaltkreis ein Ausgangssignal ab. Diese netzwerk zugeführten Eingangssignale erfolgt, die in Ausgangssignale erscheinen auf den Leitungen, die der Form eingegeben werden, daß jeweils ein Signal mit O1, O2 ... Os.x und Os bezeichnet sind, aus einer Mehrzahl von Eingangssignalen in vor- 40 Das Schaltnetz 10 soll im Ansprechen auf eine bestimmter Reihenfolge angelegt wird. Dadurch, daß Folge von Eingangssignalen auf den Eingangsleitundie Ausgänge des Verknüpfungsnetzwerkes, wie oben gen I1.. .In eine Folge von Ausgangssignalen abbeschrieben, auf die Lernmatrix rückgekoppelt sind, geben. Das heißt im Ansprechen auf eine Folge von wird die jeweils vorliegende Ausgangsbedingung der »Eins«-Signalen auf n-Eingangsleitungen soll das bistabilen Ausgangsschaltkreise durch die Lernmatrix 45 Ausgangsschaltnetz 10 eine Folge von »Eins«- ebenfalls berücksichtigt. Wenn das erfindungsgemäße Signalen auf s-Ausgangsleitungen abgeben. Verknüpfungsnetzwerk so adaptiert ist, daß zur Die Reihenfolge, in der die »Eins«-Signale auf den Durchführung einer bestimmten logischen Operation s-Ausgangsleitungen vom Ausgangsschaltnetz 10 eine Folge von Ausgangsimpulsen erzeugt wird, dann auftreten, wird über die Einstell-Rückstelleitungssätze erhält die Lernmatrix zusätzliche Eingangssignale in 50 12 gesteuert. Jeder Steuerleitungssatz 12 ist mit einem der Form, daß je ein Signal aus einer Mehrzahl von Einstell- und Rückstelleingang je eines Ausgangs-Signalen auftritt, die jeweils das nächste gewünschte Schaltkreises des Ausgangsschaltnetzes 10 verbunden. Ausgangssignal anzeigen, das von einem von meh- Die Reihenfolge, mit der die Einstell- oder Rückreren bistabilen Ausgangsschaltkreisen abgegeben Stellsignale auf die verschiedenen Steuerleitungssätze werden soll. Zusammenfassend läßt sich also sagen, 55 12 gegeben werden, wird durch die Erfahrungsdaß während des Anteils des Arbeitsganges, in Speicherzellenmatrix 11 gesteuert. Da die Hauptweichem das Verknüpfungsnetzwerk adaptiert ist, aufgäbe der Anordnung darin besteht, jede geeine bestimmte Funktion durchzuführen, jedes bi- wünschte Reihenfolge von Ausgangssignalen im Anstabile Speicherelement einen dem Verknüpfungs- sprechen auf jede gewünschte Reihenfolge von Einnetzwerk zugeführten Eingangsimpuls sowie die vor- 60 gangssignalen bereitzustellen, ist weiterhin eine größere handene Ausgangsbedingung der bistabilen Ausgangs- Anzahl von Lerneingängen A1, A2...AS.V As an schaltkreise und zusätzlich ein Signal erhält, das die der Erfahrungsspeicherzellenmatrix vorgesehen. Wähnächste gewünschte Ausgangsbedingung anzeigt. rend der Lernphase wird die Erf ahrungsspeicherzel-Nach Ablauf der Lernphase wird dann unter lenmatrix U über die Lerneingänge A adaptiert, um Steuerung der Lernmatrix einmal im Ansprechen auf 65 eine gewünschte Reihenfolge von Einstell- und Rückzugeführte Signale und zum anderen in Abhängigkeit Stellsignalen auf den Steuerleitungssätzen 12 im Anvom jeweiligen Schaltzustand der bistabilen Aus- sprechen auf einen vorhandenen stabilen Zustand des gangsschaltkreise die gewünschte Signalfolge auf den Ausgangsschaltnetzes 10, wie er sich auf den Aus-
5 6
gangsleitungen O1 bis Os darbietet und auf bestimmte dem einer bistabilen Kippschaltung entspricht. Die
Eingangsbedingungen, wie sie über die Eingangs- Verriegelungsschaltung 16 wird zur Abgabe eines
leitungen^ bis In zugeführt werden, bereitzustellen. signifikativen Ausgangs dann eingestellt, wenn die
Mit anderen Worten, die Einstell- und Rückstell- Verknüpfungsschaltung 15 zum ersten Mal die er-
signale auf den Steuerleitungssätzen 12 entstehen in 5 forderlichen Eingangssignale erhält,
gewünschter Reihenfolge im Ansprechen auf die je- Die iVOJR-Schaltung 17 wirkt als Und-Verknüpfungs-
weils auftretende Ausgangsbedingung am Ausgangs- glied, die einen signifikativen Ausgang, also hohes
schaltnetz 10, im Ansprechen auf unterschiedliche Potential, oder ein Einstellsignal für das Ausgangs-
Eingangsbedingungen an den Eingangsleitungen (I1, schaltnetz 10 bereitstellt, wenn die der iVOÄ-Schal-
In) zur Erfahrungsspeicherzellenmatrix 11 und schließ- io tung 17 zugeführten Eingangssignale alle niedriges
lieh im Ansprechen auf eine jeweils vorgegebene Potential besitzen bzw. »Null« sind. Die von der
Lerneingangsbedingung, die dem nächsten gewünsch- iVOÜ-Schaltung 17 empfangenen Eingangssignale sind
ten Ausgangssignal aus dem Ausgangsschaltnetz 10 von niedrigem Potential, wenn ein Eingangssignal I2
entsprechen soll. Nach der Lernphase, bei der die ein Ausgangssignal Oy vom Ausgangsschaltnetz 10
Lerneingänge Ax bis As erregt werden, wird die Er- 15 und ein niedriges Potential vom Ausgang der NOR-
fahrungsspeicherzellenmatrix 11 so gesteuert, daß sie Schaltung 18 zugeführt wird. Das Strichsymbol für
hinterher in der Kannphase die gewünschte Reihen- die Eingangsvariablen deutet an, daß das betreffende
folge von Einstell- und Rückstellsignalen über die Signal dann signifikativ ist, wenn es sich auf niedrigem
Steuerleitungssätze 12 auf das Ausgangsschaltnetz 10 bzw. negativem Potential befindet, im Gegensatz zu
übertragen kann. Auf diese Weise wird erreicht, daß so einem höheren bzw. positiven Potential. Die NOR-
in der Kannphase eine gewünschte Reihenfolge von Schaltung 18 empfängt als Eingangsvariable ein Lern-
Ausgangssignalen auf die Ausgänge O1 bis Os nur im eingangssignal Ax und ein Ausgangssignal von der
Ansprechen auf eine Impulsfolge »Eins« aus «-Ein- Verriegelungsschaltung 16.
gangssignalen auf den Eingangsleitungen I1 bis /„ ent- Die Verriegelungsschaltung 16 setzt sich aus weitesteht, as ren iVÖÄ-Schaltungen 19, 20 und 21 zusammen. Die
Wird die Ausgangsfunktion des Ausgangsschalt- Aufgabe der Erfahrungsspeicherzelle gemäß F i g. 2 netzes 10 für eine bestimmte gewählte Funktion her- besteht darin, einen Einstellimpuls am Ausgang Ox vorgerufene Reihenfolge geändert, dann kann über bereitzustellen, und zwar dann, wenn unter Berückeinen Rückstelleingang 13 an der Erfahrangsspeicher- sichtigung entsprechender Eingangsbedingungen der zellenmatrix 11 eine Rückstellung erfolgen, um die 30 Eingangsimpuls I2 gleichzeitig mit einem Impuls O3, Erfahrungsspeicherzellenmatrix 11 auf den neuen des Ausgangsschaltnetzes anliegt. Ist die Erfahrungs-Zustand einzustellen. Am Ausgangsschaltnetz 10 ist Speicherzelle gemäß F i g. 2 vorher durch einen Puls ebenfalls ein Rückstelleingang 14 vorgesehen, der für hohen Potentials auf der Leitung 13 entsprechend eine besondere Funktion das Ausgangsschaltnetz 10 dem in Fig. 1 gezeigten Rückstellsignal zurückin einen Grundzustand zurückstellt. 35 gestellt worden, dann läßt sich der hierdurch be-
Die in dem Schaltbild nach F i g. 2 verwendeten stimmte Schaltzustand der Erfahrungsspeicherzelle, Verknüpfungsglieder für die Speicherzellen der Ma- wie er sich durch die von den einzelnen NOR-Schaltrix 11 können aus Und-Schaltern, Oder-Schaltern tungen abgegebenen Ausgangssignale darstellt, wie und Invertern bekannter Bauart bestehen. Die Er- folgt beschreiben: Das Ausgangspotential der NOR-fahrungsspeicherzelle ist gemäß der Erfindung aus 40 Schaltung 19 ist niedrig, während das Ausgangs-Einheits-Verknüpfungsgliedern, nämlich iVOJR-Schal- potential der iVÖR-Schaltung 20 hoch ist, das Austungen bekannter Bauart aufgebaut, weil diese für gangspotential der iVOi?-Schaltung 21 ist niedrig, eine Massenproduktion besonders geeignet sind, so während das Ausgangspotential der iVOi?-Schaltung daß die logische Lernschaltung selbst in Massen- 18 hoch und das Ausgangspotential der iV0.R-Schalproduktionsverfahren hergestellt werden kann. 45 tung 17 niedrig ist. Soll nun am Ausgang der NOR-
Es soll lediglich erwähnt werden, daß der Ausgang Schaltung 17 ein hohes Potential entstehen, um ein einer iVOi?-Schaltung nur dann positiv bzw. »Eins« Ausgangspotential auf der Leitung Ox abzugeben, ist, wenn an allen Eingängen ein niedriges Potential dann ist es erforderlich, daß am Ausgang der NOR- bzw. »Null« anliegt. Für alle anderen Eingangs- Schaltung 18 ein niedriges Potential auftritt, das als bedingungen entsteht am Ausgang ein niedriges 50 Vorbereitungssignal für die MTR-Schaltung 17 wirkt, Potential bzw. »Null«. Soll nun mit Hilfe einer so daß beim gleichzeitigen Anliegen je eines niedrigen solchen iVOi?-Schaltung eine Und-Verknüpfung Potentials über die Eingangsleitung I2 sowie eines durchgeführt werden, dann muß die Übereinkunft niedrigen Potentials vom Ausgang O5, des Ausgangsdahingehend getroffen werden, daß ein signifikativer schaltnetzes die NOR-Schaltung 17 wirksam werden Ausgang beim Auftreten eines positiven Potentials 55 kann. Die iVOi?-Schaltung 18 gibt aber ein niedriges gegeben ist, wenn alle Eingänge auf niedrigem Potential ab, wenn an seinem Eingang Ax ein hohes Potential sind. Soll die iV0i?-Schaltung eine Oder- Potential auftritt. In anderen Worten, der Eingang Ax Verknüpfung durchführen, dann besteht die Über- wird dann auf ein hohes Potential gebracht, wenn die einkunft darin, daß der signifikative Ausgang nur in Betracht kommende Erfahrungsspeicherzelle ein dann auf niedrigem Potential ist, wenn an irgend- 60 Einstellsignal auf ihrer Ausgangsleitung Ox bereiteinem der Eingänge ein positives Potential auftritt. stellen soll. Liegt am Eingang Ax ein hohes Potential
Jede Erfahrungsspeicherzelle der Erfahrungs- an, dann wird dem entsprechenden Eingang der
Speicherzellenmatrix 11 besteht im wesentlichen aus M?i?~Schaltung 17 ein niedriges Potential zugeführt,
zwei Teilen. Der erste Teil wirkt als Verknüpfungs- Das gleichzeitige Auftreten je eines niedrigen
schaltung und ist in der gestrichelt gezeichneten Um- 65 Potentials an allen drei Eingängen der iVO-R-Schal-
randung 15 enthalten. Der zweite Teil, der in der ge- tung 17 hat an ihrem Ausgang das Auftreten eines
strichelt gezeichneten Umrandung 16 enthalten ist, hohen Potentials auf der Leitung Ox zur Folge, das
stellt eine Verriegelungsschaltung dar, deren Aufbau dann am entsprechenden Ausgangsschaltkreis des
7 8
Ausgangsschaltnetzes wirksam wird. Wenn am Aus- 32 auftritt, dann läßt sich die Verriegelungsschaltung gang der iVOÄ-Schaltung 17 ein hohes Potential auf- zurückstellen, wenn am Eingang der iVOÄ-Schaltung tritt, dann erhält der Ausgang der iVOR-Schaltung 20 31 ein hohes Potential auftritt. Ein Rückstellsignal ein niedriges Potential, das unter der gleichzeitigen zur iVOÄ-Schaltung 31 wird so von der 2V0.R-Schal-Wirkung des niedrigen Potentials auf der Rückstell- 5 Schaltung 33 zugeführt, deren Eingänge mit den leitung 13 am Eingang der iVOR-Schaltung 19 ein Rückstelleitungen der Leitungssätze 12 in Fig. 1 verhohes Potential am Ausgang der Schaltung 19 zur bunden ist. Ein weiterer in Fig. 3 gezeigter Eingang Folge hat, das dann seinerseits auf den entsprechen- ist mit der Rückstelleitung 14 verbunden, die ebenden Eingang der iVOÄ-Schaltung 20 einwirkt, so daß falls in F i g. 1 dargestellt ist. Die an allen Ausgangsdie iVOR-Schaltung 20 an ihrem Ausgang auf nied- io schaltkreisen anliegende Rückstelleitung 14 dient zum rigem Potential gehalten wird. Am Eingang der NOR- Rückstellen des gesamten Ausgangsschaltnetzes. Die Schaltung 21 liegt dann ein niedriges Potential, so Rückstellbedingung für das gesamte Ausgangsschaltdaß ein hohes Potential auf den Eingang der NOR- netz ist derart, daß der Ausgang O1 ein Ausgangs-Schaltung 18 übertragen wird. Nach dem Abfallen signal erhält, was damit anzeigt, daß das Ausgangsdes Signals am Eingang Ax läßt das hohe Potential 15 schaltnetz für die nachfolgenden Arbeitsgänge bereit am Ausgang der JVOH-Schaltung 21, das am Eingang ist. Die Aufgabe der Erf ahrungsspeicherzellender iVOÄ-Schaltung 18 anliegt, das niedrige Potential matrix 11 besteht dann darin, die erforderliche Folge als Vorbereitungssignal am entsprechenden Eingang von Einstell- und Rückstellsignalen auf dieAusgangsder iVOÄ-Schaltung 17 weiterhin bestehen. Das be- schaltkreise der Fig. 3 zu übertragen, so daß die gedeutet aber, daß die iVOÄ-Schaltung 17 immer dann 20 wünschte Folge von Impulsen an den Ausgängen O1 ein positives Einstellsignal auf der Ausgangsleitung Ox bis O4 entsteht.
bereitstellen kann, wenn gleichzeitig ein Eingangs- Die Signale auf den Einstell-Rückstelleitungen zu signal Iz und ein Signal O2, vom Ausgangsschaltnetz den Ausgangsschaltkreisen in F i g. 3 werden dabei zugeführt wird. Es ergibt sich also, daß ein Einstell- von einer im einzelnen in Fig. 4 gezeigten Ersignal auf der Leitung Ox mit Hufe eines Schaltnetzes 25 fahrungsspeicherzellenmatrix übertragen. Jede der bereitgestellt wird, das durch entsprechende Wahl Erfahrungsspeicherzellen MC hat den im Zusammenadaptiert worden ist, um ein solches Signal aus- hang mit Fig. 2 beschriebenen Aufbau. Die Einschließlich im Ansprechen auf einen Eingangsimpuls gangssignale zu dieser Erf ahrungsspeicherzellenmatrix und einen vorhandenen stabilen Schaltzustand im bestehen erstens aus einem niedrigen Potential auf Ausgangsschaltnetz bereitzustellen. 30 einer von vier möglichen Ausgangsleitungen I bis O4 Die nachfolgende Beschreibung bezieht sich auf zweitens aus einem hohen Potential auf einer von die Ausgangsschaltkreise des Ausgangsschaltnetzes 10 zwei möglichen Eingangsleitungen Z1 und Z2 und und die Erfahrungsspeicherzellenmatrix 11, bei der drittens aus einem hohen Potential auf einer von vier jede Erfahrungsspeicherzelle gemäß der Schaltung möglichen Lerneingangsleitungen A1 bis A^. nach Fig. 2 aufgebaut ist. Besondere Ausführungen 35 Wie aus der Beschreibung der in Fig. 2 gezeigten behandeln das Ausgangsschaltnetz 10 für ein Beispiel, Schaltung hervorgeht, enthält jede Erfahrungsspeiin dem eine gewünschte Ausgangsimpulsfolge von cherzelle eine als Torschaltung wirkende NOR-Schal- »Eins-aus-Vier«-Ausgängen im Ansprechen auf eine tung 17, die nur dann ein hohes Ausgangspotential Eingangsimpulsfolge bestehend aus »Eins-aus-Zwei«- bereitstellt, wenn sowohl ein Vorbereitungssignal von Eingängen hervorgerufen wird. 40 der iVO-R-Schaltung 18 als auch gleichzeitig ein Ein-In der Darstellung nach Fig. 3 ist ein aus vier gangssignal und ein Ausgangssignal vom Ausgangs-Ausgangsschaltkreisen aufgebautes Ausgangsschalt- schaltnetz zugeführt werden. Das von der NOR-netz gezeigt, wobei die einzelnen Ausgangsschaltkreise Schaltung 18 zugeführte Vorbereitungssignal wird daebenfalls aus iVOjR-Schaltungen bestehen. Jeder Aus- bei dauernd bereitgestellt, wenn die NOi?-Schaltung gangsschaltkreis stellt dabei eine Verriegelungsschal- 45 17 bereits ein Ausgangssignal auf die Verriegelungstung dar, die einen Ausgang O1, O2, O3 bzw. O4 be- schaltung 16 übertragen und damit einen entspresitzt. Jede Verriegelungsschaltung besteht aus den chenden Schaltzustand herbeigeführt hat. In der DariVOÄ-Schaltungen 31 und 32. Diese JVOÄ-Schaltun- stellung nach F i g. 4 sind zwangläufig acht Gruppen gen sind in gleicher Weise gegenseitig rückgekoppelt, von als Torschaltung wirkenden iVOÄ-Schaltungen wie die iVOÄ-Schaltungen 19 und 20 in F i g. 2. Die 50 17 enthalten, welche Einstellsignale zu entsprecheniVOR-Schaltung 32 besitzt eine größere Anzahl von den Ausgangsschaltkreisen übertragen können. Diese Eingängen, wobei über jeden Eingang ein Einstell- acht Torschaltungsgruppen und damit (unter Berücksignal von einer entsprechenden Erfahrungsspeicher- sichtigung der jeweils zugeordneten Verriegelungszelle der Matrix 11 zugeführt werden kann. Die Ein- schaltung) acht Erfahrungsspeicherzellengruppen entgänge zur iVOi?-Schaltung 32 sind mit den Leitungen 55 sprechen so den vier möglichen Ausgangssignalen 12 in Fig. 1 verbunden. Die iVOA-Schaltung32 er- und den zwei möglichen Eingangssignalen. Je eine hält an ihrem Ausgang ein hohes Potential, wenn der acht Erfahrungsspeicherzellengruppen bestehl allen Eingängen ein niedriges Potential zugeführt weiterhin aus vier Erfahrungsspeicherzellen. Ein Einwird. Dies ist die Eingangsbedingung für die NOR- gang der vier Erfahrungsspeicherzellen in jedei Schaltung 32, wenn die aus den MTR-Schaltungen 31 60 Gruppe liegt dabei am gleichen Ausgang des Aus- und 32 bestehende Verriegelungsschaltung im zu- gangsschaltnetzes und außerdem am gleichen Signalrückgestellten Schaltzustand ist. Im Einstellzustand eingang der Erfahrungsspeicherzellenmatrix. Die viei der Verriegelungsschaltung hingegen entsteht ein Erfahrungsspeicherzellen jeder Gruppe entsprechet niedriges Potential am Ausgang der iVOÄ-Schaltung weiterhin den vier Ausgangsschaltkreisen des ir 32, wenn irgendeiner ihrer Eingänge ein hohes 65 F i g. 3 gezeigten Ausgangsschaltnetzes. Damit ergib Potential aufweist. Wenn sich die Verriegelungs- sich aus der vorangegangenen Beschreibung, daß jedt schaltung im Einstellzustand befindet, d. h. wenn ein gewünschte Anzahl 5 von Ausgangsschaltkreisen zurt niedriges Potential am Ausgang der MTR-Schaltung Ansprechen auf eine gewünschte Anzahl N von Ein·
9 10
gangsimpulsen vorgesehen werden kann, indem eine ten Ausgangsschaltkreis des Ausgangsschaltnetzes in Erfahrungsspeicherzellenmatrix bereitgestellt wird, Fig.3 einstellt, bewirkt demnach außerdem, daß diedie aus einer Anzahl N- S-Erfahrungsspeicherzellen- ser Ausgangsschaltkreis zurückgestellt wird, wenn das gruppen besteht, wobei jede Gruppe aus S-Erfah- Eingangssignal abfällt und ein anderes Eingangssignal rungsspeicherzellen besteht. 5 angelegt wird. Ein anderes Ausführungsbeispiel für
Die Ausgänge der Erfahrungsspeicherzellen in die Schaltung des Ausgangsschaltnetzes ist der Fig. 4 sind so bezeichnet, daß jeweils der Ausgangs- Fig. 5 zu entnehmen, die zwar das Einstellen eines schaltkreis in F i g. 3 gekennzeichnet ist, der ein Ein- Ausgangsschaltkreises unter der Wirkung der Erf ahstellsignal im Ansprechen auf bestimmte Eingangs- rungsspeicherzellenmatrix nach F i g. 4 gestattet, bei bedingungen erhalten soll. So bedeutet z. B. die Be- io der aber keine Rückstellsignale, die von der Erfahzeichnung S3 11, daß die betreffende Erfahrungs- rungsspeicherzellenmatrix nach F i g. 4 zugeführt werspeicherzelle ein Einstellsignal auf den Ausgangs- den mußten, benötigt werden. Im Ausführungsbeischaltkreis mit dem Ausgang O3 übertragen soll, wenn spiel nach Fig. 5 wird ein Rückstellsignal für einen der vorliegende Ausgangsimpuls auf der Ausgangs- bestimmten Ausgangsschaltkreis beim Ansprechen irleitung O1 des Ausgangsschaltnetzes gleichzeitig mit 15 gendeines anderen Ausgangsschaltkreises bei seiner einem Eingangssignal I1 auftritt. Weiterhin kann die Einstellung erzeugt. In diesem abgewandelten Aus-Erfahrungsspeicherzelle mit der Ausgangsbezeich- führungsbeispiel brauchen die Eingangssignale I1 nung 52 22 adaptiert werden, um ein Einstellsignal oder I2 nicht auf einem besonderen Potential wähauf den Ausgangsschaltkreis mit dem Ausgang O2 zu rend der gesamten Dauer des gewünschten Ausgangs liefern, wenn das auf der Ausgangsleitung O2 des 20 gehalten zu werden. Wenn einmal auf Grund eines Ausgangsschaltnetzes auftretende Signal gleichzeitig Eingangsimpulses mit Hilfe einer besonderen Erfahmit dem Eingangssignal I2 anliegt. rungsspeicherzelle gemäß F i g. 4 ein Ausgangsschalt-
Wie oben bereits erwähnt, ist für jeden Wechsel kreis im Ausgangsschaltnetz nach F i g. 5 eingestellt der Eingangssignale ein bestimmter Ausgangsschalt- worden ist, dann erfolgt die Rückstellung des vorher kreis des in F i g. 3 gezeigten Ausgangsschaltnetzes »5 eingestellten Ausgangsschaltkreises unabhängig von gleichzeitig mit dem Auftreten des gewünschten Aus- dem Eingangssignal, so daß das Eingangssignal nicht gangssignals im Ansprechen auf dieses Eingangs- länger anzuliegen braucht. Auf diese Weise läßt sich signal zurückzustellen. Ein weiterer Teil der Erfah- an Stelle eines Potentialstufenbetriebes ein Impulsrungsspeicherzellenmatrix besteht aus einer Gruppe betrieb durchführen.
zusätzlicher Erfahrungsspeicherzellen, um Ausgangs- 30 Die Abwandlung bezieht sich in erster Linie auf signale bereitzustellen, womit die Ausgangsschalt- die über Kreuz gekoppelten iVOii-Schaltungen 31 kreise des Ausgangsschaltnetzes in F i g. 3 zurückge- und 32 (F i g. 5), die jeweils die Verriegelungsschalstellt werden können. Diese Erfahrungsspeicherzellen tung darstellen. Die Einstellung einer Verriegelungsbesitzen die mit RU, RtI, R21, R22, R31, R32, schaltung des jeweiligen Ausgangsschaltkreises wird R 41 und R 42 bezeichneten Ausgänge. Hiermit wird 35 aber weiterhin in der Weise, wie im Zusammenhang z. B. angezeigt, daß ein Rückstellimpuls zum Aus- mit F i g. 3 gezeigt, beibehalten, indem eine begangsschaltkreis mit dem Ausgang O1 im Ansprechen stimmte Erfahrungsspeicherzelle der in Fig.4 gezeigauf einen Eingangsimpuls I1 übertragen wird, und ten Matrix ein relativ hohes Potential auf die NOR-zwar in diesem Falle von der Erfahrungsspeicherzelle Schaltung 32 überträgt, so daß am Ausgang der mit dem Ausgang 2211. 4° iVOR-Schaltung 32 ein niedriges Potential entsteht,
Ist z. B. der Ausgangsschaltkreis mit dem Ausgang das auf den Eingang der iVOjR-Schaltung 31 zurück- O3 durch ein Lernsignal A3 adaptiert, um durch ein wirkt und damit eine Verriegelung herbeiführt. Das Eingangssignal I1 eingestellt zu werden, dann wird Rückstellen einer vorher eingestellten Verriegelungsebenfalls die Erfahrungsspeicherzelle mit dem Aus- schaltung geschieht mit Hilfe der iVOiü-Schaltungen gang .R 31 während der anfänglichen Lernphase ein- 45 34 und 35, die jeweils einer Verriegelungsschaltung gestellt. Wenn anschließend ein Eingangsimpuls I1 zugeordnet sind. Hierbei ist jeder Ausgang der NOR-den Ausgangsschaltkreis mit dem Ausgang O3 ein- Schaltung 31 mit entsprechenden Eingängen der stellt, dann überträgt die mit R 31 bezeichnete Erfah- NOl?-Schaltungen 34 der jeweils anderen Ausgangsrungsspeicherzelle ein hohes Potential auf die NOR- schaltkreise verbunden. Außerdem ist jeweils der Schaltung 33 (Fig. 3), die dem Ausgangsschaltkreis 50 Ausgang der iVO/i-Schaltung32 einer jeweiligen Vermit dem Ausgang O3 zugeordnet ist. Die in F i g. 4 riegelungsschaltung zusätzlich über eine Verzögemit R 32 an ihrem Ausgang bezeichnete Erfahrungs- rungseinrichtung 36 auf dem zweiten Eingang der Speicherzelle hat ein niedriges Ausgangspotential. iVOi?-Schaltung 35 zurückgekoppelt. Nach Einstellen des Ausgangsschaltkreises mit dem Wird nun angenommen, daß der Ausgangsschalt-
Ausgang O3 und nach Verschwinden des Eingangs- 55 kreis mit dem Ausgang O1 eingestellt ist, dann befinsignals I1 erhalten beide Eingänge der NOÄ-Schal- den sich alle Eingänge der iVOÄ-Schaltung 34 auf tung 33, die dem Ausgangsschaltkreis mit dem Aus- niedrigem Potential. Damit liegt ein hohes Potential gang O3 zugeordnet ist, ein niedriges Potential, so am ersten Eingang der M?i?-Schaltung 35, das in daß am Eingang der zugeordneten iVO-R-Schaltung Verbindung mit einem von der NOR-Schaltnng 32 31 hohes Potential anliegt, damit der Ausgangsschalt- 60 zugeführten niedrigen Potential ein niedriges Potenkreis zurückgestellt wird und das Signal am Ausgang tial am Ausgang der iVO-R-Schaltung 35 entstehen verschwindet. läßt, so daß die iVOÄ-Schaltung 31 zur Abgabe eines
In der vorangegangenen Beschreibung ist voraus- entsprechenden Ausgangssignals verriegelt ist. Wird gesetzt worden, daß die Eingänge I1 und I2 solche nun weiter angenommen, daß der Ausgangsschalt-Signale sind, die das Eingangspotential während der 65 kreis mit dem Ausgang O2 Einstellsignale an seiner Dauer des gewünschten Ausgangs beibehalten. Ein iVOi?-Schaltung 32 empfängt, dann entsteht am Aus-Eingangssignal, das unter der Wirkung einer der zu- gang der A/OÄ-Schaltung 32 dieses Ausgangsschaltgeordneten Erfahrungsspeicherzellen einen bestimm- kreises ein niedriges Potential, das unter der Einwir-
11 12
Jsung der iVOÄ-Schaltung 31 ein hohes Ausgangs- nächsten Eingangssignal und dem Lernsignal eingepotential am Ausgang dieses Ausgangsschaltkreises stellt werden, indem der nächste gewünschte Schalterzeugt. Sobald aber der Ausgang der NOR-Schal- zustand der Ausgangsschaltkreise bezeichnet wird, tung 32 des Ausgangsschaltkreises mit dem Ausgang Danach wiederholen die Erfahrungsspeicherzellen die Q2, auf ein niedriges Potential abfällt, entsteht am 5 Folge der Einstellsignale zu den Ausgangsschaltkrei-Ausgang der JVOZl-Schaltung 31 dieses Ausgangs- sen, ohne daß weitere Lernsignale benötigt werden. Schaltkreises mit dem Ausgang O2 ein hohes Poten- Die Anwendungsmöglichkeiten der Schaltungs-
tial, das beim Wirksamwerden an dem Eingang der anordnung sind vielfältig. Im Ansprechen auf wechiVOZi-Schaltung 34 des Ausgangsschaltkreises mit selnde Eingabe von durch hohe Potentiale dargestelldem Ausgang O1 am Ausgang dieser ΜλΚ-Schal- io ten EingangssignalenI1 und Z2, die über invertierende tung 34 ein niedriges Potential herbeiführt, das iVOÄ-Schaltungen (F i g. 4) der Erfahrungsspeicherdann am ersten Eingang der 2VOZ?-Schaltung zellenmatrix zugeführt werden, kann der Ausgang des 35 wirksam wird, so daß in Kombination mit Ausgangsschaltnetzes 10 veranlaßt werden, von einem niedrigen Potential von der iVOü-Schaltung 32 einem Zustand zu irgendeinem anderen gewünschten an ihrem Ausgang ein hohes Potential entsteht und 15 Zustand in einer wiederholbaren Folge weiterzudie iVOi?-Schaltung 31 zurückgestellt wird. Damit ist schalten, wie es die ursprüngliche Einstellung der Erder Ausgangsschaltkreis mit dem Ausgang O1 für die- fahrungsspeicherzellen im Ansprechen auf Lernsen Ausgangszustand verriegelt. Bis das Potential am signale während der zunächst stattfindenden Lern-Ausgang der iVOZ?-Schaltung 31 des Ausgangsschalt- phase in einem Arbeitszyklus verlangt. Verschiedene kreises mit dem Ausgang O1 auf ein niedriges Poten- so Aufgaben der erfindungsgemäßen Schaltungsanordtial abfällt, liefert die iVOÄ-Schaltung 34 des Aus- nung, die sich offensichtlich ergeben, schließen ein, gangsschaltkreises mit dem Ausgang O2 ein niedriges daß das Ausgangsschaltnetz entweder als Signalver-Potential auf die zugeordnete iVOi?-Schaltung 35. teiler oder Mehrfachkoppler, Frequenzteiler oder Wenn beim Auftreten eines niedrigen Potentials am Ringzähler verwendet wird. Im Ansprechen auf eine ersten Eingang der iVOÄ-Schaltung 35 ein niedriges 25 aus jeweils hohen Potentialen bestehende Impulsfolge Potential vom Ausgang der iVOZ?-Schaltung 32 des an lediglich einem Eingang zur Zuführung der Ein-Ausgangsschaltkreises mit dem Ausgang O2 zugeführt gangssignale kann das Ausgangsschaltnetz veranlaßt wird, da ja dieser Ausgangsschaltkreis eingestellt wor- werden, von einem stabilen Zustand in einen anderen den ist, dann wird vom Ausgang der ΛΓΟΖί-Schaltung in einer wiederholbaren Folge weiterzuschalten. Bei 35 ein hohes Potential an den entsprechenden Ein- 39 Verwendung als Teiler kann jeder gewünschte Quogang der NOÄ-Schaltung 31 angelegt und damit die tient ausgewählt werden, indem lediglich einer von Verriegelungsschaltung zurückgestellt. Die Verzöge- den Ausgängen des Ausgangsschaltnetzes benutzt rungseinrichtung 36, die jeweils dem zweiten Eingang wird und veranlaßt wird, daß das Ausgangsschaltder ATOR-Schaltungen 35 zugeordnet ist, muß eine netz z. B. vom Ausgang O1 zum Ausgang O2 zum solche Verzögerung besitzen, daß das von der NOR- 35 Ausgang O3 und zurück zum Ausgang O1 weiterschaltung 32 zugeführte hohe Potential zur NOR- schaltet. Hiermit wird dann eine Division durch den Schaltung 35 so lange beibehalten wird; bis die Divisor 3 durchgeführt. Jeder andere in einer Anzahl iVOÄ-Schaltung 34 ein hohes Potential an den an- von Eingängen enthaltener Faktor kann so in Abhänderen, d. h. an den ersten Eingang der entsprechen- gigkeit von der Anzahl aufeinanderfolgender Ausden iVOZ?-Schaltung 35 zuführt. Ohne Verzögerungs- 40 gänge, die sich für jeden Zyklus ergeben, ausgewählt einrichtung 36 würde der einzustellende Ausgangs- werden.
schaltkreis ein Rückstellsignal am Eingang seiner zu- Bei Verwendung als Mehrfachkoppler, Impulsver-
geordneten NOK-Schaltung 31 erhalten, da die teiler oder Ringzähler wird lediglich ein Signalein-Schaltkreisverzögerungen keinen ausreichend schnei- gang verwendet, wobei dann jede gewünschte Reihenlen Wechsel des Eingangspotentials an der NOR- 45 folge von Ausgangssignalen, die in einer gewünschten Schaltung 34 des einzustellenden Ausgangsschalt- Anzahl hervorgebracht werden, Anwendung finden kreises von der iVOJR-Schaltung 31 des zurückzustel- kann.
lenden Ausgangsschaltkreises gestatten. Bei Zuführung aufeinanderfolgender wechselnder
Wird angenommen, daß ein positives Rückstell- Eingangssignale an beiden Signaleingängen Z1 und Z2 signal auf die Leitung 13 (F i g. 1 und 2) übertragen 50 kann das Ausgangsschaltnetz dazu dienen, eine beworden ist, dann ist gleichzeitig jede Erfahrungsspei- stimmte Folge von Eingangssignalen zu entdecken, cherzelle (F i g. 2) in der Matrix nach F i g. 4 zurück- Ein einfaches Beispiel hierfür besteht darin, das Ausgestellt worden. Wenn es danach erforderlich ist, die gangsschaltnetz so einzustellen, daß dauernd ein Erfahrungsspeicherzellenmatrix so zu adaptieren, daß Ausgang O1 während einer Folge von Impulsen am eine bestimmte Funktion ausgeführt wird, dann wird 55 Signaleingang Ix gewährleistet ist. Im Ansprechen aul durch das gleichzeitige Anlegen eines positiven Ein- einen Impuls am Signaleingang I2 kann dann verangangs J1 oder Z2 mit einem positiven Lerneingang A1, laßt werden, daß der Ausgang auf den Ausgang 0« A2, A5 oder A1 eine bestimmte Erfahrungsspeicher- weitergeschaltet wird. Die Schaltung kann auch se zelle in der Erfahrungsspeicherzellengruppe, die den adaptiert werden, daß sie drei aufeinanderfolgende Ausgangsschaltkreisen O1, O2, O3 oder O4 zugeord- 60 Eingangsimpulse am Signaleingang Z2 feststellt. Drei net ist und die sich in einem Einstellzustand befindet, aufeinanderfolgende Eingangsimpulse am Signalein· eingestellt. Der Ausgang dieser Erfahrungsspeicher- gang Z2 können festgestellt werden, wenn ein Auszelle stellt den durch den Lerneingang adaptierten gangssignal am Ausgang O4 entsteht. Zu irgendeinen Ausgangsschaltkreis ein. Ändert sich der stabile Zeitpunkt nach Empfang des ersten Impulses am Si-Schaltzustand einer der vier Ausgangsschaltkreise, 65 gnaleingang Z2 und unter der Bedingung, daß ein andann kann ein anderer Ausgangsschaltkreis im An- derer Impuls am Signaleingang Z1 vor Empfang dei sprechen auf den neuen stabilen Schaltzustand des drei aufeinanderfolgenden Signale am Eingang Z2 an Ausgangsschaltkreises im Zusammenwirken mit dem liegt, ist dann das Ausgangsschaltnetz so eingestellt
daß es auf den Anfangszustand O1 zurückgestellt wird.
Eine weitere vorteilhafte Anwendung der Schaltung gemäß der Erfindung besteht in der Verwendung als Befehlsgenerator bei der Datenverarbeitung, indem die Ausgänge des Ausgangsschaltnetzes als Torsignale Verwendung finden, so daß im Zusammenwirken mit anderen Zeitgebersignalen Daten in einem Datenverarbeitungssystem im Ansprechen auf verschiedene Befehle aufeinanderfolgend ausgefiltert werden. Das Weiterschalten von Befehlsbedingungen, die jeweils durch einen Ausgang des Ausgangsschaltnetzes dargestellt werden, geschieht dann in Abhängigkeit von Maschinenbedingungen, wie sie durch Eingangssignale an der Erfahrungsspeicherzellenmatrix dargestellt werden.
Die Schaltung kann auch umgekehrt verwendet werden, so daß an ihrem Ausgangsschaltnetz gleichzeitig mehrere Ausgangssignale im Ansprechen auf einen einzigen Eingangsimpuls abgegeben werden. Während der ersten bzw. Lernphase eines Arbeitsganges besteht keinerlei Beschränkung in der Anzahl der gleichzeitig an die Lerneingänge A1 bis As anzulegenden Lernsignale. In diesem Falle werden im Ansprechen auf einen bestimmten stabilen Zustand im Ausgangsschaltnetz, der auf die Erfahrungsspeicherzellenmatrix rückübertragen wird, eine Anzahl von Lernsignalen im Zusammenwirken mit einem bestimmten Eingangssignal an den Signaleingängen I1 bis In dazu verwendet, eine entsprechende Anzahl von Erfahrungsspeicherzellen in einer entsprechenden Erfahrungsspeicherzellengruppe einzustellen. Dies hat zur Folge, daß dann mehr als ein Ausgangsschaltkreis eingestellt wird.
Wie bereits erwähnt, ist es möglich, die Erfahrungsspeicherzellenmatrix, wie sie in F i g. 4 dargestellt ist, so zu erweitern, daß irgendeine gewünschte Anzahl von Signaleingängen und irgendeine gewünschte Anzahl von Ausgängen des Ausgangsschaltnetzes bereitgestellt wird. Mit der Verwendung der Schaltung zur Abgabe gleichzeitig entstehender Ausgangssignale aus dem Ausgangsschaltnetz liegt die Anwendung als Codeumsetzer nahe. In diesem Falle würde nach vorheriger Decodierung im Ansprechen auf eine Anzahl von Permutationen der Eingangssignale auf einen von einer Vielzahl von Signaleingängen der Erfahrungsspeicherzellenmatrix ein Signal angelegt. Im Ansprechen auf dieses eine Eingangssignal wird die Erfahrungsspeicherzellenmatrix so adaptiert, daß jede gewünschte Kombination von Ausgangssignalen aus dem Ausgangsschaltnetz abgegeben werden kann.

Claims (5)

Patentansprüche: 55
1. Verknüpfungsnetzwerk mit einer Lernmatrix, das einer Vielzahl von Eingabeinformationen eine bestimmte Anzahl von Ausgangsinformationen zuordnet, bei dem in einer Lernphase bestimmten Eingangsbedingungen entsprechend bistabile Speicherelemente eingestellt werden und bei dem in einer danach erfolgenden Kannphase der Einstellung der Speicherelemente entsprechend Ausgangssignale in Abhängigkeit von entsprechend angelegten Eingangssignalen abgegeben werden, indem die Lernmatrix aus so vielen Speicherelementgruppen besteht, wie Ausgänge des Verknüpfungsnetzwerks vorhanden sind, welche jeweils mit dem Einstelleingang eines rückstellbaren Speicherelements einer zugeordneten Speicherelementgruppe rückgekoppelt sind, dadurch gekennzeichnet, daß jede Speicherelementgruppe soviele Untergruppen enthält, wie Signaleingänge (I1 bis /„) vorgesehen sind, wovon jeweils einer an einer zugeordneten Speicherelement-Untergruppe liegt, indem jeweils ein über seinen ersten Eingang (ü}, in Fig. 2) vom entsprechenden Ausgang des Verknüpfungsnetzwerks (F i g. 3) angesteuertes Verknüpfungsglied (15 in Fig. 2) am Einstelleingang eines jeweiligen Speicherelements (16) über seinen zweiten Eingang (7Z) vom Signaleingang angesteuert wird, daß jede Speicherelement-Untergruppe so viele Speicherelemente (16) enthält wie Lerneingänge (A1 bis A3) vorgesehen sind, die jeweils mit dem dritten Eingang (Ax) des Verknüpfungsgliedes (15) verbunden sind und daß die Verknüpfungsgliedausgänge der Speicherelemente (16) jeder Speicherelement-Untergruppe jeder Speicherelementgruppe außerdem jeweils mit einem Eingang je eines der Speicherelementgruppe zugeordneten Oder-Verknüpfungsgliedes (32) verbunden ist, das an den Einstelleingang je eines bistabilen Ausgangsschaltkreises angeschlossen ist, dessen Augang einen der Ausgänge des Verknüpfungsnetzwerkes (F i g. 3) darstellt, so daß in der Lernphase einerseits die entsprechend angesteuerten Speicherelemente (16) sowohl umgeschaltet werden als auch jeweils über eine Rückkopplungsleitung auf den vierten Eingang des zugeordneten Verknüpfungsgliedes (15) dieses zur Übertragung eines Impulses in der Kannphase im Ansprechen auf ein Eingangssignal gleichzeitig mit einem Ausgangssignal vorbereiten und andererseits der entsprechend zugeordnete bistabile Ausgangsschaltkreis zur Impulsabgabe in der Kannphase vorbereitet wird.
2. Verknüpfungsnetzwerk nach Anspruch 1, dadurch gekennzeichnet, daß zur Rückstellung der bistabilen Ausgangsschaltkreise (31, 32) im Ansprechen auf Lern- (A1 bis A3) und Informationssignale (I1 bis /„) eine zusätzliche Speicherelementgruppe verwendet wird, die ausschließlich durch Lern- (A1 bis As) und Informationssignale (I1 bis /„) angesteuert wird und daß die Ausgänge je eines Speicherelementes einer Untergruppe dieser Speicherelementgruppe, die am gleichen Lerneingang (A1 bis A3) liegen, je einen Eingang eines Und-Verknüpfungsgliedes am Rückstelleingang des jeweils zugeordneten bistabilen Ausgangsschaltkreises (31, 32) ansteuern.
3. Verknüpfungsnetzwerk nach Anspruch 1, dadurch gekennzeichnet, daß bei Zuführung der Informationssignale (I1 bis /„) über jeweils einen Inverter (NOR in Fig. 4) zur Lernmatrix (11) jedes Speicherelement (16) aus zwei kreuzgekoppelten M?i?-Schaltungen (19, 20) besteht, deren Ausgang über einen Inverter (21) mit einem weiteren Eingang des Und-Verknüpfungsschaltnetzes (15) rückgekoppelt ist, daß das Und-Verknüpfungsschaltnetz (15) aus einer ersten NOR-Schaltung (18) zur Aufnahme sowohl des Lernsignals Ax als auch des rückgekoppelten Signals und einer zweiten MTR-Schaltung (17) zur Aufnahme sowohl des Ausgangssignals von der ersten ΜλΚ-Schaltung (18) als auch zur Aufnahme des
I 281
Informationssignals I7, sowie des Ausgangssignals Oy besteht.
4. Anordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß der bistabile Ausgangsschaltkreis (31, 32) an seinem Rückstelleingang eine RückstelWVOii-Schaltung (33) aufweist und aus zwei über Kreuz gekoppelten NOR-Schaltungen (31, 32) aufgebaut ist, bei welchem die erste iVOÄ-Schaltung (31) mit dem Ausgang der Rückstell-ATOjR-Schaltung (33) und die zweite M?2?-Schaltung (32) eine entsprechende Anzahl von Eingängen zur Zuführung der Einstellsignale von der Lernmatrix (11) besitzt.
5. Anordnung nach den Ansprüchen 1 und 3, dadurch gekennzeichnet, daß die Ausgangsschaltkreise je aus über Kreuz gekoppelten NORSchsitungen (31, 32) aufgebaut sind, wovon die zweite
(32) eine entsprechende Anzahl von Eingängen zur Zuführung der Einstellsignale von der Lernmatrix (11) besitzt und die erste einen weiteren Eingang aufweist, der an den Ausgang einer Steuer-iVOjR-Schaltung (35) angeschlossen ist, deren erster Eingang über eine Verzögerungseinrichtung (36) am Ausgang der zweiten NOR-Schaltung (32) und deren zweiter Eingang am Ausgang einer Eingangs-NOR-Schaltung (34) liegt, deren Eingänge mit den Ausgängen der jeweils übrigen bistabilen Ausgangsschaltkreise verbunden sind.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1179 409;
Nachrichtentechnik, 12, 1964, S. 447 bis 450;
Control Engineering, Mai 1964, S. 81 bis 83.
Hierzu 2 Blatt Zeichnungen
809 628/1611 10.68 © Bundesdruckerei Berlin
DEJ31168A 1965-05-10 1966-06-25 Verknuepfungsnetzwerk mit einer Lernmatrix Pending DE1281194B (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US454325A US3374466A (en) 1965-05-10 1965-05-10 Data processing system
US467315A US3348214A (en) 1965-05-10 1965-06-28 Adaptive sequential logic network

Publications (1)

Publication Number Publication Date
DE1281194B true DE1281194B (de) 1968-10-24

Family

ID=27037419

Family Applications (2)

Application Number Title Priority Date Filing Date
DEJ30734A Pending DE1274825B (de) 1965-05-10 1966-05-03 Speicherprogrammiertes Datenverarbeitungssystem zur Verarbeitung von Programmen anderer Datenverarbeitungssysteme
DEJ31168A Pending DE1281194B (de) 1965-05-10 1966-06-25 Verknuepfungsnetzwerk mit einer Lernmatrix

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DEJ30734A Pending DE1274825B (de) 1965-05-10 1966-05-03 Speicherprogrammiertes Datenverarbeitungssystem zur Verarbeitung von Programmen anderer Datenverarbeitungssysteme

Country Status (8)

Country Link
US (2) US3374466A (de)
BE (1) BE680827A (de)
CH (1) CH455344A (de)
DE (2) DE1274825B (de)
FR (2) FR1514947A (de)
GB (2) GB1110688A (de)
NL (1) NL6606266A (de)
SE (1) SE327848B (de)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3493939A (en) * 1967-04-10 1970-02-03 Us Army Priority sequencing device
GB1128576A (en) * 1967-07-29 1968-09-25 Ibm Data store
US3544969A (en) * 1967-11-27 1970-12-01 Standard Computer Corp Language independent computer
US3599016A (en) * 1969-07-22 1971-08-10 Gen Electric Automatic reset circuit
US3624611A (en) * 1970-03-09 1971-11-30 Gte Automatic Electric Lab Inc Stored-logic real time monitoring and control system
US3679913A (en) * 1970-09-14 1972-07-25 Motorola Inc Binary flip-flop employing insulated gate field effect transistors and suitable for cascaded frequency divider operation
US3698007A (en) * 1970-11-30 1972-10-10 Honeywell Inc Central processor unit having simulative interpretation capability
US3713108A (en) * 1971-03-25 1973-01-23 Ibm Branch control for a digital machine
US3735363A (en) * 1971-04-07 1973-05-22 Burroughs Corp Information processing system employing stored microprogrammed processors and access free field memories
US3781823A (en) * 1972-07-28 1973-12-25 Bell Telephone Labor Inc Computer control unit capable of dynamically reinterpreting instructions
FR2159150A1 (de) * 1972-11-30 1973-06-15 Materiel Telephonique
FR2253435A5 (de) * 1973-11-30 1975-06-27 Honeywell Bull Soc Ind
US3891974A (en) * 1973-12-17 1975-06-24 Honeywell Inf Systems Data processing system having emulation capability for providing wait state simulation function
US3938101A (en) * 1973-12-26 1976-02-10 International Business Machines Corporation Computer system with post execution I/O emulation
US3943495A (en) * 1973-12-26 1976-03-09 Xerox Corporation Microprocessor with immediate and indirect addressing
US4050058A (en) * 1973-12-26 1977-09-20 Xerox Corporation Microprocessor with parallel operation
US4010448A (en) * 1974-10-30 1977-03-01 Motorola, Inc. Interrupt circuitry for microprocessor chip
US4003028A (en) * 1974-10-30 1977-01-11 Motorola, Inc. Interrupt circuitry for microprocessor chip
US4084235A (en) * 1975-04-14 1978-04-11 Honeywell Information Systems Inc. Emulation apparatus
US4205371A (en) * 1975-11-03 1980-05-27 Honeywell Information Systems Inc. Data base conversion system
US4042914A (en) * 1976-05-17 1977-08-16 Honeywell Information Systems Inc. Microprogrammed control of foreign processor control functions
US4315321A (en) * 1978-06-16 1982-02-09 The Kardios Systems Corporation Method and apparatus for enhancing the capabilities of a computing system
US4388682A (en) * 1979-09-04 1983-06-14 Raytheon Company Microprogrammable instruction translator
US4456965A (en) * 1980-10-14 1984-06-26 Texas Instruments Incorporated Data processing system having multiple buses
DE3116659C1 (de) * 1981-04-27 1982-10-14 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung fuer eine aus gleichartigen Halbleiterbausteinen aufgebaute Iogische Verknuepfungsanordnung
US4967340A (en) * 1985-06-12 1990-10-30 E-Systems, Inc. Adaptive processing system having an array of individually configurable processing components
US4999808A (en) * 1986-09-26 1991-03-12 At&T Bell Laboratories Dual byte order data processor
US4972317A (en) * 1986-10-06 1990-11-20 International Business Machines Corp. Microprocessor implemented data processing system capable of emulating execution of special instructions not within the established microprocessor instruction set by switching access from a main store portion of a memory
JPS6410338A (en) * 1987-07-02 1989-01-13 Nec Corp Virtual computer controller
KR910005615B1 (ko) * 1988-07-18 1991-07-31 삼성전자 주식회사 프로그래머블 순차코오드 인식회로
US5077657A (en) * 1989-06-15 1991-12-31 Unisys Emulator Assist unit which forms addresses of user instruction operands in response to emulator assist unit commands from host processor
US5274745A (en) * 1989-07-28 1993-12-28 Kabushiki Kaisha Toshiba Method of processing information in artificial neural networks
JPH03167655A (ja) * 1989-11-28 1991-07-19 Toshiba Corp ニューラルネットワーク
US5615305A (en) * 1990-11-08 1997-03-25 Hughes Missile Systems Company Neural processor element
FR2671207B1 (fr) * 1991-01-02 1993-04-16 Abin Claude Reseau neuronal a operateurs binaires et procedes pour sa realisation.
US10255170B2 (en) * 2016-12-19 2019-04-09 International Business Machines Corporation On-demand codeset converter generation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1179409B (de) * 1960-09-23 1964-10-08 Standard Elektrik Lorenz Ag Elektrischer Zuordner mit Lerncharakter

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB892452A (en) * 1957-11-21 1962-03-28 Post Office Improvements in or relating to magnetic core recoding devices
US3222649A (en) * 1961-02-13 1965-12-07 Burroughs Corp Digital computer with indirect addressing
US3245047A (en) * 1962-09-19 1966-04-05 Ibm Selective data transfer apparatus
US3252004A (en) * 1962-11-28 1966-05-17 Ibm Multistate memory circuit
US3209328A (en) * 1963-02-28 1965-09-28 Ibm Adaptive recognition system for recognizing similar patterns
US3292155A (en) * 1963-03-15 1966-12-13 Burroughs Corp Computer branch command
US3267439A (en) * 1963-04-26 1966-08-16 Ibm Pattern recognition and prediction system
US3297999A (en) * 1963-08-26 1967-01-10 Burroughs Corp Multi-programming computer
GB1050630A (de) * 1963-12-19 1900-01-01

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1179409B (de) * 1960-09-23 1964-10-08 Standard Elektrik Lorenz Ag Elektrischer Zuordner mit Lerncharakter

Also Published As

Publication number Publication date
CH455344A (de) 1968-06-28
FR92366E (de) 1968-10-31
FR1514947A (fr) 1968-03-01
NL6606266A (de) 1966-11-11
US3348214A (en) 1967-10-17
GB1110688A (en) 1968-04-24
GB1085585A (en) 1967-10-04
SE327848B (de) 1970-08-31
US3374466A (en) 1968-03-19
DE1274825B (de) 1968-08-08
BE680827A (de) 1966-10-17

Similar Documents

Publication Publication Date Title
DE1281194B (de) Verknuepfungsnetzwerk mit einer Lernmatrix
DE2406740A1 (de) System zur regelung von verfahrensausruestungen
DE4129657A1 (de) Programmierbare frequenzteiler-einrichtung
DE2223196B2 (de) Verfahren und Anordnung zur Impulsbreitensteuerung
DE2216465C3 (de) Asynchrone Pufferanordnung
DE1524172B2 (de) Schaltungsanordnung fuer die darstellung graphischer informationen
DE1246809B (de) Zaehlschaltung mit einem als mehrstufigen Digitalzaehler ausgebildeten Dekadenzaehler
DE1180558B (de) Digitales Rechengeraet zur Erzeugung einer Schluesselimpulsfolge fuer die Verschluesselung von Nachrichtensignalen
DE1160892B (de) Schiebeeinheit
DE1424747B2 (de) Erweiterbare digitale datenverarbeitungsanlage
DE1524181B2 (de) Auswahlvorrichtung fuer ein und ausgabegeraete einer daten verarbeitungsanlage
CH657487A5 (de) Funktionsgenerator zur erzeugung einer anzahl von sich wiederholenden digitalen wellenformen.
DE2157515C3 (de) Digitale Datenverarbeitungs-Einrichtung
DE3018509A1 (de) Schieberegister mit latch-schaltung
DE1268885B (de) Verfahren zum Sortieren von digitalen Magnetbanddaten und Vorrichtung zur Durchfuehrung des Verfahrens
DE2146108A1 (de) Synchrone Pufferanordnung
DE1799028A1 (de) Oszillografische schriftzeichenwiedergabevorrichtung
DE1537307B2 (de) Binäres Schaltwerk
DE2401781C2 (de) Anordnung zur Takterzeugung für ladungsgekoppelte Schaltungen
DE1195973B (de) Multiplikationsschaltung
DE1512368A1 (de) Schaltanordnung fuer den Empfang und zur Umwandlung von Signalen
EP0146865B1 (de) Verfahren zum Erzeugen zufallsähnlicher Binärzeichenfolgen
DE2054784A1 (de)
DE1286101B (de) Einrichtung zum Verteilen serienmaessig eingegebener Impulse auf parallele Ausgaenge
DE1437720B2 (de) Verfahren und schaltungsanordnung zur uebertragung binaerer daten