DE1180558B - Digitales Rechengeraet zur Erzeugung einer Schluesselimpulsfolge fuer die Verschluesselung von Nachrichtensignalen - Google Patents
Digitales Rechengeraet zur Erzeugung einer Schluesselimpulsfolge fuer die Verschluesselung von NachrichtensignalenInfo
- Publication number
- DE1180558B DE1180558B DEP31247A DEP0031247A DE1180558B DE 1180558 B DE1180558 B DE 1180558B DE P31247 A DEP31247 A DE P31247A DE P0031247 A DEP0031247 A DE P0031247A DE 1180558 B DE1180558 B DE 1180558B
- Authority
- DE
- Germany
- Prior art keywords
- pulses
- memory
- output
- input
- feedback circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
- H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
- H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
Description
BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Internat. Kl.: G 09 c
Deutsche Kl.: 42 η -14
Nummer: 1180 558
Aktenzeichen: P 31247IX a/42 η
Anmeldetag: 2. März 1963
Auslegetag: 29. Oktober 1964
Die Erfindung betrifft ein digitales Rechengerät zur Erzeugung einer Schlüsselimpulsfolge für die Verschlüsselung
von Nachrichtensignalen, bei welchem eine Steuerimpulsfolge mit Hilfe einer mehrere
Speichereinheiten enthaltenden Speicherkette und logischen Schaltungsteilen in der Weise zur Schlüsselimpulsfolge
umgewandelt wird, daß die Polarität jedes Schlüsselimpulses durch die Polaritäten mehrerer der
Speicherkette zeitlich früher zugeführter Steuerimpulse bestimmt ist. Derartige Schlüsselimpulsfolgenerzeuger
sind durch die sich auf ein Verfahren zum Ver- und Entschlüsseln von impulsförmig verlaufenden Nachrichtensignalen
beziehende deutsche Patentschrift 1 098 993 bekanntgeworden. Sie umfassen als wesentliches
Element Verzögerungseinrichtungen mit mehreren Abzapfungen, die beispielsweise unter Verwendung
magnetischer Speicherelemente oder bistabiler Kippschaltungen als Schieberegister aufgebaut
sein können.
Bei den bekannten Anordnungen besteht der Nachteil, daß zur Vermeidung von Wiederholungen im
zeitlichen Verlauf der Schlüsselimpulsfolge, die ein unbefugtes Abhören der verschlüsselten Nachrichtensignale
erleichtern würden, umfangreiche Verzögerungseinrichtungen bzw. Speicherorgane nötig sind,
d. h. also lange Speicherketten mit zahlreichen Speichereinheiten.
Durch das digitale Rechengerät gemäß der Erfindung wird dieser Nachteil vermieden. Das Rechengerät
ist dadurch gekennzeichnet, daß zur zusätzlichen Beeinflussung der Polarität der Steuerimpulse der
Ausgang einer Speichereinheit bzw. die Ausgänge mehrerer Speichereinheiten über eine Rückführschaltung
mit einem am Eingang der Speicherkette oder zwischen zwei vorangehenden Speichereinheiten
liegenden logischen Schaltungsteil verbunden ist bzw. sind, wobei zwecks Elimination von Fehlerimpulsen
die Rückführschaltung Mittel zur Umkehrung der Polarität eines Teiles ihr nacheinander zugeführter
Impulse bzw. Mittel zur Unterdrückung eines Teiles ihr gleichzeitig zugeführter Impulse enthält.
An Hand der Zeichnungen soll die Erfindung näher erläutert werden.
F i g. 1 und 2 zeigen die prinzipielle Anordnung des
digitalen Rechengerätes gemäß der Erfindung; in
F i g. 3 ist ein Ausführungsbeispiel der Rückführschaltung mit einer Koinzidenzschaltung gezeigt;
F i g. 4 zeigt ein Ausführungsbeispiel der Rückführschaltung,
bei welcher der Ausgangsimpuls die Polarität der Mehrzahl der Eingangsimpulse hat;
F i g. 5 zeigt eine Variante der in F i g. 4 dargestellten Rückführschaltung; in
Digitales Rechengerät zur Erzeugung einer
Schlüsselimpulsfolge für die Verschlüsselung
von Nachrichtensignalen
Schlüsselimpulsfolge für die Verschlüsselung
von Nachrichtensignalen
Anmelder:
„Patelhold" Patentverwertangs- & Elektro-
Holding A. G., Glarus (Schweiz)
Vertreter:
Dr.-Ing. E. Sommerfeld, Patentanwalt,
München 23, Dunantstr. 6 *
Als Erfinder benannt:
Dipl.-Ing. Gustav Guanella, Zürich,
Rudolf Schweizer, Wettingen (Schweiz)
Beanspruchte Priorität:
Schweiz vom 30. Januar 1963 (1165)
F i g. 6 ist ein Anwendungsbeispiel der Rückführschaltung gemäß F i g. 5 gezeigt; in
F i g. 7 a und 7 b sind die Tabellen der schrittweise wechselnden Momentanwerte des in F i g. 6 dargestellten
digitalen Rechengerätes gezeigt;
F i g. 8 zeigt die Ausbildung einer Rückführschaltung mit Torschaltungen;
F i g. 9 zeigt eine Variante der in F i g. 8 dargestellten Rückführschaltung;
Fig. 10 zeigt eine Anordnung mit zwei digitalen
Rechengeräten gemäß der Erfindung.
In Fig. 1, welche das Prinzipschema des digitalen Rechengerätes zeigt, ist mit 51 die Speicherkette bezeichnet,
welche die Speichereinheiten Sa, So, Sc, Sa
und Se enthält. Die Zahl der Speichereinheiten kann
natürlich wesentlich größer oder auch kleiner sein. Diese Speicherkette ist beispielsweise ein Schieberegister
mit Einzelstufen, wobei die dem Eingang des Schieberegisters zugeleiteten Impulse von Stufe zu
Stufe weitergeleitet werden. An Stelle eines Schieberegisters ist die Anwendung anderer Speicheranordnungen
möglich, wie beispielsweise einer Speichermatrix, wobei Zuführung und Entnahme der Impulse
durch logische Schaltungsteile gesteuert sind. Eine Auswahl derartiger Speicherketten ist in der deutschen
Patentschrift 1098 993 beschrieben. Mit u ist die Steuerimpulsfolge bezeichnet, welche durch die Speicherkette
und weitere nicht eingezeichnete logische
409 709/25
3 4
Schaltungsteile in die Schlüsselimpulsfolge ν um- allen zeitlich vorangehenden, der Speicherkette zugewandelt
wird. Die einzelnen Impulse dieser Impuls- geführten Steuerimpulsen u.
folgen sind dabei durch die Polarität einer bestimmten In einer solchen Anordnung kann nun allerdings
Spannung bzw. bestimmter Spannungsstöße gekenn- ein in der zugeführten Folge der Steuerimpulse vorzeichnet,
beispielsweise ± 1. Es kann aber auch eine 5 handener Fehlerimpuls, d. h. ein Impuls mit falscher
Umtastung zwischen zwei bestimmten Spannungs- Polarität, auf unbegrenzte Zeit einen Fehlerirripuls in
werten, beispielsweise zwischen 0 und 1, vorliegen. der vom Ausgang der Speicherkette abgenommenen
Eine solche Umtastung ist einer Umkehrung der Schlüsselimpulsfolge verursachen. Zur Behebung dieses
Polarität gleichwertig. Eine weitere gleichwertige Nachteiles enthält die Rückführschaltung (R in F i g. 1
Kennzeichnung der Impulse kann dadurch verwirk- io und 2) erfindungsgemäß Mittel zur Umkehrung der
licht sein, daß je einer von zwei benachbarten Leitern Polarität eines Teiles ihr nacheinander zugeführter
eine bestimmte Spannung erhält, beispielsweise ein Impulse bzw. Mittel zur Unterdrückung eines Teiles
Leiter die Spannung 0 bzw. 1 und der andere Leiter ihr gleichzeitig zugeführter Impulse, je nachdem, ob
die Spannung 1 bzw. 0. In allen im folgenden be- der Rückführschaltung Ausgangsimpulse nur einer
schriebenen Beispielen ist eine Kennzeichnung der 15 oder mehrerer Speichereinheiten zugeführt sind. Dies
Impulse durch ihre Polarität angenommen. ist gleichbedeutend der Unterdrückung eines Teiles
Gemäß der Erfindung ist nun der Ausgang einer der in der rückgeführten Impulsfolge enthaltenen In-Speichereinheit
über eine Rückführschaltung mit formation, wodurch bewirkt wird, daß im Laufe der
einem am Eingang der Speicherkette liegenden Zeit einzelne Fehlerimpulse, welche die Speicherkette
logischen Schaltungsteil verbunden. In Fig. 1 ist bei- 20 auf dem Wege über die Rückführschaltung mehrfach
spielsweise der Ausgang der Speichereinheit S6 mit der durchlaufen, eliminiert werden. Die Polaritäten der
Rückführschaltung R, deren Aufbau noch beschrieben erzeugten Schlüsselimpulse sind dann zwar nicht mehr
wird, verbunden, so daß die Ausgangsimpulse e der von den Polaritäten aller der Speicherkette zeitlich
Speichereinheit Se der Rückführschaltung R zugeführt früher zugeführten Impulse abhängig, sondern nur
sind. Der Ausgang der Rückführschaltung R liegt an 25 noch von einer Teilanzahl, die aber immer noch
dem einen Eingang des logischen Schaltungsteiles M, wesentlich größer ist als die Zahl der in der Speicherweichem zudem die Steuerimpulse u zugeführt sind. kette enthaltenen Speichereinheiten.
Der logische Schaltungsteil M ist mit Vorteil eine Im folgenden sollen einige Ausführungsbeispiele der
Produktschaltung (Äquivalenzschaltung, Addition mo- Rückführschaltung beschrieben werden,
dulo 2), bei welcher die Polarität der Ausgangsimpulse 30 In F i g. 3 ist ein digitales Rechengerät dargestellt,
dem Produkt der Polaritäten der zugeführten Im- bei welchem die Rückführschaltung R eine Koinzidenzpulse,
also der rückgeführten Impulse r und der schaltung enthält. Zur Rückführung dienen bei diesem
Steuerimpulse u, entspricht. Ausführungsbeispiel die Ausgangsimpulse d der Spei-
Weitere Ausbildungsmöglichkeiten bestehen einer- chereinheit Sa, welche zusammen mit den Steuerseits
darin, die Ausgänge mehrerer Speichereinheiten 35 impulsen u der Koinzidenzschaltung /(T zugeführt sind,
mit einer mehrere Eingänge aufweisenden Rückführ- Diese Koinzidenzschaltung erzeugt einen Ausgangsschaltung
zu verbinden, und andererseits den lo- impuls/· der Polarität der beiden Eingangsimpulse,
gischen Schaltungsteil M zwischen zwei Speicher- falls diese gleich sind, und einen Impuls unveränderter
einheiten zu legen statt an den Eingang der Speicher- Polarität gegenüber dem vorangehenden Impuls, falls
kette, d. h. also dem logischen Schaltungsteil die rück- 40 die Eingangsimpulse ungleiche Polaritäten aufweisen,
geführten Impulse und die Ausgangsimpulse der- Dadurch werden die Polaritäten der Impulse dteilweise
jenigen Speichereinheit zuzuführen, die der Speicher- umgekehrt. Schaltungen mit den beschriebenen Koeinheit,
mit deren Eingang der Ausgang des logischen inzidenzfunktionen lassen sich beispielsweise in Form
Schaltungsteiles verbunden ist, unmittelbar voran- bistabiler Kippschaltungen aufbauen,
geht. In F i g. 2 ist die prinzipielle Anordnung dieser 45 Die rückgeführten Impulse r sind nun gemäß dem
beiden Ausbildungen gezeigt. Sowohl die Ausgangs- in Fig. 2 gezeigten Prinzipschema der Äquivalenzimpulse
c der Speichereinheit Sc als auch die Ausgangs- schaltung M zusammen mit den Ausgangsimpulsen a
impulse d der Speichereinheit Sd sind der Rückführ- der Speichereinheit Sa zugeführt, wobei der Ausgang
schaltung R zugeführt, die eine zwei Eingänge auf- der Äquivalenzschaltung M am Eingang der Speicherweisende
Äquivalenzschaltung Af1 sowie einen Schal- 50 einheit Sb liegt. Die Äquivalenzschaltung M kann aber
tungsteil ^1, der noch naher beschrieben wird, ent- auch an einer anderen Stelle vor der Speichereinheit Si
hält. Die Ausgangsimpulse der Äquivalenzschaltung M1 in der Speicherkette S liegen.
haben eine Polarität, die dem Produkt der Polaritäten Zur Erzeugung der Ausgangsimpulse r der Koinzi-
der zugeführten Impulse c und d entspricht. Die Aus- denzschaltung K sind im Beispiel von F i g. 3 die
gangsimpulse r der Rückführschaltung R sind nun 55 Steuerimpulse u verwendet. Es können hierzu auch an
wiederum einem logischen Schaltungsteil M zugeführt, anderer Stelle entnommene Impulse verwendet werden,
der im gezeigten Beispiel zwischen den Speicher- In F i g. 4 ist das Beispiel einer Rückführschaltung R
einheiten Sa und Sb liegt. Mit u sind wiederum die mit mehreren Eingängen gezeigt, welcher gleichzeitig
Steuerimpulse bezeichnet und mit ν die erzeugten die Ausgangsimpulse mehrerer Speichereinheiten zu-Schlüsselimpulse.
6u geführt sind und deren jeweilige Ausgangsimpulse die
Durch die Rückführung der Ausgangsimpulse von gleiche Polarität wie diejenige der Mehrzahl der Ein-Speichereinheiten
der Speicherkette S in F i g. 1 und 2 gangsimpulse aufweisen. Mit h, i und k sind die Ausan
den Eingang einer vorangehenden Speichereinheit gangsimpulse von drei Speichereinheiten einer Speicherwird
erreicht, daß die Polaritäten der durch die kette bezeichnet bzw. die Leitungen, die zu diesen Aus-Speicherkette
erzeugten Schlüsselimpulse ν nicht nur 65 gangen führen. Mit r sind wiederum die an eine voranvon
den Polaritäten einer der Zahl der Speicher- gehende Speichereinheit rückgeführten Impulse beeinheiten
Sa, Sb ■ ■■ in der Speicherkette entsprechen- zeichnet. Die Rückführschaltung enthält drei »Und«-
den Zahl Steuerimpulse u abhängig ist, sondern von Gatter U, an deren Eingängen jeweils zwei Ausgangs-
5 6
leitungen der Speichereinheiten liegen. Alle Ausgänge geführten Impulse r. Die Anfangsbelegung für η = 0
der »Und«-Gatter sind mit einem »Oder«-Gatter O ver- sei in der Tabelle der F i g. 7 a willkürlich angenommen,
bunden. In dieser Schaltungsanordnung weisen die In der Tabelle der Fig. 7b ist eine infolge eines
Ausgangsimpulse r des »Oder«-Gatters die gleiche Fehlerimpulses abweichende Anfangsbelegung an*·
Polarität auf wie diejenige der Mehrzahl der den 5 genommen, wobei der Fehlerirnpuls durch Un>
»Und«-Gattern zugeführten Impulse. Haben also randung markiert ist. Die durch den Fehlerimpuls
beispielweise die Impulse h und i die Polarität +, so schrittweise bewirkten fehlerhaften Momentanwerte
hat auch der entsprechende Ausgangsimpuls r die sind ebenfalls umfandet eingetragen, Es ist ersichtlich,
Polarität +. Die Schaltung bewirkt demnach, daß daß bereits nach wenigen Schlitten der Einfluß des
ein Teil der zugeführten Impulse für die Polarität der ι ο Fehlerimpulses eliminiert ist und in beideh Tabellen
rückgeführten Impulse r ohne Einfluß ist oder, mit dieselbe Belegung vorhanden ist.
anderen Worten, daß ein Teil der zugeführten Impulse In F i g. 8 und 9 sind weitere Ausfuhrungsbeispiele
unterdrückt wird. Hierdurch wird ein Fehlerimpuls im der Rückführschaltung dargestellt, bei welchen GeLauf
e der Zeit eliminiert. brauch von Torschaltungen gemacht ist. Die Rück-Eine
Variante der in Fig. 4 gezeigten Rückführ- 15 führschaltungR enthält hier mindestens zwei gegenschaltung
ist in Fig. 5 dargestellt. In dieser Schal- sinnig gesteuerte Torschaltungen, von denen mindestens
tungsanordnung sind einer Speicherkette die Ausgangs- eine mit ihrem Eingang am Ausgang einer Speicherimpulse
h und i von nur zwei Speichereinheiten ent- einheit der Speicherkette Hegt, wobei zur Erzeugung
nommen und den drei »Und«-Gattern U zugeführt. Von die Torschaltungen beeinflussenden Hilfssteuer-Die
dritte benötigte Impulsfolge ist einer Speicher- 20 impulsen ein logischer Schaltungsteil vorgesehen ist,
einheit Sr entnommen, welche ihrerseits durch die dessen Eingang mit dem Ausgang mindestens einer
von der Anordnung erzeugten, rückgeführten Aus- weiteren Speichefeinheit der Speichefkette verbunden
gangsimpulse r beaufschlagt ist. In der Speicher- ist.
einheit Sr wird demnach der jedem Ausgangsimpuls r In F i g. 8 sind T1 und T2 zwei Torschaltungen für
vorangehende Impuls gespeichert. Der n-te Ausgangs- 25 die Impulsfolgen ρ und q, Welche den Ausgängen von
impuls rn hat also die Polarität der Impulse h und i, zwei Speichereinheiten einer Speicherkette entnommen
falls diese von gleicher Polarität sind. In allen anderen sind. Diese Impulsfolgen werden alternativ als rück-Fällen
hat der Ausgangsimpuls Yn die Polarität des geführte Impulsfolgen r der Speicherkette in der be1-vorangehenden
Impulses Tn^1. Auch diese Anordnung reits beschriebenen Weise wieder zugeführt, je nachbewirkt,
daß ein Teil der ihr zugeführten Impulse 30 dem, welche der beiden Torschaltungen offen ist. Die
ohne Einfluß auf die Polarität der zurückgeführten Torschaltungen werden durch Hilfssteuerimpulse ί
Impulse bleibt. beeinflußt, die im logischen Schältüngsteil M8 erzeugt
Ein Anwendungsbeispiel der Rückführschaltung werden. Dieser Schaltungsteil ist mit Vorteil eine
gemäß F i g. 5 ist in F i g. 6 gezeigt. Bei diesem digi- Äquivalenzschaltung, an welche die beiden Ausgangstalen
Rechengerät liegen am Eingang der Speicher- 35 Impulsfolgen h und t von zwei weiteren Speichereinheiten
Sa, St, Sc die Äquivalenzschaltungen Ma, einheiten der Speicherkette geführt sind. Die HÜfs-
Mj3, Mc, die mit der Speichereinheit zweckmäßig als Steuerimpulse s haben demnach eine positive Polarität,
Baueinheit kombiniert sind. Der ersten Äquivalenz- wenn die Polaritäten def Impulse h und i gleich sind*
schaltung Ma sind die Steuerimpulse u und die rück- bzw. negative Polaritäten, wenn die Polaritäten der
geführten Impulse r zugeführt, der zweiten Äqui- 40 Impulse h und i verschieden sind. Bd positiven
valenzschaltung Mj, die Steuerimpulse u und die Aus- Impulsen s sei die Torschaltung T1 geöffnet, bei
gangsimpulse der ersten Speichereinheit Sa und der negativen Impulsen s die Torschaltung T%, so daß je
dritten Äquivaienzschaltung M0 die Ausgangsimpulse nach Polarität der Impulse h und i ein Impuls^ oder q
der zweiten Speichereinheit Sb und diejenigen der zur Speicherkette rückgeführt wird. Dadurch wird
ersten Speichereinheit Sa. Die Rückführschaltung R 45 jeweils einer der beiden der Rückführschaltung zuist
gemäß Fig. 5 aufgebaut, wobei als zugeführte geführten Impulsej? und q unterdrückt Und deshalb
Impulsfolgen (A und i in Fi g. 5) die Ausgangs- ein die Speicherkette und die Rückführschaltung
impulse c der dritten Speichereinheit S0 sowie die durchlaufender Fehlerimpuls im Laufe der Zeit
Steuerimpulse u verwendet sind. Durch diese Schal- eliminiert.
tungsanordnung, die beispielsweise noch dadurch 50 Eine Variante der in F i g. 8 gezeigten Anordnung
erweitert werden kann, daß mehrere Speichereinheiten ergibt sich gemäß F i g. 9 dadurch, daß je eine der
nach jeder Äquivalenzschaltung angeordnet werden, rückgeführten bzw. der Erzeugung von Hilfssteuerwird
eine besonders große Sicherheit gegen Wieder- impulsen dienenden, in F ί g. 8 mit q bzw. I bezeichholungen
im zeitlichen Verlauf der erzeugten Schlüssel- neten Impulsfolgen durch mindestens eine Speicher1-impulsfolge
ν erzielt. 55 einheit ersetzt wird. Der Äquivaienzschaltung M8 sind
An Hand der Tabellen von Fi g. 7 a und 7 b wird also einerseits die einer Speichereinheit der Speichernun
gezeigt, daß ein im Rechengerät gemäß F i g. 6 kette entnommenen Impulse h und andererseits die
auftretender Fehlerimpuls bereits nach kurzer Zeit Ausgangsimpulse der mit denselben Impulsen h beeliminiert
ist. In diesen Tabellen ist mit η die Reihen- aufschlagen Speichereinheit S8 zugeführt. Am Einfolge
der Belegungen der Anordnungen bezeichnet, 60 gang der Äquivaienzschaltung M8 liegen also in einem
so daß η = 0 die Anfangsbelegung bedeutet, η = 1 bestimmten Zeitpunkt der Impuls hn und beispielsdie
Belegung nach dem ersten eingetroffenen Steuer- weise der vorangehende Impuls hn-v Die Torimpuls
usw. In der Kolonne u sind die willkürlich schaltung Tz ist nicht mehr wie in F i g. 8 für eine
angenommenen Polaritäten der Steuerimpulse auf- zweite Impulsfolge # angeordnet, sondern für die am
geführt, in den weiteren Kolonnen die auf Grund 65 Ausgang der mit den rückgeführten Impulsen r
der logischen Verknüpfungen hieraus resultierenden beaufschlagten Speichereinheit Sr auftretende Impulse-Polaritäten
der Ausgangsimpulse a, b, c der Speicher- folge. In einem bestimmten Zeitpunkt liegt der rückdnheiten
Sa, Sb, S0 sowie die Polaritäten der rück- geführte Impuls rn vor. Dann liegt am Eingang def
Torschaltung T2 der vorangehende rückgeführte Impuls
r-n-χ.
Die Wirkungsweise dieser Anordnung kann wie folgt beschrieben werden: Bei übereinstimmender
Polarität der Impulse hn und hn~i ist die Torschaltung
T1 geöffnet, so daß der gleichzeitig vorliegende
Impuls/?» übertragen und zur Speicherkette als
Impuls rn rückgeführt wird. Ein Impulsverlust tritt
also in diesem Falle nicht ein. Wenn die Polaritäten der Impulse hn und hn-x verschieden sind, ist die Torschaltung
T2 geöffnet, so daß der der Speichereinheit Sr entnommene vorangehende Impuls r„_1 als
Impuls rn zur Speicherkette rückgeführt wird. Der
gleichzeitig auftretende Impuls/?» wird hierbei unterdrückt.
_
An Stelle der in F i g. 8 und 9 gezeigten Äquivalenzschaltung Mg kann als logischer Schaltungsteil eine
Schaltungsanordnung gemäß F i g. 4 oder 5, bei welcher die Polarität des Ausgangsimpulses der
Polarität der Mehrzahl der Eingangsimpulse h, i und gegebenenfalls weiterer Impulse entspricht, vorgesehen
sein. Es kann als logischer Schaltungsteil auch eine Koinzidenzschaltung verwendet werden, welche bei
Übereinstimmung der Eingangsimpulse h und / einen Ausgangsimpuls bestimmter Polarität erzeugt.
Zur weiteren Verhinderung von Wiederholungen in der erzeugten Schlüsselimpulsfolge ν ist es zweckmäßig,
eine Anordnung mit mehreren digitalen Rechengeräten gemäß der Erfindung vorzusehen, bei
welcher die Ausgänge mehrerer Speichereinheiten mindestens einer Speicherkette mit den Eingängen
je einer Speichereinheit einer anderen Speicherkette verbunden sind. Zusätzlich zur Rückführung von
Ausgangsimpulsen jeder Speicherkette an den Eingang derselben Speicherkette werden zudem vorteilhafterweise
die Ausgänge mindestens je einer Speichereinheit mindestens zweier Speicherketten an den Eingang
einer Rückführschaltung gelegt, deren Ausgang mit dem Eingang einer Speichereinheit der von den
Steuerimpulsen beaufschlagten Speicherkette verbunden ist.
In Fig. 10 ist eine solche Anordnung gezeigt, die einmal zwei aus Speicherketten und Rückführschaltungen
zusammengesetzte Anordnungen (SR)1 bzw. [SR)2 und ferner die Permutiereinrichtungen P1
bzw. P2 enthält. Jede Speicherkette weist Speichereinheiten
S1O. bis Sie bzw. S2H bis Sie auf, denen
Äquivalenzschaltungen Mia bis Mxd bzw. M20 bis
M2e vorgeschaltet sind. An die Ausgänge der letzten
Speichereinheiten Sie bzw. S26 der Speicherketten
sind Rückführschaltungen R1 bzw. R2 angeschlossen,
mit deren Ausgängen nochmals Speichereinheiten S1/
bzw. S2/ verbunden sind. Die Ausgangsimpulse rx
bzw. r2 dieser letzteren Speichereinheiten sind zu den
am Eingang der Speicherketten liegenden Äquivalenzschaltungen Mia bzw. M20, rückgeführt. Die Rückführschaltungen
R1 und R2 sind beispielsweise gemäß
F i g. 5 aufgebaut.
In der Anordnung Speicherkette—Rückführschaltung
(SR)1 sind der Äquivalenzschaltung Mia die
Steuerimpulsfolge u sowie die rückgeführte Impulsfolge T1 zugeführt, der Äquivalenzschaltung M-& eine
noch näher zu erläuternde Impulsfolge r3 sowie die
Ausgangsimpulsfolge der vorangehenden Speichereinheit Sia, der Äquivalenzschaltung Mxa die Steuerimpulsfolge
u sowie die Ausgangsimpulsfolge der vorangehenden Speichereinheit S1C und schließlich
der Rückführschaltung ,R1 die Steuerimpulsfolge u
sowie die Ausgangsimpulsfolge der vorangehenden Speichereinheit Sie.
Alle Ausgangsimpulsfolgen ax bis J1 der Speichereinheiten
Sia bis S1/ sind an eine Permutiereinrichtung
P1 gelegt, von wo sie wahlweise zu den verschiedenen Äquivalenzschaltungen M2a bis M2J der
Anordnung Speicherkette—Rückführschaltung (SR)2
gelangen. Die Eingänge dieser Äquivalenzschaltungen sind zudem mit den Ausgängen der jeweils vorangehenden
Speichereinheiten S2b bis S2/ verbunden.
Der Speichereinheit S2a ist als zweite Eingangsimpulsfolge die Folge der vom Ausgang der letzten
Speichereinheit S2/ rückgeführten Impulse r2 über
M2e zugeführt.
Die Ausgangsimpulsfolgen a2 bis /2 der Speichereinheiten
S2O bis S2/ gelangen an eine weitere Permutiereinrichtung
P2, von wo sie in beliebiger Reihenfolge zur Weiterverwertung beispielsweise einer nächsten
Anordnung Speicherkette—Rückführschaltung zugeführt werden oder zur Verschlüsselung von
mehreren Nachrichtenkanälen dienen können.
Die beiden Anordnungen Speicherkette—Rückführschaltung
(SR)1 und (S-R)2 sind nun durch einen
weiteren Rückführkanal miteinander verbunden. Zu diesem Zweck ist die Rückführschaltung R3 vorgesehen,
welcher Ausgangsimpulse beider Speicherketten zugeführt sind und deren Ausgangsimpulsfolge
r3 zur Beeinflussung der Polarität der Steuerimpulse
u an den Eingang der Äquivalenzschaltung M1O
gelegt ist. Im gezeigten Beispiel ist die Rückführschaltung R3 gemäß der Ausführung von F i g. 8 aufgebaut,
wobei die benötigten Impulsfolgen h, i bzw. p, q über die Permutiereinrichtungen P1 und P2 wahlweise
den Speichereinheiten der Speicherketten entnommen sind.
Claims (10)
1. Digitales Rechengerät zur Erzeugung einer Schlüsselimpulsfolge für die Verschlüsselung von
Nachrichtensignalen, bei welchem eine Steuerimpulsfolge mit Hilfe einer mehrere Speichereinheiten
enthaltenden Speicherkette und logischen Schaltungsteilen in der Weise zur Schlüsselimpulsfolge
umgewandelt wird, daß die Polarität jedes Schlüsselimpulses durch die Polaritäten mehrerer
der Speicherkette zeitlich früher zugeführter Steuerimpulse bestimmt ist, dadurch gekennzeichnet,
daß zur zusätzlichen Beeinflussung der Polarität der Steuerimpulse (u) der Ausgang
einer bzw. die Ausgänge mehrerer Speichereinheiten (Sa ... Se) über eine Rückführschaltung
(R) mit einem am Eingang der Speicherkette (S) oder zwischen zwei vorangehenden Speichereinheiten
liegenden logischen Schaltungsteil (M) verbunden ist bzw. sind, wobei zwecks Elimination
von Fehlerimpulsen die Rückführschaltung Mittel zur Umkehrung der Polarität eines Teiles ihr nacheinander
zugeführter bzw. Mittel zur Unterdrückung eines Teiles ihr gleichzeitig zugeführter
Impulse (e bzw. c und d) enthält.
2. Rechengerät nach Anspruch 1, dadurch gekennzeichnet,
daß der logische Schaltungsteil (M) eine Äquivalenzschaltung ist.
3. Rechengerät nach Anspruch 1, dadurch gekennzeichnet, daß die Rückführschaltung (R) eine
Koinzidenzschaltung (K) enthält.
4. Rechengerät nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgänge mehrerer Spei-
chereinheiten mit einer mehrere Eingänge aufweisenden Rückführschaltung (R) verbunden sind,
deren jeweilige Ausgangsimpulse (r) die gleiche Polarität wie diejenigen der Mehrzahl der Eingangsimpulse
(h, i, k) aufweisen.
5. Rechengerät nach Anspruch 4, dadurch gekennzeichnet, daß die Ausgänge von je zwei
Speichereinheiten mit einem »Und«-Gatter (U) und alle Ausgänge der »Und«-Gatter mit einem »Oder«-
Gatter (O) verbunden sind.
6. Rechengerät nach Anspruch 4, dadurch gekennzeichnet, daß ein Eingang der Rückführschaltung
(R) mit den Ausgangsimpulsen eines Speichers (Sr) beaufschlagt ist, welchem die Ausgangsimpulse
(r) der Rückführschaltung (R) als Eingangsimpulse zugeführt sind.
7. Rechengerät nach Anspruch 4, dadurch gekennzeichnet, daß ein Eingang der Rückführschaltung
(R) mit der Steuerimpulsfolge (u) beaufschlagt ist. ao
8. Rechengerät nach Anspruch 1, dadurch gekennzeichnet, daß die Rückführschaltung (R) mindestens
zwei gegensinnig gesteuerte Torschaltungen (T1, !T2) enthält, von denen mindestens eine
mit ihrem Eingang am Ausgang einer Speichereinheit der Speicherkette liegt, wobei zur Erzeugung
von die Torschaltungen beeinflussenden HilfsSteuerimpulsen ein logischer Schaltungsteil (Ms)
vorgesehen ist, dessen Eingang mit dem Ausgang von mindestens einer weiteren Speichereinheit der
Speicherkette verbunden ist.
9. Anordnung mit mehreren digitalen Rechengeräten nach Anspruch 1, dadurch gekennzeichnet,
daß die Ausgänge mehrerer Speichereinheiten (S111, S1S, S1C, S1Ci, Sie, Sjf) mindestens einer
Speicherkette [(51A)1] mit den Eingängen je einer
Speichereinheit (S^d, SZe, S^, Ssa, S%c, S%f) einer
anderen Speicherkette [(51Ji)2] verbunden sind.
10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Ausgänge mindestens je
einer Speichereinheit (S1^ Sie, Sta, S2a) mindestens
zweier Speicherketten [(SR)1, (SR)^ am
Eingang einer weiteren Rückführschaltung (RB) liegen, deren Ausgang mit dem Eingang einer
Speichereinheit (S&) der von den Steuerimpulsen
beaufschlagten Speicherkette [(5i?)J verbunden ist (Fig. 10).
In Betracht gezogene Druckschriften:
Deutsche Patentschrift Nr. 1 098 993.
Deutsche Patentschrift Nr. 1 098 993.
Hierzu 2 Blatt Zeichnungen
409 709/25 10.54 © Bundesdruckerei Berlin
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH116563A CH407219A (de) | 1963-01-30 | 1963-01-30 | Digitaler Impulsumsetzer zur Erzeugung einer Schlüsselimpulsfolge für die Verschlüsselung von Nachrichtensignalen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1180558B true DE1180558B (de) | 1964-10-29 |
Family
ID=4203987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEP31247A Pending DE1180558B (de) | 1963-01-30 | 1963-03-02 | Digitales Rechengeraet zur Erzeugung einer Schluesselimpulsfolge fuer die Verschluesselung von Nachrichtensignalen |
Country Status (9)
Country | Link |
---|---|
US (1) | US3925612A (de) |
JP (1) | JPS432420B1 (de) |
AT (1) | AT241529B (de) |
BE (1) | BE643066A (de) |
CH (1) | CH407219A (de) |
DE (1) | DE1180558B (de) |
FR (1) | FR1394119A (de) |
GB (1) | GB1022977A (de) |
NL (1) | NL302458A (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4434322A (en) | 1965-08-19 | 1984-02-28 | Racal Data Communications Inc. | Coded data transmission system |
US4231113A (en) * | 1968-03-11 | 1980-10-28 | International Business Machines Corporation | Anti-jam communications system |
US3657699A (en) * | 1970-06-30 | 1972-04-18 | Ibm | Multipath encoder-decoder arrangement |
US4266243A (en) * | 1979-04-25 | 1981-05-05 | Westinghouse Electric Corp. | Scrambling system for television sound signals |
US4661980A (en) * | 1982-06-25 | 1987-04-28 | The United States Of America As Represented By The Secretary Of The Navy | Intercept resistant data transmission system |
FR2542951B1 (fr) * | 1983-03-18 | 1990-03-02 | Alsthom Atlantique | Systeme de codage d'informations de securite de la voie vers des trains en vue de leur commande |
US4785410A (en) * | 1985-06-05 | 1988-11-15 | Clarion Co., Ltd. | Maximum length shift register sequences generator |
US4736424A (en) * | 1986-09-22 | 1988-04-05 | Rockwell International Corporation | Data scrambling apparatus |
US4815130A (en) * | 1986-10-03 | 1989-03-21 | Communications Satellite Corporation | Stream cipher system with feedback |
JPH0727325B2 (ja) * | 1987-02-13 | 1995-03-29 | 沖電気工業株式会社 | 暗号化装置 |
US5864491A (en) * | 1997-11-10 | 1999-01-26 | Telefonaktiebolaget L M Ericsson | Apparatus and associated method for generating a pseudo random number |
GB2342016B (en) * | 1998-09-23 | 2003-06-25 | Sony Uk Ltd | Interfacing digital signals |
JP5098358B2 (ja) * | 2007-02-22 | 2012-12-12 | 富士通セミコンダクター株式会社 | プロセッシングエレメント及びそれを備えたリコンフィギャラブル回路 |
US9761049B2 (en) * | 2014-03-28 | 2017-09-12 | Intel Corporation | Determination of mobile display position and orientation using micropower impulse radar |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3069657A (en) * | 1958-06-11 | 1962-12-18 | Sylvania Electric Prod | Selective calling system |
US3093796A (en) * | 1959-10-28 | 1963-06-11 | Everett C Westerfield | Automatic signal time compressor with gate means for controlling rate of shift register output |
-
0
- NL NL302458D patent/NL302458A/xx unknown
-
1963
- 1963-01-30 CH CH116563A patent/CH407219A/de unknown
- 1963-03-02 DE DEP31247A patent/DE1180558B/de active Pending
-
1964
- 1964-01-23 JP JP296264A patent/JPS432420B1/ja active Pending
- 1964-01-24 US US339953A patent/US3925612A/en not_active Expired - Lifetime
- 1964-01-24 GB GB3143/64A patent/GB1022977A/en not_active Expired
- 1964-01-28 BE BE643066D patent/BE643066A/xx unknown
- 1964-01-28 AT AT64464A patent/AT241529B/de active
- 1964-01-28 FR FR44408A patent/FR1394119A/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3925612A (en) | 1975-12-09 |
CH407219A (de) | 1966-02-15 |
AT241529B (de) | 1965-07-26 |
JPS432420B1 (de) | 1968-01-29 |
GB1022977A (en) | 1966-03-16 |
FR1394119A (fr) | 1965-04-02 |
NL302458A (de) | |
BE643066A (de) | 1964-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1281194B (de) | Verknuepfungsnetzwerk mit einer Lernmatrix | |
DE1180558B (de) | Digitales Rechengeraet zur Erzeugung einer Schluesselimpulsfolge fuer die Verschluesselung von Nachrichtensignalen | |
DE2556828C3 (de) | Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren | |
DE2711426A1 (de) | Frequenzvervielfacher | |
DE1271185B (de) | Elektronische Impuls-Zaehlschaltung mit dualer und zyklischer Darstellung im Dual- und Graycode | |
DE1160892B (de) | Schiebeeinheit | |
DE1424706A1 (de) | Verfahren zur Auswertung einer Vielzahl von Informationen | |
DE1257834B (de) | Anordnung zur Verstaerkung, Regenerierung und Synchronisierung von Signalen in Form von Folgen im Biternaercode verschluesselter bipolarer Impulse | |
DE1260530B (de) | Zaehlschaltung zur Zaehlung jedes von einer Vielzahl von angelegten Eingangsimpulsen | |
DE1183723B (de) | Elektronischer Schluesselgenerator | |
DE1257843B (de) | Einrichtung zur Erzeugung von Schluesselimpulsfolgen | |
DE2037959A1 (de) | Verfahren und Schaltungsanordnung zum Dar stellen oder Aufzeichnen einer Folge binarer Bits | |
DE2244741C3 (de) | Anordnung zur digitalen Messung einer physikalischen Größe durch einen Impulszähler mit ganzer invariabler Zählbasis | |
DE2529448C2 (de) | Schaltungsanordnung zur Umwandlung von NRZ-Signalen in RZ-Signale, insbesondere für die synchrone Zeitmultiplexbildung | |
DE2401781C2 (de) | Anordnung zur Takterzeugung für ladungsgekoppelte Schaltungen | |
DE1186498B (de) | Schaltungsanordnung zur Erzeugung von Impulsen auf getrennten Leitungen | |
DE1170464B (de) | Mit Pulscodemodulation arbeitende UEber-tragungsanordnung | |
DE2724110C2 (de) | Quasi-Zufallsgenerator | |
DE959020C (de) | Einrichtung zur Verschluesselung und Entschluesselung von Kodeimpulssignalen | |
DE1084763B (de) | Anordnung zur Ableitung von Impulsgruppen aus einer Hauptimpulsfolge | |
DE1297150B (de) | Schieberegister mit gesteuerten Siliziumdioden als Speicherelement | |
DE1240928B (de) | Gleichstromgekoppelter elektronischer Binaerzaehler | |
DE1099236B (de) | Elektrisches Rechenwerk zum Potenzieren einer ªÃ-stelligen binaeren Zahl | |
DE3540800A1 (de) | Binaeraddierer-zelle und aus solchen binaeraddierer-zellen zusammengesetztes schnelles addier- und multiplizierwerk | |
DE2401985C3 (de) | Dynamische, bistabile Teilerschaltung |