FR92366E - - Google Patents
Download PDFInfo
- Publication number
- FR92366E FR92366E FR7874A FR06007874A FR92366E FR 92366 E FR92366 E FR 92366E FR 7874 A FR7874 A FR 7874A FR 06007874 A FR06007874 A FR 06007874A FR 92366 E FR92366 E FR 92366E
- Authority
- FR
- France
- Prior art keywords
- output
- circuit
- input
- signals
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
- G06F12/0623—Address space extension for memory modules
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Evolutionary Computation (AREA)
- Health & Medical Sciences (AREA)
- Biophysics (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Devices For Executing Special Programs (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Executing Machine-Instructions (AREA)
- Multi Processors (AREA)
Description
RÉPUBLIQUE FRANÇAISE
lre ADDITION
MINISTÈRE DE L'INDUSTRIE AU BREVET D'INVENTION
V I.SU.917
SERVICE
j i nnnnn.rTP , P. V. n° 7.874, Alpes-Maritimes N° 92.366
de la PROPRIETE INDUSTRIELLE ' L
Classification internationale : "\^\ G 06 f
J S.)
\Ç'\ y*?/
Système de traitement de l'information.
Société dite : INTERNATIONAL BUSINESS MACHINES CORPORATION résidant aux Etats-Unis d'Amérique.
(Brevet principal pris le 2 mai 1966.)
Demandée le 13 juin 1966, à 15h 36m, à Nice.
Délivrée par arrêté du 23 septembre 1968.
(Bulletin officiel de la Propriété industrielle, n° 44 du 31 octobre 1968.)
[Demande de brevet déposée aux États-Unis d'Amérique le 28 juin 1965, sous le n° 467.315,
au nom de M. Raymond J. Barbetta.)
Cette invention concerne un perfectionnement au dispositif décrit dans la demande de brevet n° de P.V. 7.798 A.M. déposée par la demanderesse en France le 2 mai 1966 sous le titre « Système de traitement de l'information » et elle concerne un circuit logique permettant de mettre en séquence des signaux de sortie provenant d'un certain nombre de dispositifs de sortie et, plus particulièrement, elle concerne un dispositif permettant de mettre en séquence des signaux de sortie, et pouvant être adapté pour produire toute séquence désirée des signaux de sortie en réponse à un ou plusieurs signaux d'entrée.
Actuellement, il est souhaitable de produire en série des circuits sous forme de matrices pour résoudre diverses formes de problèmes logiques de mise en séquence. Le dispositif que l'on va analyser consiste en une matrice d'éléments de production de lumière et de photo-conducteurs qui peuvent être câblés d'une façon parmi deux façons différentes pour réaliser une progression logique séquentielle des états stables à l'intérieur de la matrice aux autres états stables pour produire un signal de sortie désirée. Le procédé esquissé nécessite la génération d'une table déterminant les états stables et les états instables. La matrice de photo-conducteurs est alors câblée pour réaliser les sorties nécessaires et les lignes de branchement afin de provoquer la progression logique et séquentielle des états stables d'un photo-conducteur à un autre à l'intérieur de la matrice.
La nécessité de fabriquer en série des circuits électroniques qui sont utilisés dans des dispositifs électroniques est évidente. Le prix par unité de grande quantité d'appareil quelconque est
8 210735 7
toujours plus faible que lorsqu'on ne produit qu'un seul appareil. Maintenant, la production en série de circuits électroniques est en train de se faire. Cependant, la production en série d'un type particulier de circuits électroniques qui doivent être utilisés avec des circuits électroniques produits en série ayant d'autres configurations, coûtera encore plus que la production en série d'un seul appareil électronique qui peut être utilisé pour réaliser diverses fonctions.
Il y a bien des circuits électroniques qui peuvent être reliés pour réaliser des opérations logiques séquentielles. Quelques-uns de ces dispositifs réalisant certaines fonctions pour lesquelles la présente invention est adaptée mais qui, jusqu'à présent sont tous fabriqués séparément, comprennent des compteurs en anneau, des diviseurs de fréquence, et des dispositifs d'identification de caractères, des générateurs d'impulsion pour contrôler la circulation des données dans des systèmes de traitement de l'information. Le compteur en anneau doit être adapté pour produire une sortie parmi un certain nombre de sorties dans une séquence particulière en réponse à un signal d'entrée. Un diviseur de fréquence doit être adapté pour produire une sortie seulement après la réception d'un nombre prédéterminé de signaux d'entrée. Un circuit d'identification de caractères, s'il reçoit des signaux codés sous forme série, doit être adapté pour produire une sortie seulement à la réception de la séquence voulue des signaux d'entrée. Un générateur d'impulsions dans un système de traitement de l'information utilisé pour commander la séquence dans laquelle les données sont transférées d'un appareil à un autre doit être adapté pour produire la même séquence
[92.366/1.514.947]
— 2 —
de commande en réponse par exemple à une instruction d'un programme. Une fois que la séquence particulière des impulsions pour la fonction désirée a été déterminée, le dispositif doit être précâblé et rester fixé.
C'est un premier objet de cette invention de réaliser un réseau de circuit permettant d'accomplir un grand nombre d'opérations logiques effectives séquentiellement.
C'est un autre objet important de cette invention de réaliser un réseau de circuit capable de produire un certain nombre d'opérations logiques séquentielles, l'opération désirée du réseau pouvant être choisie électroniquement.
C'est aussi un objet de cette invention de réaliser un réseau de circuits qui peut être commandé électroniquement pour réaliser des fonctions logiques séquentielles diverses et dans lequel le signal de sortie séquentiel d'une fonction particulière peut aussi être modifié.
C'est un autre objet de cette invention de réaliser un réseau de circuits permettant de produire une séquence particulière de signaux de sortie parmi un certain nombre de signaux de sortie en réponse à une certaine séquence parmi un certain nombre de séquence de signaux d'entrée, dont la séquence de sortie peut être modifiée électroniquement.
On réalise les objets de l'invention dans une de ses réalisations préférées qui comprend un certain nombre de dispositifs de sortie qui répondent chacun à un signal d'entrée particulier parmi un certain nombre de signaux d'entrée pour former un signal à la sortie d'un seul de ces dispositifs qui progresse d'un dispositif de sortie à un autre dans une certaine séquence. La séquence dans laquelle les dispositifs de sortie reçoivent des signaux d'entrée est commandée par une matrice de cellules de mémoire adaptative qui peuvent être commandées sélectivement et électroniquement afin de produire la séquence désirée des signaux d'entrée aux dispositifs de sortie. On réalise la matrice de cellules de mémoire adaptative pour réaliser la séquence désirée des signaux d'entrée aux dispositifs de sortie en réponse aux premier signaux d'entrée qui se produisent quand un signal, parmi un certain nombre, est dans une séquence prédéterminée. Les cellules de la mémoire adaptative ne reçoivent pas seulement des signaux en provenance des entrées primitives, mais reçoivent aussi des signaux en provenance de la condition de sortie actuelle des dispositifs de sortie. Quand tout le réseau de circuit est adapté pour mettre en séquence les sorties afin de réaliser une fonction logique particulière, la matrice de cellules de mémoire adaptative reçoit comme entrée supplémentaire un parmi un certain nombre de dispositifs de sortie. Par conséquent, pendant la partie de fonctionnement du circuit pendant laquelle il doit réaliser une certaine fonction, chaque cellule de mémoire adaptative reçoit une première entrée qui est la condition actuelle du signal de sortie des dispositifs de sortie et un signal indiquant la condition de sortie suivante que l'on désire. Une fois que la séquence d'adaptation a été réalisée, les cellules de la mémoire adaptative enverront la séquence désirée des signaux aux dispositifs de sortie. On a ainsi réalisé un moyen par lequel la matrice des cellules de la mémoire adaptative peut être remise à zéro afin que la matrice puisse adapter une autre fonction logique séquentielle.
D'autres objets et avantages caractéristiques de la présente invention ressortiront mieux de l'exposé qui suit, fait en référence au dessin annexé à ce texte et qui représente quelques modes de réalisation de l'invention. Sur le dessin :
La figure 1 est un schéma simplifié représentant la liaison des lignes entre un réseau de dispositifs de sortie et une matrice de cellules de mémoire adaptative;
La figure 2 est un circuit représentant une cellule de mémoire adaptative unique utilisée pour former la matrice des cellules de la mémoire représentée sur la figure 1;
La figure 3 est un circuit représentant un certain nombre de dispositifs de sortie contenus dans le réseau de sortie représenté sur la figure 1;
La figure 4 est une représentation schématique de la matrice des cellules de la mémoire adaptative représentée sur la figure 1, chacune des cellules étant formée par le circuit représenté sur la figure 2;
La figure 5 est un circuit d'une partie d'un réseau de sortie qui est modifié par rapport au réseau représenté sur la figure 3 et qui permet un fonctionnement avec des entrées du type impulsions.
La figure 1 représente un schéma simplifié des liaisons des unités de base du réseau logique séquentiel adaptatifs. Le dispositif représenté sur la figure 1 est un dispositif qui peut être facilement fabriqué sous forme d'une matrice, sans variation, mais qui sera capable de réaliser plusieurs fonctions. La séquence de sortie de chacune des fonctions que le dispositif réalisé en série peut accomplir peut aussi changer. Ce dispositif produit alors un réseau logique qui n'a été étudié qu'une seule fois et qui peut réaliser un certain nombre de fonctions et chacune de ces fonctions pouvant encore subir des variations.
Les unités de base représentées sur la figure 1 sont constituées d'un réseau de sortie séquentiel 10 et d'une matrice de cellules de mémoire adaptative 11. Le réseau de sortie séquentiel 10 est constitué d'un certain nombre de dispositifs de sortie ayant chacun deux états
3 -
[92.366/1.514.947]
stables et ayant des entrées de déclenchement et de remise à zéro. Chaque dispositif de sortie fournit un signal de sortie en réponse à un signal d'entrée du déclenchement. Les signaux de sortie sont représentés par les lignes 01, 02 .... Os-1 et Os.
La fonction de tout le réseau logique séquentiel adaptatif est de produire une séquence des signaux de sortie à partir du réseau de sortie séquentiel 10 en réponse à une séquence des signaux d'entrée primitifs appelée sur la figure 1, 11 .... Ire. En d'autres termes, en réponse à une séquence parmi n séquence d'entrée primitives, le réseau de sortie séquentiel 10 produira une séquence parmi s sortie.
La séquence dans laquelle un parmi s signaux de sortie est produit à partir du réseau de sortie séquentiel 10 est commandée par un certain nombre de signaux d'entrée de déclenchement et de remise à zéro 12 qui sont chacun reliés aux entrées de déclenchement ou de remise à zéro de un des dispositifs de sortie dans le réseau de sortie séquentiel 10. La séquence dans laquelle les signaux d'entrée de déclenchement ou de remise à zéro 12 sont produits est commandée par la matrice de cellules de mémoire adaptative 11. Puisque c'est une première fonction de l'invention de permettre que tout le réseau produise une séquence quelconque désirée des signaux de sortie en réponse à une séquence quelconque désirée des signaux d'entrée, on prévoit un certain nombre de signaux d'entrée (Al, A2, As-1, As) pour la matrice 11 de cellules de mémoire adaptative. Pendant un premier cycle de fonctionnement du circuit total, les signaux d'entrée adaptatifs auront pour fonction d'adapter la matrice 11 de cellules de mémoire adaptative à produire une séquence désirée de signaux d'entrée de déclenchement et de remise à zéro 12 en réponse à l'état stable présent du réseau de sortie séquentiel 10. 01 à Os, et à une entrée particulière parmi les entrées primitives 11 à In-. En d'autres termes, les signaux de déclenchement et de remise à zéro seront mis dans une séquence désirée en réponse à la condition de sortie présente du réseau de sortie séquentiel 10 et à un des si<maux d'entrée particulier, et à une entrée adaptative représentant le prochain signal de sortie désiré à la sortie du réseau séquentiel 10. Après le premier cycle de fonctionnement dans lequel les entrées adaptatives Al à As sont appliquées, la matrice des cellules de mémoire adaptative 11 aura été commandée électroniauement pour, ensuite, produire la séquence désirée des signaux d'entrée de déclenchement et de remise à zéro 12 au réseau de sortie séquentiel 10 afin de produire une séquence désirée des signaux de sortie 01 à Os en réponse seulement à la séquence d'une entrée parmi n entrées primitives Il à Ira.
Si, et quand on désire changer la fonction des signaux de sortie du réseau de sortie séquentiel 10, ou faire varier la séquence produite pour une fonction particulière choisie, une entrée de remise à zéro 13 est prévue pour la matrice des cellules de la mémoire adaptative afin de remettre la matrice à zéro et de la conditionner à s'adapter à une nouvelle séquence de signaux de sortie désirée et la nouvelle séquence des signaux d'entrée primitifs. On prévoit aussi un signal de remise à zéro 14 au réseau de sortie séquentiel 10 qui peut, pour une raison quelconque voulue, remettre le réseau de sortie séquentiel 10 à un point de départ pour une fonction particulière.
La figure 2 représente une cellule de mémoire adaptative isolée utilisée dans la matrice 11 de la figure 1. La technologie des circuits pour réaliser le circuit logique de chaque cellule de mémoire peut être d'un type quelconque voulu. Le circuit logique peut comprendre l'un quelconque des circuits bien connus ET, OU et Inverseur. On a réalisé le circuit de la présente invention en utilisant un dispositif logique connu sous le nom de circuit NON OU.
Le circuit réel pour un ensemble logique NON OU est décrit dans l'addition n° 79.333 au brevet principal n° 1.242.500 déposée le 4 octobre 1960 par la demanderesse en France sous le titre « Système logique à transistors et résistance ».
Le fonctionnement d'un circuit logique NON OU est tel que la sortie sera à un niveau haut quand toutes les entrées sont à un niveau bas, et il produira un niveau bas à la sortie quand une entrée quelconque est à un niveau haut. Si le circuit NON OU réalise une fonction ET, la sortie significative sera à un niveau haut produit seulement quand toutes les entrées sont à un niveau bas. Si le circuit réalise la fonction OU, la sortie significative du circuit sera à un niveau bas produit chaque fois qu'une entrée quelconque est à un niveau haut. Les cellules de la mémoire adaptative dans la matrice 11 de la figure 1 peuvent être réalisés avec un type de logique quelconque, cependant le circuit NON OU est lui-même adapté à la production en série de telle sorte que l'on fait même plus d'économie en produisant en série un réseau logique séquentiel adaptatif à partir de composants produits en série.
Chaque cellule de la mémoire de la matrice 11 formée de cellule de mémoire adaptative de la fleure 1 est formée essentiellement de deux parties. La première partie est un circuit de déclenchement. et elle est représentée à l'intérieur d'une zone délimitée par les lignes nointillées, et référencée nar le n° 15. La seconde partie de la cellule de la mémoire est une bascule ou un dispositif de mémoire nlacé à l'intérieur d'une zone délimitée par la ligne pomtillée, et référencée par 16. Le dispositif de mémoire, ou
[92.366/1.514.947]
— 4 —
bascule 16, sera déclenché pour produire une sortie significative la première fois que le circuit de déclenchement 15 reçoit les signaux d'entrée voulus.
Sur la figure 2, le circuit NON OU 17 est un circuit de déclenchement servant à réaliser une fonction ET pour produire un signal de sortie significatif de niveau haut, ou signal de déclenchement, au réseau de sortie séquentiel 10 de la figure 1 quand la combinaison correcte des niveaux bas des signaux d'entrée est reçue. Les signaux d'entrée reçus par le circuit NON OU 17 comprennent un niveau bas quand une entrée primitive Iz est présente, un signal bas produit quand le réseau de sortie séquentiel 10 de la figure 1 fournit le signal de sortie Oy et quand on reçoit un niveau bas à partir du circuit NON OU de conditionnement 18. Le symbole « barré » placé sur tous les signaux indique que le signal est significatif quand il est à un niveau bas ou négatif, opposé à un niveau haut ou positif. Le circuit NON OU 18 reçoit comme entrée un signal d'entrée adaptatif Ax et un signal de sortie provenant de la bascule ou du circuit bistable 16.
La bascule 16 est constitué des circuits NON OU 19, 20 et 21. La cellule de la mémoire de la figure 2a pour fonction de réaliser un signal d'entrée de déclenchement au dispositif de sortie afin de produire un signal de sortie Ox chaque fois que les signaux d'entrée du circuit NON OU 17 sont combinés de telle sorte qu'il y ait le signal d'entrée primitif Iz et le signal Oy représentant l'état actuel du réseau de sortie séquentiel. Si l'on suppose que la cellule de la mémoire a été précédemment remise à zéro par un niveau haut sur la ligne 13 correspondant au signal de remise à zéro représenté sur la figure 1, la configuration stable de la cellule de la mémoire sera telle que les niveaux suivants seront produits par les circuits NON OU désignés : NON OU 19 bas, NON OU 20 haut, NON OU 21 bas, NON OU 18 haut, et NON OU 17 bas. Quand on désire réaliser un niveau haut à partir des circuits NON OU 17 pour déclencher le dispositif de sortie Ox, il sera nécessaire de produire un signal de conditionnement à la sortie du circuit NON OU 18 sous la forme d'un niveau bas à l'entrée du circuit NON OU 17 en présence d'un niveau bas produit par un signal d'entrée primitif Iz et d'un niveau bas provenant du signal de sortie présent Ox du réseau de sortie séquentiel. La manière par laquelle le circuit NON OU 18 peut produire un niveau bas est que l'entrée adaptative Ax soit à un niveau haut. En d'autres termes, l'entrée adaptative Ax sera amenée à un niveau haut cruand on désire crue cette cellule particulière de la mémoire produise un signal de déclenchement au dispositif de sortie Ox. Quand l'entrée adaptative Ax devient positive le circuit NON
OU 18 produira un niveau bas au circuit NON OU 17. La présence d'un niveau bas sur toutes les trois entrées du circuit NON OU 17 produira une sortie du niveau haut à l'entrée de déclenchement du dispositif sortie Ox pour produire la sortie désirée Ox. Quand le circuit NON OU 17 produit un niveau haut, la sortie du circuit NON OU 20 sera commutée afin de produire un niveau bas qui, lorsqu'il est combiné avec le niveau bas sur la ligne de remise à zéro 13 dans le circuit NON OU 19, produira un niveau haut qui est ramené au circuit NON OU 20 pour maintenir le signal de sortie du circuit NON OU 20 à un niveau bas. Le circuit NON OU 21 recevra le niveau bas provenant du circuit NON OU 20 afin de produire un niveau haut à l'entrée du circuit NON OU 18. Quand on supprime le signal d'entrée adaptatif Ax, le niveau haut du circuit NON OU 21 à l'entrée du circuit NON OU 18 maintiendra le signal de conditionnement du circuit NON OU 17 à un niveau bas. Ensuite, le circuit NON OU 17 produira un signal de déclenchement positif au dispositif de sortie Ox chaque fois que l'entrée primitive Iz est présente et que l'état actuel du réseau de sortie est Oy. On peut voir que le signal de déclenchement du dispositif de sortie Ox sera produit par un réseau qui a été adapté sélectivement pour produire ce signal en réponse seulement à l'entrée primitive et à l'état stable actuel du réseau de sortie séquentiel.
Le reste de la description détaillée concernera la description des dispositifs de sortie de la matrice 11 constituée de cellules de mémoire adaptative représentée sous forme globale sur la figure 1 dans laquelle chacune des cellules de mémoire à l'intérieur de la matrice est formée de circuits logiques NON OU comme on l'a décrit par rapport à la figure 2. Une description particulière va suivre dans laquelle le réseau de sortie séquentiel 10 de la figure 1 produira une séquence désirée parmi quatre signaux de sortie en réponse à une séquence des signaux d'entrée primitifs formés de la présence d'un signal d'entrée parmi deux signaux d'entrée primitifs.
La figure 3 représente la liaison entre les circuits NON OU pour réaliser quatre dispositifs de sortie dans un réseau de sortie séquentiel 10 de la figure 1. Chacun des quatre dispositifs de sortie est représenté sous forme d'une bascule qui donne une sortie correspondante aux quatre sorties 01 à 04; chaque bascule est constituée d'un circuit NON OU 31 et d'un circuit NON OU 32. Ces circuits NON OU sont montés en croix de la même manière que les circuits NON OU 19 et 20 décrits sur la figure 2. Le circuit NON OU 32 reçoit un certain nombre de signaux d'entrée, chaque entrée fournissant un signal de déclenchement au dispositif de sortie d'une cellule de mémoire correspondante de la
— 5 —
[92.366/1.514.947]
matrice 11 représentée sur la figure 1. Les entrées du circuit NON OU 32 sont représentées sur la figure 1 comme les lignes de déclenchement 12. Le circuit NON OU 32 fournit un niveau haut à sa sortie en réponse à un certain nombre de signaux d'entrée ayant tous un niveau bas. C'est la condition d'entrée du circuit NON OU 32 quand la combinaison des bascules des circuits NON OU 31 et 32 est dans une condition de remise à zéro. Les bascules seront associées de telle sorte qu'elles produisent un niveau bas à la sortie du circuit NON OU 32 chaque fois qu'une quelconque des entrées est à un niveau haut. Quand on a combiné les bascules afin de produire un niveau à la sortie du circuit NON OU 32, l'ensemble des bascules sera remis à zéro chaque fois que le circuit NON OU 31 reçoit un niveau d'entrée haut. Une entrée de remise à zéro au circuit NON OU 31 vient du circuit NON OU 33 qui reçoit à ses entrées les lignes de remise à zéro 12 de la figure 1. La nomenclature utilisée pour les entrées de déclenchement et de remise à zéro représentées sur la figure 3 sera décrite en même temps que la description de la figure 4 qui va suivre. Une autre entrée représentée sur la figure 3 est la ligne de remise à zéro 14 représentée sur la figure 1. La ligne de remise à zéro 14 qui est appliquée à tous les ensembles de bascule de la figure 3 sert à remettre à zéro le réseau de sortie. La condition de remise à zéro pour le réseau de sortie séquentiel est telle que l'on obtiendra un signal de sortie 01, ceci représentera la condition de sortie de démarrage pour une séquence quelconque que l'on veut produire. La matrice 11 de cellules de mémoire adaptative de la figure 1 aura pour fonction de réaliser la séquence nécessaire des signaux de déclenchement et de remise à zéro amenée à l'ensemble des bascules de la figure 3 afin de réaliser la séquence désirée des sorties 01, 02, 03 et 04.
Les lignes de déclenchement et de remise à zéro de l'ensemble des bascules 01 à 04 représentées sur la figure 3 viennent d'une matrice de cellule de mémoire adaptative qui sera décrite en se référant à la figure 4. Chacune des cellules de mémoire (MC) est identique à une des cellules décrite sur la figure 2. Les signaux d'entrée de la matrice formée de cellules de mémoire adaptative comprennent un niveau bas sur un des quatre signaux de sortie possibles 01 à 04 et un niveau haut sur un des deux signaux d'entrée primitifs possible II ou 12, et un des quatre niveaux hauts pour les entrées adaptatives Al à A4.
D'après la description de la figure 2, on se souvient crue chacune des cellules de la mémoire comprend un circuit de déclenchement NON OU 17 qui produira une sortie à un niveau haut quand il reçoit à ses entrées un signal de conditionnement provenant du circuit NON
OU 18, un des signaux d'entrée primitifs particulier est un des signaux de sortie particuliers du réseau de sortie séquentiel. Le signal de conditionnement produit par le circuit NON OU 18 sera maintenu continuellement une fois que le circuit NON OU 17 a produit un signal de sortie comme c'est indiqué par la partie de la bascule de la mémoire de la cellule de la mémoire. Sur la figure 4, on peut voir qu'il y a 8 groupes de circuits de déclenchement NON OU 17 produisant des signaux de déclenchement aux dispositifs de sortie. Les 8 groupes de circuits de déclenchement et la bascule associée, ou le dispositif maintenant le signal de conditionnement correspondent aux quatre signaux de sortie possibles, et aux deux signaux d'entrée possibles. De plus, chacun des 8 groupes des cellules de la mémoire est constitué de quatre cellules de mémoire. Les quatre cellules de mémoire dans chaque groupe ont toutes des entrées provenant de la même sortie du réseau de sortie séquentiel, et la même entrée primitive. Les quatre cellules de mémoire à l'intérieur de chaque groupe correspondent aux quatre combinaisons des bascules représentées sur la figure 3. Par conséquent, il est évident d'après la description précédente qu'un nombre quelconque voulu de dispositifs de sortie 8 peut être réalisé pour répondre à un nombre quelconque désiré de signaux d'entrée primitifs en réalisant une matrice de cellules de mémoire adaptative constituée de N X S groupes de dispositifs de déclenchement, chacun des groupes de dispositifs de déclenchement étant constitué des cellules de mémoire.
Les sorties des cellules de la mémoire ont été référencées pour désigner le dispositif de sortie de la figure 3 qui reçoit un signal de déclenchement en réponse à des conditions d'entrée particulières. Par exemple l'appellation S3 11 indique que la cellule de la mémoire produit un signal de déclenchement au dispositif de sortie 03 quand la sortie qui est en train d'être réalisée est 01 en réponse à un signal d'entrée primitif II. De plus, la cellule de la mémoire oui a la désignation S2 22 peut servir à réaliser un signal de déclenchement au dispositif de sortie 02 quand le signal de sortie présent est 02 en réponse au signal d'entrée primaire 12.
Comme on l'a mentionné précédemment pour chaque changement des signaux d'entrée primitifs, un dispositif de sortie particulier de la fisure 3 doit être remis à zéro en même temps crue le signal de sortie désiré est nroduit en réponse au signal d'entrée primitif. Comme une partie des éléments de la matrice formée de cellules de mémoire adaptative produits en série, on prévoit une série de cellules de mémoire afin de nroduite des signaux de sortie aux entrée» de rem'se à zéro des combinaisons de bascule de la figure 3. Ces cellules de mémoire
[92.366/1.514.947]
— 6 —
sont représentées et ont leurs sorties appelées RI1, R12, indiquant par exemple une Remise à zéro du dispositif de sortie 01 en réponse à l'entrée primitive II.
Par exemple, si le dispositif de sortie 03 est adapté par un signal A3 pour être déclenché par une entrée primitive II, la cellule de la mémoire appelée R31 sera aussi déclenchée pendant la phase initiale d'adaptation. Ensuite, quand l'entrée primitive II déclenche le dispositif de sortie 03, la cellule de mémoire appelée R31 produira un niveau haut au circuit NON OU 33 (fig. 3) associé au dispositif de sortie 03. La cellule de mémoire de la figure 4 appelée R32 sera aussi à un niveau has. Ensuite quand la combinaison des bascules 03 a été déclenchée, et que l'entrée primitive Il disparaît, les deux signaux d'entrée du circuit NON OU 33 associé au dispositif de sortie 03, passeront à un niveau bas qui produit un niveau haut à l'entrée du circuit NON OU 31 remettant à zéro la sortie de la bascule.
La description précédente a supposé que les entrées primitives II et 12 sont des signaux qui conservent le niveau d'entrée pendant toute la durée du signal de sortie désiré. Un signal d'entrée qui, grâce au fonctionnement de l'une des cellules de mémoire associées, provoque le déclenchement d'une combinaison particulière des bascules de sortie de la figure 3, et réalise aussi la remise à zéro de ce groupement des bascules quand le signal d'entrée primitif est en bas et qu'un autre signal d'entrée primitif est en haut. Une modification des combinaisons des bascules de sortie est représentée sur la figure 5 qui permet de déclencher une bascule de sortie grâce à l'utilisation d'une matrice de cellules de mémoire de la figure 4, mais élimine les signaux de remise à zéro utilisés dans la matrice de la figure 4. De préférence, un signal de remise à zéro à une combinaison particulière des bascules de sortie est engendré en réponse à une autre bascule de sortie qui est déclenchée. Avec cette modification les signaux d'entrée primitifs II ou 12 n'ont pas besoin d'être maintenus à un niveau particulier pendant toute la durée du signal de sortie désiré. De préférence, une fois qu'une entrée primitive a été utilisée grâce à une cellule de la mémoire particulière de la figure 4 pour déclencher un dispositif de sortie de la figure 5, la remise à zéro du dispositif de sortie précédemment déclenché peut être réalisé indépendamment de l'entrée primitive de telle sorte que l'entrée primitive peut être supprimée. Ceci permet alors un fonctionnement par impulsion des entrées primitives de niveau opposé.
La modification du regroupement des bascules représentées sur la figure 5 comprend les circuits NON OU mentionnés précédemment 31 et 32 qui fonctionnent comme circuits couplés en croix pour réaliser l'opération de verrouillage. Le déclenchement d'un groupement particulier de bascules est encore réalisé de la manière représentée par rapport à la figure 3 dans laquelle une cellule particulière de mémoire de la matrice de la figure 4 produit un niveau au circuit NON OU 32 pour, de ce fait, abaisser la sortie du circuit NON OU 32 qui, avec le circuit NON OU 31, accomplit la fonction de verrouillage. La remise à zéro d'une combinaison de bascule précédemment déclenchée, est réalisée par les circuits NON OU 34 et 35 pour chacune des combinaisons de bascules. La sortie de chacun des circuits NON OU 31 est amenée à chacun des autres circuits NON OU 34. De plus, la sortie de chacun des circuits NON OU 32 pour une bascule particulière est ramenée par un circuit à retard 36 à une autre entrée des circuits NON OU 35.
On suppose que le groupement 01 des bascules de sortie est déclenché, le circuit NON OU 34 aura donc ses trois entrées à un niveau bas. Ceci produit donc un niveau haut au circuit NON OU 35 aui, associé avec un niveau bas du circuit NON OU 32, produit à la sortie du circuit NON OU 35 un niveau bas au circuit NON OU 31 ce qui maintient la sortie verrouillée. Si l'on suppose maintenant que le groupement des bascules de sortie 02 reçoit un signal d'entrée de déclenchement au circuit NON OU 32, la sortie du circuit NON OU 32 passera à un niveau bas qui, lorsqu'il est combiné dans le circuit NON OU 31 produira un niveau haut et, par suite, maintiendra la sortie verrouillée. Dès que le signal de sortie du circuit NON OU 32 pour le dispositif de sortie 02 tombe à un niveau bas, la sortie du circuit NON OU 31 de 02 tombe à un niveau haut, qui, lorsqu'il est appliqué au circuit NON OU 34 du dispositif de sortie 01, produit un niveau bas à l'entrée du circuit NON OU 35 qui, lorsqu'il est combiné avec le niveau bas du circuit NON OU 32 produit un niveau haut à l'entrée du circuit NON OU 31 remettant à zéro la sortie du dispositif 01. Jusqu'à ce que la sortie du circuit NON OU 31 pour le dispositif de sortie 01 passe à un niveau bas. le circuit NON OU 34 pour le dispositif de sortie 02 produira un niveau bas au circuit NON OU 35. Si ce niveau était combiné avec un niveau bas à la sortie du circuit NON OU 32 de 02 qui a été déclenché le circuit NON OLT 35 produirait un niveau haut, au circuit NON OU 31 remettant à zéro la bascule. Le dispositif de retard 36 relié à l'entrée de chacun des circuits NON OU 35 doit avoir une durée appropriée pour maintenir le niveau haut provenant du circuit NON OU 32 à l'entrée du circuit ! NON OU 35 jusqu'à un temps tel que le circuit | NON OU 34 puisse produire un niveau haut à 1 l'autre entrée du circuit NON OU 35. En
— 7 —
[92.366/1.514.947]
l'absence du dispositif de retard 36, le dispositif de sortie que l'on veut déclencher recevra un signal de remise à zéro à l'entrée du circuit NON OU 31 puisque les retards des circuits ne permettront pas de changer suffisamment rapidement l'entrée du circuit NON OU 34 du dispositif de sortie qui est déclenché à partir du circuit NON OU 31 du dispositif de sortie remis à zéro.
Si l'on suppose qu'un signal de remise à zéro positif a été amené à la ligne 13 représentée sur les figures 1 et 2, toute cellule de mémoire, telle, que celle représentée sur la figure 2 à l'intérieur de la matrice de la figure 4 aura été remise à zéro. Ensuite, quand on désire adapter la matrice de cellules de mémoire pour réaliser une fonction particulière, l'application simultanée d'un signal d'entrée primitif positif Il ou 12 et du signal d'entrée adaptatif positif Al, A2, A3 ou A4 déclenchera une cellule particulière parmi les cellules de la mémoire dans le groupe des cellules de mémoire associés avec le dispositif de sortie 01, 02, 03 ou 04, qui est alors dans la condition de déclenchement. La sortie de la cellule de la mémoire déclenchera le dispositif de sortie désigné par le signal d'entrée adaptatif. Quand la condition stable d'un dispositif de sortie parmi les quatre change, un autre dispositif de sortie peut être déclenché en réponse à un nouvel état stable du réseau de sortie associé avec une entrée primitive suivante désignant le prochain état désiré des dispositifs de sortie. Ensuite, les cellules de la mémoire répéteront la séquence des signaux de déclenchement au dispositif de sortie sans avoir besoin des signaux d'entrée adaptatifs.
Les utilisations du circuit de l'invention représentées sur la figure 1 sont sans limite. En réponse à une application alternative de niveau haut sur les entrées primitives II et 12 que l'on a représentées reliées au circuit inverseur NON OU de la figure 4, le signal de sortie du réseau de sortie séquentiel peut passer d'un état à un autre état désiré quelconque d'une manière répétitive comme c'est indiqué par le déclenchement initial des cellules de la mémoire en réponse aux entrées adaptatives pendant la phase initiale d'adaptation. Plusieurs fonctions du circuit de l'invention qui apparaissent facilement comprennent l'utilisation d'un réseau de sortie séquentiel comme, soit un distributeur, soit un multiplexeur, soit un diviseur de fréquence, soit un compteur en anneau. En réponse à une série d'impulsions de niveau haut sur une seule des entrées primitives, le réseau de sortie séquentiel peut progresser d'un état stable à un autre dans une séquence répétitive. En utilisant le dispositif comme diviseur, tout multiple désiré peut être choisi en utilisant seulement une des sorties particulière du réseau de sortie, et en provoquant par exemple l'avancement du réseau de sortie séquentiel de 01 à 02 à 03, et de nouveau à 01. Ceci produira une division par trois. Tout autre sous-multiple d'un nombre d'entrées peut être aussi choisi suivant le nombre des sorties séquentielles produites avant que la séquence de sortie soit répétée.
Lorsque l'on utilise le dispositif comme multiplexeur, distributeur d'impulsions ou compteur en anneau, une seule des entrées primitives peut être utilisée et une séquence quelconque désirée des sorties peut être produite dans un nombre quelconque désiré.
En prévoyant une séquence série des signaux d'entrée, alternativement sur les deux entrées primitives II et 12, le réseau de sortie séquentiel peut être utilisé pour reconnaître une séquence particulière des signaux d'entrée. Un exemple simple consisterait à provoquer la formation par le réseau de sortie séquentiel d'un signal de sortie continu 01 pendant une séquence d'impulsions sur l'entrée primitive II. En réponse à une impulsion sur l'entrée primitive le, le signal de sortie provoquerait l'avance à 02. Le circuit peut servir à reconnaître trois signaux d'entrée consécutifs sur une entrée primitive 12. Trois signaux consécutifs sur une entrée primitive 12 pourront être reconnus quand un signal de sortie est produit à la sortie 04. A un instant quelconque après la réception de la première impulsion sur l'entrée primitive 12, un autre signal d'entrée est produit sur l'entrée primitive Il avant de recevoir les trois signaux d'entrée consécutifs sur 12, les conditions de sortie pourront provoquer le retour à l'état initial de 01.
On peut aussi vouloir utiliser le circuit de l'invention comme générateur de commande dans un système de traitement de données dans lequel les signaux de sortie du réseau de sortie séquentiel peuvent être utilisés comme signaux de déclenchement qui seront utilisés avec d'autres signaux de synchronisation pour le déclenchement séquentiel des données dans le système de traitement de l'information en réponse à diverses commandes. L'avance d'une formation de commande représentée par une des sorties du réseau de sortie séquentiel peut être réalisée suivant les conditions de la machine représentées par les entrées primitives.
Bien que l'on ait, dans la discussion précédente, indiqué comment le réseau de sortie séquentiel peut produire une sortie parmi un certain nombre de sorties possibles dans une séquence désirée, l'homme de l'art comprendra facilement que la matrice de cellules de mémoire adaptative peut être aussi utilisée pour provoquer la formation par le réseau de sortie séquentiel d'un certain nombre de sorties simultanées en réponse à un signal d'entrée par
[92.366/1.514.947]
-8 —
ticulier primitif. Pendant la première phase, [ ou phase d'adaptation du fonctionnement, il n'y a pas de condition sur la formation d'un : niveau haut sur plus d'une entrée adaptative Al à A4. Dans ce cas, en réponse à un état stable particulier du réseau de sortie séquentiel ramené à la matrice de cellules de mémoire adaptative, un certain nombre de signaux d'entrée adaptatifs combinés à un signal d'entrée primitif particulier peut être utilisé pour déclencher un certain nombre de cellules de la mémoire dans un des groupes de cellules de mémoire particulier. Ceci provoquera le déclenchement de plusieurs dispositifs de sortie. Comme on l'a mentionné précédemment, il est possible d'étendre la matrice de cellules de mémoire représentée sur la figure 4 pour produire un nombre quelconque de signaux d'entrée primitifs et un nombre quelconque de signaux de sortie à la sortie du réseau de sortie séquentiel. L'utilisation de la matrice pour produire des signaux de sortie simultanés provenant d'un réseau de sortie suggère une utilisation de l'invention comme translateur. Dans ce cas, un réseau de décodage peut produire en réponse à un nombre de permutations des signaux d'entrée une entrée parmi un certain nombre de signaux d'entrée primitifs au réseau adaptatif. En réponse à cette entrée primitive, la matrice de cellules de mémoire peut produire toute combinaison désirée des signaux de sortie à la sortie du réseau de sortie.
Bien que l'on ait décrit ce qui précède, et représenté sur le dessin les caractéristiques essentielles de l'invention appliquées à des modes de réalisation de celle-ci, il est évident que l'homme de l'art pourra apporter toutes modifications de forme ou de détail qu'il juge utiles, sans pour autant sortir du cadre de ladite j invention.
RÉSUMÉ
La présente invention a pour objet un réseau de circuit logique et plus particulièrement un réseau logique qui peut être adapté à produire n'importe quelle séquence désirée d'un certain nombre de signaux de sortie en réponse à un certain nombre de signaux d'entrée afin de réaliser une fonction logique particulière.
L'invention est, en outre, caractérisée par les points suivants considérés séparément ou en combinaison :
1° Le dispositif de l'invention comprend un certain nombre de dispositifs de sortie, chacun répondant à un signal d'entrée particulier afin de produire un signal à la sortie d'un seul de ces dispositifs, qui progresse d'un dispositif de sortie à un autre suivant une certaine séquence;
2° La séquence suivant laquelle les dispositifs de sortie reçoivent les signaux d'entrée est commandée par une matrice de cellules de mémoire adaptative, qui peuvent être commandées sélectivement et électroniquement pour produire la séquence désirée des signaux d'entrée aux dispositifs de sortie;
3° La matrice de cellules de mémoire adaptative est réalisée de manière à produire la séquence désirée des signaux d'entrée aux dispositifs de sortie en réponse aux premiers signaux d'entrée qui apparaissent quand un signal, parmi un certain nombre, est dans une séquence prédéterminée;
4° Les cellules de mémoire adaptative reçoivent également des signaux en provenance de la condition de sortie des dispositifs de sortie.
Société dite :
INTERNATIONAL BUSINESS MACHINES CORPORATION
Par procuration :
G. Gallois
Pour la vente des fascicules, s'adresser à I'Impiumiuij, Nationale, 27, rue de la Convention, Paris (15*).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US454325A US3374466A (en) | 1965-05-10 | 1965-05-10 | Data processing system |
| US467315A US3348214A (en) | 1965-05-10 | 1965-06-28 | Adaptive sequential logic network |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR92366E true FR92366E (fr) | 1968-10-31 |
Family
ID=27037419
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR7798A Expired FR1514947A (fr) | 1965-05-10 | 1966-05-02 | Système de traitement de l'information |
| FR7874A Expired FR92366E (fr) | 1965-05-10 | 1966-06-13 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR7798A Expired FR1514947A (fr) | 1965-05-10 | 1966-05-02 | Système de traitement de l'information |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US3374466A (fr) |
| BE (1) | BE680827A (fr) |
| CH (1) | CH455344A (fr) |
| DE (2) | DE1274825B (fr) |
| FR (2) | FR1514947A (fr) |
| GB (2) | GB1110688A (fr) |
| NL (1) | NL6606266A (fr) |
| SE (1) | SE327848B (fr) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3493939A (en) * | 1967-04-10 | 1970-02-03 | Us Army | Priority sequencing device |
| GB1128576A (en) * | 1967-07-29 | 1968-09-25 | Ibm | Data store |
| US3544969A (en) * | 1967-11-27 | 1970-12-01 | Standard Computer Corp | Language independent computer |
| US3599016A (en) * | 1969-07-22 | 1971-08-10 | Gen Electric | Automatic reset circuit |
| US3624611A (en) * | 1970-03-09 | 1971-11-30 | Gte Automatic Electric Lab Inc | Stored-logic real time monitoring and control system |
| US3679913A (en) * | 1970-09-14 | 1972-07-25 | Motorola Inc | Binary flip-flop employing insulated gate field effect transistors and suitable for cascaded frequency divider operation |
| US3698007A (en) * | 1970-11-30 | 1972-10-10 | Honeywell Inc | Central processor unit having simulative interpretation capability |
| US3713108A (en) * | 1971-03-25 | 1973-01-23 | Ibm | Branch control for a digital machine |
| US3735363A (en) * | 1971-04-07 | 1973-05-22 | Burroughs Corp | Information processing system employing stored microprogrammed processors and access free field memories |
| US3781823A (en) * | 1972-07-28 | 1973-12-25 | Bell Telephone Labor Inc | Computer control unit capable of dynamically reinterpreting instructions |
| FR2159150A1 (fr) * | 1972-11-30 | 1973-06-15 | Materiel Telephonique | |
| FR2253435A5 (fr) * | 1973-11-30 | 1975-06-27 | Honeywell Bull Soc Ind | |
| US3891974A (en) * | 1973-12-17 | 1975-06-24 | Honeywell Inf Systems | Data processing system having emulation capability for providing wait state simulation function |
| US3943495A (en) * | 1973-12-26 | 1976-03-09 | Xerox Corporation | Microprocessor with immediate and indirect addressing |
| US3938101A (en) * | 1973-12-26 | 1976-02-10 | International Business Machines Corporation | Computer system with post execution I/O emulation |
| US4050058A (en) * | 1973-12-26 | 1977-09-20 | Xerox Corporation | Microprocessor with parallel operation |
| US4003028A (en) * | 1974-10-30 | 1977-01-11 | Motorola, Inc. | Interrupt circuitry for microprocessor chip |
| US4010448A (en) * | 1974-10-30 | 1977-03-01 | Motorola, Inc. | Interrupt circuitry for microprocessor chip |
| US4084235A (en) * | 1975-04-14 | 1978-04-11 | Honeywell Information Systems Inc. | Emulation apparatus |
| US4205371A (en) * | 1975-11-03 | 1980-05-27 | Honeywell Information Systems Inc. | Data base conversion system |
| US4042914A (en) * | 1976-05-17 | 1977-08-16 | Honeywell Information Systems Inc. | Microprogrammed control of foreign processor control functions |
| US4315321A (en) * | 1978-06-16 | 1982-02-09 | The Kardios Systems Corporation | Method and apparatus for enhancing the capabilities of a computing system |
| US4388682A (en) * | 1979-09-04 | 1983-06-14 | Raytheon Company | Microprogrammable instruction translator |
| US4456965A (en) * | 1980-10-14 | 1984-06-26 | Texas Instruments Incorporated | Data processing system having multiple buses |
| DE3116659C1 (de) * | 1981-04-27 | 1982-10-14 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung fuer eine aus gleichartigen Halbleiterbausteinen aufgebaute Iogische Verknuepfungsanordnung |
| US4967340A (en) * | 1985-06-12 | 1990-10-30 | E-Systems, Inc. | Adaptive processing system having an array of individually configurable processing components |
| US4999808A (en) * | 1986-09-26 | 1991-03-12 | At&T Bell Laboratories | Dual byte order data processor |
| US4972317A (en) * | 1986-10-06 | 1990-11-20 | International Business Machines Corp. | Microprocessor implemented data processing system capable of emulating execution of special instructions not within the established microprocessor instruction set by switching access from a main store portion of a memory |
| JPS6410338A (en) * | 1987-07-02 | 1989-01-13 | Nec Corp | Virtual computer controller |
| KR910005615B1 (ko) * | 1988-07-18 | 1991-07-31 | 삼성전자 주식회사 | 프로그래머블 순차코오드 인식회로 |
| US5077657A (en) * | 1989-06-15 | 1991-12-31 | Unisys | Emulator Assist unit which forms addresses of user instruction operands in response to emulator assist unit commands from host processor |
| US5274745A (en) * | 1989-07-28 | 1993-12-28 | Kabushiki Kaisha Toshiba | Method of processing information in artificial neural networks |
| JPH03167655A (ja) * | 1989-11-28 | 1991-07-19 | Toshiba Corp | ニューラルネットワーク |
| US5615305A (en) * | 1990-11-08 | 1997-03-25 | Hughes Missile Systems Company | Neural processor element |
| FR2671207B1 (fr) * | 1991-01-02 | 1993-04-16 | Abin Claude | Reseau neuronal a operateurs binaires et procedes pour sa realisation. |
| US10255170B2 (en) * | 2016-12-19 | 2019-04-09 | International Business Machines Corporation | On-demand codeset converter generation |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB892452A (en) * | 1957-11-21 | 1962-03-28 | Post Office | Improvements in or relating to magnetic core recoding devices |
| GB939134A (fr) * | 1960-09-23 | 1900-01-01 | ||
| US3222649A (en) * | 1961-02-13 | 1965-12-07 | Burroughs Corp | Digital computer with indirect addressing |
| US3245047A (en) * | 1962-09-19 | 1966-04-05 | Ibm | Selective data transfer apparatus |
| US3252004A (en) * | 1962-11-28 | 1966-05-17 | Ibm | Multistate memory circuit |
| US3209328A (en) * | 1963-02-28 | 1965-09-28 | Ibm | Adaptive recognition system for recognizing similar patterns |
| US3292155A (en) * | 1963-03-15 | 1966-12-13 | Burroughs Corp | Computer branch command |
| US3267439A (en) * | 1963-04-26 | 1966-08-16 | Ibm | Pattern recognition and prediction system |
| US3297999A (en) * | 1963-08-26 | 1967-01-10 | Burroughs Corp | Multi-programming computer |
| GB1050628A (fr) * | 1963-12-19 | 1900-01-01 |
-
1965
- 1965-05-10 US US454325A patent/US3374466A/en not_active Expired - Lifetime
- 1965-06-28 US US467315A patent/US3348214A/en not_active Expired - Lifetime
-
1966
- 1966-05-02 FR FR7798A patent/FR1514947A/fr not_active Expired
- 1966-05-02 GB GB19176/66A patent/GB1110688A/en not_active Expired
- 1966-05-03 DE DEJ30734A patent/DE1274825B/de active Pending
- 1966-05-09 NL NL6606266A patent/NL6606266A/xx unknown
- 1966-05-10 CH CH678266A patent/CH455344A/de unknown
- 1966-05-10 BE BE680827D patent/BE680827A/xx unknown
- 1966-05-10 SE SE06365/66A patent/SE327848B/xx unknown
- 1966-05-23 GB GB22824/66A patent/GB1085585A/en not_active Expired
- 1966-06-13 FR FR7874A patent/FR92366E/fr not_active Expired
- 1966-06-25 DE DEJ31168A patent/DE1281194B/de active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US3374466A (en) | 1968-03-19 |
| SE327848B (fr) | 1970-08-31 |
| FR1514947A (fr) | 1968-03-01 |
| CH455344A (de) | 1968-06-28 |
| GB1085585A (en) | 1967-10-04 |
| GB1110688A (en) | 1968-04-24 |
| DE1281194B (de) | 1968-10-24 |
| BE680827A (fr) | 1966-10-17 |
| NL6606266A (fr) | 1966-11-11 |
| DE1274825B (de) | 1968-08-08 |
| US3348214A (en) | 1967-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR92366E (fr) | ||
| EP0645888B1 (fr) | Ligne à retard numérique | |
| EP3242398B1 (fr) | Générateur de nombres d'oscillations | |
| FR2827684A1 (fr) | Controleur de memoire presentant une capacite d'ecriture 1x/mx | |
| FR2501437A1 (fr) | Convertisseur serie-parallele | |
| EP3376670B1 (fr) | Ligne à retard configurable | |
| EP0887653A1 (fr) | Procédé de test fonctionnel et circuit comprenant des moyens de mise en oeuvre du procédé | |
| EP0599746B1 (fr) | Compteur rapide permettant alternativement de compter et de décompter des trains d'impulsions | |
| FR2507372A1 (fr) | Dispositif a memoire du type a ecriture-lecture sequentielle et selective a partir d'informations d'adresse | |
| FR2768276A1 (fr) | Generateur d'alea | |
| EP3242401B1 (fr) | Circuit de comptage d'impulsions | |
| EP0475862B1 (fr) | Compteur/diviseur rapide et application à un compteur avaleur | |
| EP3242397A1 (fr) | Structure de multiplexeur | |
| EP0809255B1 (fr) | Cellule pour registre à décalage | |
| EP0025731B1 (fr) | Sélecteur de demandes asynchrones dans un système de traitement de l'information | |
| FR2986679A1 (fr) | Generateur de nombres aleatoires vrais | |
| FR2517145A1 (fr) | Circuit diviseur a rapport reglable et synthetiseur de frequence | |
| EP3716523B1 (fr) | Procédé de synchronisation de données numériques envoyées en série | |
| EP0183610A1 (fr) | Mémoire vive et circuit d'interpolation linéaire en comportant application | |
| EP0186533B1 (fr) | Elément de mémoire dynamique et son utilisation dans une bascule maître-esclave et dans des circuits séquentiels programmables | |
| EP1739567A1 (fr) | Dispositif d'arbitrage asynchrone et microcontrôleur comprenant un tel dispositif d'arbitrage | |
| FR2653950A1 (fr) | Systeme de generation de train de donnees. | |
| EP1445865A1 (fr) | Diviseur de frequence a structure entonnoir | |
| FR2793623A1 (fr) | Procede et dispositif de controle de la synchronisation entre deux noeuds ni-1, ni d'un reseau | |
| FR2710777A1 (fr) | Dispositif électronique de mémoire à accès séquentiel. |