DE2459838A1

DE2459838A1 - Zeitmultiplexvorrichtung

Info

Publication number: DE2459838A1
Application number: DE19742459838
Authority: DE
Inventors: John Robert Colton; Henry Mann
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1973-12-21
Filing date: 1974-12-18
Publication date: 1975-06-26
Also published as: FR2255758A1; JPS5096106A; CA1033476A; NL7416500A; SE7415460L; BE823649A; US3867579A; IT1027145B

Description

BLUMBACH ■ WE3ER · BERGEN & KRAMER PATENTANWÄLTE IN WIESBADEN UND MÜNCHEN DIPL.-ING. P. G. BLUMBACH · DlPL-PHYS. DR. W. WESER ■ DIPL.-ING. DR. JUR. P. BERGEN DIPL.-ING. R. KRAMER

42 WIESBADEN · SONNENBERGER STRASSE 43 ■ TEL. (06121) 5429«, 541998 MDNCHEN

Western Electric Company Incorporated Colton, J. R. 2-14 New York / USA

Zeitmultiplexvorrichtung

Die Erfindung betrifft eine Zeitmultiplexvorrichtung, bei welcher jede von mehreren ankommenden Leitungen zur Übertragung von digitalen Datensignalen in Zeitmultiplexkanälen dient und ein Paar Empfangsdaten-Speicher pro Leitung umfaßt, mit einer Einschreibevorrichtung zum abwechselnden Einschreiben von auf der Leitung aufeinander folgenden Datenrahmen in das Datenspeicherpaar, und mit einer Lesevorrichtung zum abwechselnden Auslesen der Daten aus jedem Speicher derart, daß das Auslesen aus einem Speicher im allgemeinen gleichzeitig mit dem Einlesen in den anderen Speicher geschieht.

Nachrichtenanlagen, in welchen Signale in Zeitmultiplexform übertragen, werden, erfordern einige Vorrichtungen zur Bestimmung der genauen Zeit des Eintreffens eines jeden diskreten Bits oder einer jeden Bitfolge in einem wiederholt auftretenden Rahmenintervall. Dies kann erfüllt werden, wenn die Abtasttakte für die verschiedenen Kodierer und Dekodierer

50 98.2-67 0-9.1-8

(im Folgenden mit dem Sammelbegriff Kodeks genannt) phasenstarr an dieselbe Hauptfrequenz gekoppelt sind oder alternativ dazu an eine Bezugsphase oder -frequenz, die den Mittelwert aller Phasen oder Frequenzen an den verschiedenen Kodek-Stellen der Nachrichtenanlage bildet. Diese letztere Methode, die als Phasenniittlung bekannt ist, erlaubt es, die Takte aller Kodek-Stellen frequenzstarr zu koppeln, aber sie bestimmt nicht irgendeinen individuellen Takt als Haupttakt» In einer weitläufigen Vermittlungsanlage, wie in einem landesweiten Telefonsystem, sind die Kodeks jedoch über das Land verstreut, und das Problem, die Frequenz aller Kodeks an eine gemeinsame oder Haupttaktfrequenz anzukoppeln, wird außerordentlich kompliziert und teuer. Hinsichtlich einer Diskussion dieser Synchronisiermethoden und der ihnen anhaftenden Nachteile sei auf den Artikel "Experimental 224 Nb/s PCM Terminals" von J. S. Mayo, The Bell System Technical Journal, Band 34, November 1965, Seiten 1813 — 1841,hingewiesen.

Bisher ist eine Anzahl asynchroner MuItiplex-Methoden entwickelt worden, welche es nicht erforderlich machen, daß alle Kodek-Takte synchronisiert sind. Bei einer solchen Methode, die als "Impulsauffüllung" bekannt ist, erzeugt ein Kodierer nicht so viele Impulse pro Sekunde wie der Multiplexer benötigt, und der Multiplexer ist so ausgerüstet, daß er gelegentlich Zeitlagen übergeht, um so die Frequenzdifferenz auszugleichen. Der Multiplexer teilt dann dem

50982S/0918

Demultiplexer die genauen Stellen der "aufgefüllten" Zeitlagen mit. Der Demultiplexer entfernt die aufgefüllten" Zeitlagen aus dem Impulsstrom, schließt die von den aufgefüllten Zeitlagen besetzten Zeitlücken und bringt so den Impulsstrom in seine ursprüngliche Form zurück. Das Impulsauffüllen ist jedoch eine recht komplizierte Methode, die für eine weitläufige, realzeitbegrenzte Anlage wie die No. 4 ESS --(siehe den Artikel "No. 4 ESS - Long Distance Switching for the Future" von G. D. Johnson, Bell Laboratories Record, September 1973, Seiten 226 bis 232) unpraktisch ist, und zwar deshalb, weil viel oder die gesamte Zeit des zentralen Prozeßrechners dafür aufgebraucht würde, die vielen Auffüllungs- und Entflechtungsvorgänge vorzunehmen und die resultierenden vielen unterschiedlichen Frequenzen zu verfolgen, die nebeneinander in der Anlage auftreten.

In der US-PS 3 558 823 ist ein anderes asynchrones Multiplexverfahren angegeben, bei welchem die Querverbindungskanäle, die zum übertragen digital kodierter Signale zwischen den Eingangsund den Ausgangsstellen einer Zeitmultiplexvermittlungsanlage bestimmt sind, so gewählt sind, daß der größte Spielraum für eine Phasen- oder Frequenzdrift .'zwischen den Amtstakten verfügbar ist. Somit sind für diesen Zweck bestimmte andere Querverbindungskanäle verboten, um den gewünschten Spielraum für eine möglicherweise zu erwartende Phasendrift zu schaffen. Eine Lösung des Synchronisationsproblems ist entsprechend realisiert, aber auf Kosten einer erhöhten Wahrscheinlichkeit einer Nachrichtenblockierung. In einer weitläufigen Nachrichtenaülage

5 0 9 8 2 6/0918

wie der No. 4 ESS wäre dieses Anwachsen der Blockierungswahrscheinlichkeit unerträglich.

Die aufgezeigten Probleme und Mangel des Standes der Technik werden erfindungsgemäß mit einer Zeitmultiplexvorrichtung der eingangs genannten Art gelöst, die sich dadurch auszeichnet, daß eine Steuerschaltung die Speicherlese- und Speicherschreibzyklen für jede Leitung vergleicht und ein Steuersignal erzeugt, wenn sich die Lese- und Schreibzyklen um einen vorbestimmten Betrag relativ zueinander verschieben, und daß die Steuerschaltung eine Ausgangsschaltung zum Anlegen des Steuersignals an die Speicher-Auslesevorrichtung umfaßt, um diese derart zu beeinflussen, daß sie in Abhängigkeit von der relativen Richtung der Verschiebung einen Rahmen gespeicherter Daten übergeht oder doppelt ausliest.

Die in einer weitläufigen Zeitmultiplex-Nachrichtenanlage in Multiplex-Form zu einem Vermittlungsamt übertragenen Daten sind typischerweise asynchron, und zwar auf Grund von Zittern, Verzögerungsvariationen und unabhängigen oder unvollkommen synchronisierten Amtstakten. Um jede ankommende Multiplex-Mtung mit der Amtszeitsteuerung zu synchronisieren, ist ein Paar Datenspeicher für jede Leitung vorgesehen, und aufeinanderfolgende Rahmen ankommender Daten werden unter Verwendung einer wiedergewonnenen Leitungszeitsteuerung abwechselnd in die Speicher geschrieben. Die Information wird

509826/0918

abwechselnd aus den Speichern ausgelesen, und das Auslesen ist im allgemeinen gegenüber dem Einschreiben derart phasenverschoben, daß das Einschreiben in einen Speicher gleichzeitig mit dem Auslesen aus dem anderen Speicher auftritt. Jedoch ist die wiedergewonnene Leitungszeitsteuerung, die zum Einschreiben in die Empfangsdatenspeicher für eine gegebene Leitung verwendet wird, nicht mit der Amtszeitsteuerung synchronisiert, die verwendet wird, um diese Speicher auszulesen. Und als Ergebnis kann mehr oder weniger Information in die Speicher eingeschrieben als ausgelesen werden, was ein Überlaufen oder Leerlaufen der Empfangsspeieher bewirkt. Um mit diesem Problem fertig zu werden, wird die erfindungsgemäße "Schlupfesteuerschaltung verwendet, um die Lese- und Schreibzyklen zu vergleichen. Wenn der Lesezyklus um einen vorbestimmten Betrag in irgendeiner Richtung relativ zum Schreibzyklus driftet oder verschoben wird, wirkt die Steuerschaltung auf den Lesezyklus so ein, daß in Abhängigkeit von der relativen Richtung der Drift zwischen den Lese- und Schreibzyklen ein Datenrahmen ausgeschieden oder doppelt gelesen wird. Die resultierende Beeinträchtigung der übertragenen Signale ist minimal, da ein Rahmen von Multiplex-Daten eine Vielzahl unterschiedlicher Nachrichtenwörter in verschiedenen Multiplex-Kanälen des Rahmens umfaßt und ein verlorenes oder verdoppeltes digitales Wort pro Nachricht unbedeutend ist. Auch ist die Häufigkeit einer Rahmenauslassung oder Doppellesung gering, und es ist immer exakt ein Datenrahmen, der beeinflußt ■ wird.

509826/091 8

Die Arbeitsweise der Schlupf-Steuerschaltung beeinflußt nicht die Rahinensynchronisation; d. h., sie begründet nicht irgendeine Neurahmenfolge, selbst wenn ein Datenrahmen verlorengehen oder verdoppelt werden sollte.

In der Zeichnung zeigen:

Fig. 1 ein vereinfachtes schematisches Blockdiagramm eines Teils einer Zeitmultiplex-Vermittlungsanlage mit der erfindungsgemäßen Vorrichtung;

Fig. 2 ein detailliertes schematisches Diagramm der Schlupf-Steuerschaltung der Fig. 1;

Fig. 3 das Datenformat einer typischen ankommenden Multiplex-Leitungj und

Fig. 4 eine Reihe von Wellenformen zur Erleichterung der Erläuterung der erfindungsgemäßen Arbeitsweise.

In Fig. 1 ist ein Teil einer Zeitmultiplex-Vermittlungsanlage dargestellt, welche die Synchronisationsvorrichtung gemäß der Erfindung umfaßt. Zu Erläuterungszwecken hat das schematische Blockdiagramm der Fig. 1 einen Aufbau, der demjenigen gleich ist, der bei dem oben erwähnten No. 4 ESS verwendet worden ist.

5 0 9 8 2 6/0918

24S.9838

Selbstverständlich stellt jedoch die Vermittlungsanlage selbst keinen Teil der vorliegenden Erfindung dar, -und es ist für den Fachmann offensichtlich, daß die hier dargestellten erfindungsgemäßen Konzepte mit anderen und unterschiedlichen Zeitmultiplex- Vermittlungsanlagen verwendet werden können. Die in Fig. 1 dargestellten Schaltungselemente gehören zu einer einzigen ankommenden Leitung 11 und werden für jede ankommende Leitung wiederholt. Die ankommende Übertragungsleitung 11 befördert eine Digitalgruppe separater und unterschiedlicher Nachrichten in einer typischen Zeitmultiplexart. Nochmals zu Erläuterungszw ecken sei darauf hingewiesen, daß die über die Leitung 11 übertragene Information als ein Format aufweisend angenommen werden kann, das dem Datenformat gleich ist, das über eine T1-Übertragungsleitung auf ein No. 4 ESS-Amt übertragen wird (siehe beispielsweise den Artikel "The D3 Channel Bank" von W. B. Gaunt und anderen, Bell Laboratories Record, August 1972, Seiten 229 - 233). Dieses Datenformat ist in abgekürzter Form in der ausgedehnten Ansicht der Digitalgruppe 2 in Fig. 3 der Zeichnung dargestellt. Das Format umfaßt vierundzwanzig 8-Bit-Wörter und ein Rahmenbit, insgesamt also 193 Bits pro Rahmen. Die 24 Wörter stellen typischerweise 24 separate und unterschiedliche Nachrichten dar, die auf 24 separate und unterschiedliche Kanäle 0-23 aufgeteilt sind. Die Wörter sind PCM-(Pulskod3nodulation)-kodiert, und das letzte signifikante Bit (d. h. das achte Bit) eines Kanals wird periodisch

. für Überwachungssignalzwecke verwendet. Diese Verwendung ist ausführlich im oben genannten Artikel- von Baunt und anderen

509826/0918

diskutiert, sie hat jedoch keine Auswirkung auf die Betrachtung der vorliegenden Erfindung. Die PCM-kodierten Datenwörter können kodierte Sprach- oder Videoinformation, Digitaldaten von einer Datenanlage usw. darstellen. Für vorliegende Zwecke ist es bequem, das 193. Bit (d. h. das Rahmenbit) als Teil des letzten Wortes (¥23) eines Rahmens zu betrachten. Wie in Fig. 3 angedeutet ist und ausführlich später beschrieben werden wild, werden fünf Digitalgruppen mit je vierundzwanzig Kanälen in Multiplexform auf eine 128-Zeitlagen-Sammelleitung gegeben. Von diesen 128 Zeitlagen oder Kanälen werden 120 Zeitlagen für Nachrichtenverkehr verwendet (5 x 24 = 120), und acht sind Reservekanäle, die für Wartungsteste und dergl. verwendet werden können.

Die empfangene Digitalgruppe wird einer Taktwiedergewinnungsschaltung 12 und einem Regenerator 13 zugeführt. Die Taktwiedergewinnungsschaltung 12 regeneriert die Leitungszeitsteuerung der ankommenden T1-Leitung 11 und dient zur Erzeugung koinzidenter Taktimpulse bei der Frequenz der ankommenden Leitung (1,544 MHz). Diese Taktimpulse werden dem Regenerator

13 und einer Digitalstellen- und Wortzählerschaltungsanordnung

14 zugeführt. Wie der Name erkennen läßt, dient der Regenerator 13 zum Regenerieren der empfangenen Digitalbits, die bei der Übertragung verformt worden sind, und außerdem wandelt er diese von einem bipolaren zu einem unipolaren Format um.

509826/0918

Die Ausgangstaktimpulse der Taktwiedergewinnungsschaltung werden in Serienform der Schaltungsanordnung 14 zugeführt, die einen Digitalstellen- und einen Wortzähler (nicht dargestellt) aufweist. Wird ein normaler, innerhalb des Rahmens liegender Synchronzustand für die ankommende Digitalgruppe angenommen, erzeugt der Digitalstellenzähler der Schaltung Markierdigits MD-1 bis MD-8 an den entsprechenden, in gleicher Weise bezeichneten Ausgangsleitungen, die sich in zeitlicher Koinzidenz mit den Datenbits (D1 - D8) der Datenwörter am Ausgang des Regenerators 13 befinden. Diese Markierdigits MD-1 bis MD-8 werden in anderen und verschiedenen Schaltungen der Zeitmultiplexvermittlungsanlage verwendet und können somit für vorliegende Zwecke außeracht gelassen werden. Jedoch wird für jedes vierundzwanzigste Wort (d. h. W23) das Markierdigit MD-9 auf der bestimmten Ausgangsleitung in zeitlicher Koinzidenz mit dem regenerierten Rahmenbit (193. Bit) am Ausgang des Regenerators 13 erzeugt. Dieses Markierdigit MD-9 wird auf den Kippeingang eines Flip-Flop 15 gegeben, und zwar für einen unten erläuterten Zweck. Ein Wortzähler in' der Schaltungsanordnung 14 erhöht seinen Zählerstand jedesmal, wenn der Digitalstellenzähler ein vollständiges Wort zählt. Der Wortzähler zählt bis zu 24 Wörtern und beginnt dann von neuem. Unter Annahme einer Im-Rahmen-Bedingung zählt der Wortzähler von 0 - 23 in zeitlicher Koinzidenz mit dem Auftreten der Datenwörter WO - W23 am Ausgang des Regenerators 13. Somit gibt der Wortzähler die "Adresse" (beispielsweise die Position im Rahmen) eines jeden Datenwortes an. Gemäß binärer

509826/0 9 18

2419838

Darstellung sind wenigstens 5 binäre Digitalstellen erforderlich, um einen Zählerstand von 24 anzugeben. Diese 5 Bits werden verwendet, um die Datenwörter in die geeigneten Positionen in den Datenspeichern einzuschreiben.

Das serielle Datenausgangssignal des Regenerators 13 wird auf einen Serien/Parallelwandler 16 gegeben, in welchem die aufeinanderfolgenden Digitalwörter (¥0 - ¥23) der Reihe nach in ein Parallelbitformat umgewandelt werden. Die Umwandlung eines Datenwortes in ein Parallelformat geschieht in zeitlicher Koinzidenz mit der geeigneten Markierung dieses Wortes auf Adressenleitungen 17; dies führt zum Einschreiben des Datenwortes in den Speicher. Alle Datenwörter mit Ausnahme des letzten (¥23) sind 8-Bit-Wörter, und demzufolge ist das D9-Bit auf der gleichermaßen bestimmten Ausgangsleitung des Wandlers 16 typischerweise eine logische oder binäre "0". Das 193. oder Rahmenbit (D9-Bit) wird als Teil des letzten Wortes (¥23) betrachtet, und folglich kann dieses D9-Bit entsprechend dem Rahmenmuster beim Auftreten des Wortes W23 eine binäre "1" oder "0" sein. Das D9-Bit wird zusammen mit den Datenbits D1-D8 des Datenwortes W23 in den Speicher eingeschrieben.

Ein Paritätsgenerator 18 zählt die Anzahl beispielsweise der binären "1"-Bits in einem Datenwort und fügt, wenn dies angebracht ist, ein Paritätsbit zu "ungerade" Paritätsprüfzwecke hinzu. Dieses Paritätsbit wird erst in einen Einzfellenspeicher 19 ge-S±>en und dann von dort zusammen mit dem Datenwort vom Wandler 16

509826/09 18

ausgelesen. Die Paritätsprüfung selbst wird durch eine spätere Stufe im Vermittlungsablauf ausgeführt und kann deshalb für vorliegende Zwecke außer Betracht bleiben.

Die Datenspeicher A und B sind je als 24-Wort-Speicher mit beliebigem Zugriff bei 10 Bits pro Wort aufgebaut. Wenn sich die Digitalgruppe im Rahmen befindet, speichern die A- und B-Empfangsdatenspeicher je einen kompletten Datenrahmen einschließlich das Datenbits und ein Earitätsbit für jeden Kanal des Rahmens. Wie in Fig. 1 symbolisch dargestellt ist, werden die Dat'enwörter WO bis W23 in aufeinanderfolgenden Reihen eines jeden Speichers zusammen mit einem D9-Bit (welches für alle Wörter außer dem letzten eine binäre "0" ist) und einem Paritätsbit (P) gespeichert. Aufeinanderfolgende Rahmen ankommender Daten werden in noch zu beschreibender Weise abwechselnd in den A- und den B-Speicher eingeschrieben.

Jeder Empfangsdatenspeicher umfaßt einen statischen MOS-(metal oxide semiconductor , d. h. Metall-Oxid-Halbleiter) Speicher mit beliebigem Zugriff und üblicher Adressendekodierlogik. In der Praxis würden die A- und B-Speichermatrizen einfach getrennte und unterschiedliche Teile einer größeren Speichermatrix umfassen. Datenspeicher sind in der Technik natürlich wohlbekannt, und es kann eine Anzahl bekannter Speicheranordnungen in vorteilhafter Weise hierfür verwendet werden.

Wie schon erläutert worden ist, werden die aufeinanderfolgenden Rahmen ankommender Daten abwechselnd in den A- und den B-

509826/0918

2453838

Speicher geschrieben. Die 5-Bit-Einschreibadresseninformation auf den Leitungen 17 dient zur Bestimmung der Speicherstelle oder -Reihe für das Parallel-Datenwort-Ausgangssignal vom Serien/ Parallelwandler 16. Und aufeinanderfolgende Datenvörter v/erden in aufeinanderfolgende Speicherstellen geschrieben, da die 5-Bit-Einschreibadresse sukzessiv von 0 bis 23 zunimmt. Das Ausgangssignal des Flip-Flop '3 wählt den Datenspeicher (A oder B) aus, und es stellt somit einen Teil der Einschreibadresseninformation dar.

Das Markierdigit MD-9 wird einmal pro Rahmen erzeugt, wie schon beschrieben worden ist, und in zeitlicher Koinzidenz mit dem rahmenbildenden oder Rahmen-Bit der Daten. Dieses Markier-Digit wird von der Schaltungsanordnung 14 auf das Kipp-Flip-Flop 15 gegeben, um dessen Ausgangssignal sukzessiv zu ändern, wie durch die Wellenform (WA/WB)der Fig. 4 dargestellt ist. Diese sukzessiv auftretenden Wechsel des Kipp-Flip-Flop 15 dienen zum abwechselnden Öffnen der Datenspeicher A und B für Schreibzwecke .

Die Leitungsübertragungsrate ist zu 1,544 MHz gegeben, es sind 193 Bits pro Rahmen vorhanden, und die Dauer eines jeden Leitungsrahmens beträgt 125 MikroSekunden, die in Kanäle zu je 5f18 Mikrosekunden unterteilt sind. Diese Rahmendauer begründet ihrerseits die interne Rahmendauer des Vermittlungsamtes von übereinstimmend 125 Mikrosekunden. Die 125 Mikro-

509826/0918

Sekunden dauernden Amtsrahmen werden in 128 Zeitperioden unterteilt, die im Folgenden als Zeitlagen oder Kanäle bezeichnet sind. Fünf Digitalgruppen zu je 24 Kanälen werden in noch zu beschreibender Art in Multiplexform auf eine 128-Zeitlagen-Sammelleitung gegeben, wobei acht Reserve-Zeitlagen übrigbleiben. Die Ver\v^rendung dieser Reserve-Zeitlagen kann für vorliegende Zwecke außeracht bleiben. Jeder Schreibzyklus oder Schreibvorgang erfordert einen ganzen Rahmen (125 Mikr ο Sekunden). Da jedoch fünf Digitalgruppen in".derselben Zeitdauer (125 MikroSekunden) in Hultiplexform auf eine gemeinsame Sammelleitung gegeben werden, wie in Fig. 3 dargestellt ist, beträgt der Lesezyklus einer gegebenen Digitalgruppe lediglich etwa 20% der für einen Schreibzyklus erforderlichen Zeit.

Unter erneuter Bezugnahme auf Fig. 1 wird nun der Lesezyklus beschrieben. Unter anderen Zeitsteuerungssignalen erzeugt der Amtstakt (nicht dargestellt) GWC (generated word code, d. h. erzeugte Wortkode-)Taktsignale, die zur Festlegung der 128 Zeltlagen des Amtsrahmens dienen. Diese GWC-Taktsignale werden über "sieben-Leitungen 21 (2' = 128) auf eine Dekodierlogik 22 gegeben. Die Logikschaltanordnung 22 dekodiert diese Taktsignale derart, daß sich die Belegung von 5 Ausgangsleitungen 25 während einer Zählung von 0 bis 23 für fünf aufeinanderfolgende Zyklen erhöht; in binärer Darstellung

509826/09 18

sind wenigstens fünf binäre Digitalstellen erforderlich, um Ms 24 zu zählen. Diese Zählung oder 5-Bit-Adresseninformation auf den Leitungen 25 wird verwendet, um die Datenwörter aus den entsprechenden Stellen in allen Datenspeichern auszulesen. Nachdem fünf aufeinanderfolgende Zählzyklen von 0 bis 23 auf den Leitungen 25 registriert sind, wird der Vorgang für eine Periode von acht Zeitlagen (d. h. für die Reservezeitlagen 120 bis 127) unterbrochen und beginnt dann wieder von neuem. Eine "Lesespeicherauswahl"-Leitung 24 wird für einen vorausbestimmten von fünf Zyklen erregt und dient zur Ermöglichung des Datenauslesens der den Speichern A und B zugeordneten Digitalgruppe» Es sind vier andere "Lesespeicherauswahl"-Leitungen (nicht dargestellt) vorhanden, und jede ist jeweils während eines von fünf Zyklen erregt, um das Auslesen einer gegebenen Digitalgruppe zu ermöglichen.

Eine Schlupfsteuerschaltung 30 erzeugt in noch zu beschreibender Weise ein Ausgangssignal (RA/RB), das zur Ermöglichung des abwechselnden Lesens aus den Speichern A und B dient; dieses Ausgangssignal ist somit ein Teil der Leseadresseninformation für die Speicher A und B. Die Ausgangswellenform der Schlupfsteuerschaltung 30 ist derart, daß Daten aus den Speichern A und B typischerweise abwechselnd ausgelesen werden, und das Auslesen ist im allgemeinen bezüglich des Einschreibens derart phasenverschoben, daß das Auslesen eines Speichers gleichzeitig mit dem Einschreiben in den anderen Speicher auftritt. Wenn der Lesezyklus jedoch effektiv um einen

509826/0918

vorausbestimmten Betrag in irgendeiner Richtung relativ zum Schreibzyklus driftet oder sich verschiebt, wirkt die Schlupfsteuerschaltung 30 so auf den Lesezyklus ein, daß in Abhängigkeit von der relativen Richtung der Drift zwischen den Lese- und den Schreibzyklen ein Datenrahmen ausgelassen oder doppelt gelesen wird. Es ist wohl aus der vorangehenden Beschreibung ersichtlich, daß der Dekodierer 22 allen fünf Digitalgruppen, die zusammen in Multiplexform gebracht werden, gemeinsam ist, daß aber für jede Digitalgruppe eine Schlupfsteuerschaltung 30 vorgesehen werden muß. Die Einzelheiten der Schlupfsteuerschaltung 30 sind in Fig. 2 dargestellt, die später beschrieben v/erden wird.

Venn die fünf "Lesespeicherauswahl"-Leitungen (d. h. Leitung 24) des Dekodierers 22 nacheinanderfolgend erregt werden, werden die Datenspeicher von fünf Digitalgruppen nacheinander gelesen, und die Digitalgruppen werden in einem Multiplexer

27 zusammen in Multiplexform gebracht, um einen Multiplex-Bitstrom zu erzeugen, wie er in Fig. 3 dargestellt ist. Somit werden die 24 Kanäle der Digitalgruppe 1 gelesen, dann die 24 Kanäle der Digitalgruppe 2 usw.,was die anderen drei Digitalgruppen betrifft. Die acht Reservezeitlagen trennen die Daten von Kanal 23 der Digitalgruppe 5 und Kanal 0 von Digitalgruppe 1. Die Datenwörter werden vom Speicher in Parallelform ausgelesen und bleiben auf einer Sammelleitung

28 in Parallelform.

509826/0318

Mit Ausnahme der Schlupfsteuerschaltung 30 können die einzelnen oben angeführten und in Fig. 1 in Blockdarstellung gezeigten Schaltungen als in der Technik wohlbekannt und in der Technik weitläufig beschrieben betrachtet werden, so daß sich hier eine detaillierte Beschreibung erübrigt.

Eine Rahmenschaltung 29 prüft eine Digitalgruppe auf Rahmensynchronisation dadurch, daß sie deren rahmende oder Rahmenbits mit denen eines am Ort erzeugten Rahmenmusters vergleicht. Ist der Vergleich erfolgreich, ist die Digitalgruppe im Rahmen und es braucht keine Korrektur vorgenommen zu werden. Mißlingt der Vergleich jedoch, wird ein Aus-dem-Rahmen-Zustand angezeigt und ein "Einfang"—Vorgang wird eingeleitet. Zu diesem Zweck wird ein "Adressenverschiebe"-Signal von der Rahmenschaltung 29 auf eine wieder in den Rahmen schiebende Logik 31 gegeben, um den ZählVorgang der Digitalstellen- und ^T "ortzählerschaltungsanordnung 14 vorübergehend zu unterbrechen. Dieser Einfangvorgang dauert fort, und das Zählen der Schaltungsanordnung 14 wird kontinuierlich unterbrochen, bis dann wieder ein Im-Rahmen-Zustand festgestellt wird, d. h. die Bits der Daten auf der Sammelleitung 28 werden dann wieder mit Erfolg mit dem am Ort erzeugten Rahmenmuster verglichen.

Bei der Rahmenschaltung 29 kann es sich um eine Gemeinschaftssteuerungsrahmenschaltung CCF (common control framer) handeln (d. h., fünf Digitalgruppen können sich zeitlich in sie teilen)·,

509826/0918

da ein Verlust von Rahmen relativ selten auftritt. Alternativ dazu kann natürlich eine Rahmenschaltung pro Digitalgruppe vorgesehen werden. In der Technik sind genügend Rahmenschaltungen bekannt, und so scheint deren ausführliche Beschreibung für die Zwecke der vorliegenden Erfindung nicht notwendig. Außerdem spielt die Rahmenbildungsfunktion selbst keine Rolle für den Betrieb der vorliegenden Erfindung. Wie bei den meisten Rahmungsalgorithmen werden die Daten typischerweise während des· Vorgangs des Wiederrahmens über die Anschlußstelle übertragen.

Wenn nun die Schlupfsteuerschaltung 30 und ihre Arbeitsweise betrachtet wird, sei zuerst Bezug auf die erläuternden Wellenformen der Fig. 4 genommen. Die erste Wellenform zeigt die Markierdigits MD-9, die verantwortlich sind für die Erzeugung der Schreibzykluswellenform WA/WB (direkt darunter) in der ■ bereits beschriebenen Weise. Während des bezeichneten WA-Teils dieser letzteren Wellenform wird ein Datenrahmen in den Speicher A und während des WB-Teils in den Speicher B geschrieben. Die RA/RB-Wellenform entspricht dem Lesezyklus für diese Digitalgruppe. Während der RA-Periode der RA/RB-Wellenform wird ein Datenrahmen aus Speicher A und während der RB-Periode der Wellenform aus Speicher 3 gelesen. Wie in Fig. 4 angedeutet ist, wird aus Speicher B gelesen, während in Speicher A eingeschrieben wird, und umgekehrt. Wenn jedoch die wiedergewonnene Leitungsfrequenz beispielsweise größer als die Amtsfrequenz

5 0 9 8 2 6/0918

ist, bewegt oder verschiebt sich die Lesewellenforra RA/RB bezüglich der Schreibv/ellenform WA/V/B nach rechts. Dieser Zustand ist in Fig. 4 durch die mit "Neg. Sl.", d. h. ■ negativer Schlupf, gekennzeichnete Wellenform dargestellt. Wenn mehr als 3/4 der RA-Wellenform in die WA-Wellenform eindringt, bewirkt die Schlupfsteuerschaltung, daß der A-Empfangsspeicher zweimal nacheinander gelesen wird. Für diese Richtung des Schlupfes ergibt sich eine Tilgung des Rahmens im B-Speicher. Diese Tilgung ist in Fig. 4 durch die von-der "Neg. Sl!' -Wellenform zur WA/V/B- Wellenform hingerichteten Pfeile angedeutet. Wenn ein negativer Schlupfzustand exisitiert, wird, wie angedeutet, der RA-Zyklus mit dem Ergebnis wiederholt, daß Speicher A zweimal nacheinander gelesen .und der im Speicher B plazierte Rahmen getilgt. wird; d. h., die der einen WB-Wellenform entsprechenden Daten werden übergangen. Danach werden die A- und B-Speicher sofort wieder in kontinuierlich abwechselnder Weise gelesen.

Alternativ dazu kann die wiedergewonnene Leitungsfrequenz natürlich etwas kleiner als die Amtsfrequenz sein, und folglich bewegt oder verschiebt sich der Lesezyklus relativ zum Schreibzyklus nach links. Dieser Zustand ist durch die letzten beiden erläuternden Wellenformen der Fig. 4 dargestellt. Zum Zweck der Klarhdt ist die Schreibzykluswellenform WA/WB wiederholt. Im Gegensatz zum oben beschriebenen Schlupfzustand ist

509826/0 918

diese relative Verschiebung des Lesezyklus mit "Pos. Sl.", d. h. positiver Schlupf gekennzeichnet. Wenn mehr als 3/4 der RA-Wellenform in die WA-Wellenform eindringen, bewirkt die Schlupfsteuerschaltung, daß der Α-Empfangsspeicher zweimal nacheinander gelesen wird. Für diese Schlupfrichtung ergibt sich eine Wiederholung des Rahmens im Α-Speicher. Diese Wiederholung ist in Fig. 4 durch die von der "Pos. Sl."-Wellenform zur WA/WB-Wellenform gerichteten Pfeile angedeutet. Wenn ein positiver Schlupfzustand existiert, wird, wie angedeutet, der RA-Zyklus mit dem' Ergebnis wiederholt, daß Speicher A zweimal nacheinander gelesen wird. Danach werden die A- und B-Speicher sofort wieder in kontinuierlich abwechselnder Weise gelesen.

Der Lesezyklus besteht aus 24 Zeitlagen (TSOO -TS23), und der positive Schlupfvorgang tritt, wie in Fig. 4 angedeutet, in dem RA-Zyklus bei TS18 auf. Wenn die wiedergewonnene Leitungsfrequenz niedriger bleibt als die Amtsfrequenz, wird sich der Lesezyklus natürlich weiterhin bezüglich des Schreibzyklus nach links bewegen; aber eine Drift, die einem ganzen Rahmen £l. h, 125 MikrοSekunden) gleich ist, kann verkraftet werden, bevor ein weiterer Schlupfvorgang erforderlich ist (d. h. ein Doppeltlesen des Speichers A). Es ist höchst unwahrscheinlich, daß eine solche Drift jemals während eines typischen Telefongesprächs auftritt. Dasselbe gilt natürlich auch für den Fall, daß die wiedergewonnene Leitungsfrequenz größer als die Amtsfrequenz ist und bleibt.

509826/0918

- PO -

Nachdem ein positiver SchlupfVorgang ausgeführt worden ist, d. h. ein Doppellesen des Speichers A, ist es möglich, da'ß Verzögerungs- oder Laufzeitunterschiede und Zittern nun das ' momentane Leitungsfrequenz/Amtsfrequenz-Verhältnis umkehren. Eine solche negative Verschiebung kann verkraftet werden, bis die RA-WeIlenfοrm in die WA-Wellenform bis TSO5 (von RA) vorrückt. An diesem Punkt tritt ein anderer (negativer) Schlupfvorgang auf, der den Rahmen im B-Speicher tilgt, wie bereits beschrieben. Die Bedeutung der vorangehenden Erläuterung liegt primär darin, aufzuzeigen, daß die Schaltungsanordnung einen eingebauten "Hysterese"-Effekt aufweist; d. h. es ist eine Dauer von 13 Mikrosekunden (TSO5 - TS18) nach einem SchlupfVorgang vorgesehen, während welcher Verzögerungs- oder Laufzeitstörungen und Zittern verkraftet werden können, ohne daß irgendein, zusätzlicher Schlupfvorgang erforderlich wird.

Es sei nun die in Fig. 2 im Detail dargestellte Schlupfsteuerschaltung 30 betrachtet. Die Schreibzyklus-Wellenform WA/WB wird auf die Eingänge von UND-Torschaltungen 41 bis 43 gegeben, und die TSOO-,TS05-und TS18-Impulse des Lesezyklus für diese Digitalgruppe werden auf die Torschaltungen 41, 42 bzw. 43 gegeben. Die mit TSOO, TS05 und TS18 gekennzeichneten Signale sind vom Dekodierer 22 abgeleitete logische oder binäre "1 "-Impulse. Wenn die WA/V/B-Wellenform sich im Zustand einer logischen "1" befindet (d. h. im WA-Teil des Schreibzyklus), sind gleichzeitig mit dem Auftreten von einem oder mehreren der TSOO-, TS05- oder TS18-Impulse eine oder mehrere

509828/0918

der Torschaltungen 41 bis 43 geöffnet, um die entsprechenden Flip-Flops 44 bis 46 in den logischen "1"-Zustand zu setzen. In der Praxis werden die Flip-Flops 44 bis 46 wahrscheinlich geschaltete Verzögerungs-Flip-Flops (GDFF; Abkürzung für gated delay flip-flops) umfassen, was auch für noch zu beschreibende Flip-Flops 54 und 56 gilt. Für vorliegende Zwecke kann jedoch die Betrachtung gemacht v/erden, daß sie die gebräuchlicheren Setz- und Rücksetz-Flip-Flops umfassen. Wenn eins oder mehrere der Flip-Flops 44 bis 46 in den logischen "1"-Zustand gesetzt sind, zeigt dies, daß die RA-Wellenform in der. einen oder der anderen Richtung in die WA-Wellenform eingedrungen ist. Die TS00-JT3D5.- undTS 18-Ausgänge der Flip-Flops 44 bis 46 sind in der dargestellten Weise mit UND-Torschaltungen 47 und 48 verbunden.-DasTSOO-Ausgangssignal des Flip-Flops wird durch einen Inverter 49 invertiert, bevor es auf eine UND-Torschaltung 48 gegeben wird.

Wenn die Flip-Flops 44 bis 46, wie oben beschrieben, alle auf ihren logischen "1"-Zustand gesetzt sind, liegt der durch die "Pos. Sl."-Wellenform der Fig. 4 dargestellte Zustand vor, und es ist ein positiver Schlupfvorgang erforderlich. Die UND-Torschaltung 47 ist somit geöffnet und ihre PS-Ausgangsleitung (was positiven Schlupf bedeutet) stellt eine logische "1" dar. Das Ausgangssignal der UND-Torschaltung 47 wird in einem Inverter 51 invertiert, und wenn der PS-Ausgang hoch liegt oder eine logische "1" darstellt, liegt folglich der Ps Aus-

50982G/0918

ο - 22 -

gang des Inverters 51 niedrig oder weist einen logischen "O"-Zustand auf. Bei Nichtvorhandensein eines positiven Schlupfes weist der PS-Ausgang natürlich normalerweise eine logische "1" auf.

Wenn die Flip-Flops 45 und 46 auf ihren logischen "1"-Zustand gesetzt sind, und das Flip-Flop 44 in seinem Rücksetz- oder logischen '^rO"-Zustati. ist, ist die UND-Torschaltung 48 geöffnet und ihre NS-Ausgangsleitung (was negativen Schlupf bedeutet) zeigt eine logische "1". Dieser Zustand zeigt die "Neg. Sl."-Situation an, wie sie durch die gleichermaßen bezeichnete Wellenform der Fig. 4 dargestellt ist, und es ist ein negativer Schlupfvorgang erforderlich. Das Ausgangssignal der UND-Torschaltung 48 wird in einem Inverter 52 invertiert, und wenn der NS-AuSgang hoch liegt, ist demzufolge der NS-Ausgang niedrig oder in einem logischen "O"-Zustand. Bei Nichtvorhandensein eines negativen Schlupfes zeigt der NS-Ausgang natürlich normalerweise wieder eine logische "1". Die PS-, PS-, NS und NS~Ausgangssignale werden auf eine (nicht dargestellte) Anzahl von Schaltungen der Zeitmultiplex-Vermittlungsanlage gegeben und können im großen und ganzen für vorliegende Zwecke unbeachtet bleiben. Die Flip-Flops bis 46 können durch einen Auftastimpuls (strobe pulse) während der Zeitlage 19 zurückgesetzt werden, um diese in ihren ursprünglichen Zustand zurückzubringen.

509826/0918

- 23 - ^ö

Die· PS~ und NS-Ausgangsleitungen der Inverter 51 und 52 sind mit dem Eingang einer UND-Torschaltung 50 verbunden. Das Ausgangssignal der Torschaltung 50 wird mittels einer Schaltung 53 invertiert und von da auf den Verzögerungseingang (D) des geschalteten Verzögerungs-Flip-Flop (GDFF) 54 gegeben. Der Ausgang des Flip-Flop 54 ist mit dem D-Eingang des GDFF 56 verbunden, und dessen ^usgangsleitung RA/RB nehmen teil an der Leseadresseninformation für die Speicher A und B (siehe Fig. 1). Der Ausgang des Flip-Flop 56 ist außerdem zurückverbunden auf den Eingang der UND-Torschaltung 50.

Zu Erläuterungszwecken sei angenommen, daß der Ausgang des Flip-Flop 56 gegenwärtig eine logische oder binäre "0" aufweist. Bei diesem Ausgangssignal wird Speicher B gelesen. Wenn kein Schlupfzustand vorliegt, wie angenommen werden soll, sind die Vs- und NS-Eingangssignale an der UND-Torschaltung 50 je eine logische "1". Da der Ausgang des Flip-Flop 56 gegenwärtig jedoch eine logische "0" zeigt, bleibt die Torschaltung 50 geschlossen. Das Ausgangssignal der geschlossenen Torschaltung 50 wird invertiert,· um dem D-Eingang des Flip-Flop 54 ein logisches "1"-Signal zu liefern. Wenn dann ein Taktimpuls am Ende der Zeitlage TS18 des Lesezyklus der Digitalgruppe auftritt, wird das an Flip-Flop 54 anliegende logische "1"-Eingangssignal durch dieses hindurch auf den D-Eingang des Flip-Flop 56 übertragen. Ein Auftastimpuls vom Dekoder 22 während der Zeitlage TSOO der nächsten Digitalgruppe wird auf den Takteingang (C) des Flip-Flop 56 gegeben und dient dadurch zur Übertragung des logischen "1"-Eingangssignals auf die Ausgangs-

509826/0918

leitung RA/RB. Wenn der Ausgang des Flip-Flop 56 eine logische oder binäre "1" zeigt, wird nun Speicher A anstelle von Speicher B gelesen.

Das logische "1"-Ausgangssignal des Flip-Flop 56 wird auf die UND-Torschaltung 50 zurückgekoppelt und - wieder unter der Annahme, daß kein Schlupfzustand besteht - die Torschaltung 50 wird nun geöffnet. Das Ausgangssignal der geöffneten Torschaltung 50 wird invertiert, um ein logisches "Ö"-Signal auf den D-Eingang des Flip-Flop 54 zu geben. Wenn der Taktimpuls am Ende der Zeitlage TS18 des nächsten Lesezyklus der Digitalgruppe auftritt, wird dieses logische "0"-Eingangssignal auf den D-Eingang des Flip-Flop 56 übertragen. Und sofort wieder dient ein Auftastimpuls während der Zeitlage TSOO der nächsten Digitalgruppe zur Übertragung des logischen "O"-Eingangssignals auf die Ausgangsleitung RA/RB. Dies resultiert natürlich in einem Lesevorgang aus Speicher B. Auf diese Weise wechselt der RA/fiB-Ausgang des Flip-Flop 56 kontinuierlich ab, um ein abwechselndes Lesen des A- und des B-Speichers zu erreichen.

Es sei nun angenommen, daß Speicher A zu lesen ist (das RA/RB-Ausgangssignal ist eine logische "1"), und daß die RA-Wellenform in irgendeiner Richtung um den vorher bestimmten Betrag in die WA-Wellenform vorgerückt ist. Somit wird ein positiver oder negativer Schlupf Vorgang erforderlich, und entweder Ps oder WS zeigt eine logische ¹¹O". In jedem Fall ist die UND-Torschaltung 50 dadurch gesperrt. Das Ausgangssignal der ge-

509826/0918

sperrten Torschaltung 50 wird invertiert, um so ein logisches ; "1"-Signal auf den D-Eingang des Flip-Flop 54 zu geben. Dieses logische "1"-Signal wird dann mittels Taktimpuls durch das Flip-Flop 54 hindurch auf den D-Eingang des Flip-Flop 36 geschaltet. Während der Zeitlage TSOO der nächsten Digitalgruppe wird dieses logische "1"-Signal dann auf die Ausgangsleitung RA/RB übertragen. D. h. der RA/RB-Ausgang bleibt auf einer logischen "1", und Speicher A wird somit wieder gelesen. Dieses Doppeltlesen des Speichers A führt dazu, daß ein Datenrahmen-übergangen oder wiederholt wird, wie es oben beschrieben und in Fig. 4 dargestellt ist.

Um den beschriebenen Vorgang zusammenzufassen:

Wenn RA/RB = 0 -* lies als nächstes Speicher A; wenn RA/RB - 1 und (positiver Schlupf = negativer Schlupf =

0) -> lies als nächstes B;

, wenn RA/RB =1 und (positiver Schlupf + negativer Schlupf =

1) -» lies wieder A.

Oben ist lediglich eine bevorzugte Ausführungsform der Erfindung beschrieben worden, die in eine besonders bestimmte Zeitmultiplex- Vermittlungsanlage eingefügt worden ist. Die erfindungsgemäße Vorrichtung kann natürlich auch für andere und unter- ., schiedliche Zeitmultiplexvermittlungsanlagen verwendet werden und dabei gegebenenfalls entsprechend modifiziert sein.

509 826/09 18

Claims

BLUMBACH -WESER ■ BERGEN & KRAMER

PATENTANWÄLTE IN WIESBADEN UND MÜNCHEN

DlPL-ING. P. G. BLUMBACH · DIPL-PHYS. DR. W. WESER · DIPL-ING. DR. JUR. P. BERGEN DIPL-ING. R. KRAMER

«2 WIESBADEN · SONNENBERGER STRASSE 43 ■ TEL (04121) K2943, 541998 MÖNCHEN

Patentansprüche

.J Zeitmultiplexvorrichtung, bei welcher jede von mehreren ankommenden Leitungen zur Übertragung von digitalen Datensignalen in Zeitmultiplexkanälen dient und ein Paar Empfangsdatenspeicher pro Leitung umfaßt, mit einer Einschreibevorrichtung zum abwechselnden Einschreiben von auf der Leitung aufeinanderfolgenden Datenrahmen in das Datenspeicherpaar,

und mit einer Lesevorrichtung zum abwechselnden Auslesen der Daten aus jedem Speicher derart, daß das Auslesen aus einem Speicher im allgemeinen gleichzeitig mit dem Einlesen in den anderen Speicher geschieht, dadurch gekennzeichnet, daß eine Steuerschaltung (j5O) die Speicherlese- und Speicherschreibzyklen für jede Leitung vergleicht und ein Steuersignal erzeugt, wenn sich die Lese- und Schreibzyklen um einen vorbestimmten Betrag relativ zueinander verschieben, und daß die Steuerschaltung eine Ausgangsschaltung (56) zum Anlagen des Steuersignals an die Speicher-Auslesevörrichtung umfaßt, um diese derart zu beeinflussen, daß sie in Abhängigkeit von der relativen Richtung der Verschiebung einen Rahmen gespeicherter Daten übergeht oder doppelt ausliest.

509826/091 8

-'27 τ

2* Zeitmultiplexvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltung (30) eine Hysterese-Vorrichtung (41 bis 46) zur Erzeugung eines Schaltkreis-Hystereseeffekts umfaßt, um eine aufeinanderfolgend wiederholte Erzeugung von Steuersignalen während solcher Zeitintervalle zu verhindern,

^; in welchen Verzögerungsstörungen und Zittern auf einer Übertragungsleitung auftreten.

3. Zeitmultiplexvorrichtung nach Anspruch 1,

dadurch gekennzeichnet, daß eine Vorrichtung (27) nacheinander die Datenspeicher einer vorbestimmten Anzahl Leitungen liest, um Datenrahmen dieser vorbestimmten Anzahl Leitungen in Multiplexform auf eine Multiplex-Sammelleitung zu geben.

4. Zeitmultiplexvorrichtung nach Anspruch 1,

dadurch gekennzeichnet, daß eine Paritätsvorrichtung (18, 19) einem jeden der Multiplex-Kanäle vor deren Speicherung Paritäts-Prüfbits zufügt, wenn diese angebracht sind.

5 0 9 8 26/0918.

Leerseite