DE2529940C3

DE2529940C3 -

Info

Publication number: DE2529940C3
Application number: DE2529940A
Authority: DE
Inventors: Yuji Hayano; Takuhito Kawasaki Kojima; Susumu Yokohama Ohara; Yoshitsugu Watanabe; Shinichiro Tokorozawa Saitama Yoshida
Original assignee: Fujitsu Ltd; Hitachi Ltd; Nippon Telegraph and Telephone Corp; Oki Electric Industry Co Ltd; Nippon Electric Co Ltd
Current assignee: Nippon Telegraph And Telephone Corp Nec Corp Hit
Priority date: 1974-07-04
Filing date: 1975-07-04
Publication date: 1979-11-29
Also published as: JPS516405A; SE401069B; SE7507581L; JPS5434563B2; DE2529940A1; FR2277487A1; US3989892A; GB1518983A; FR2277487B1; DE2529940B2

Description

Die Erfindung betrifft einen Leitungskonzentrator der im Oberbegriff des Patentanspruches 1 bezeichneten Art.

Leitungskonzentratoren dieser Art werden eingesetzt zwischen einerseits einer S-inamelleitung und andererseits einer Vielzahl von synchronen und/oder asynchronen Datenstationen zur Umschaltung von Daten, die über diese Sammelleitung im Zeitmultiplex-Verfahre η gesendet bzw. empfangen werden. Leitungskonzentratoren dienen dabei auch als Leitungsverteiler (vgl. z. B. US-PS 3862370 v. 21. I. 1975, inhaltlich entsprechend der japanischen Offenlegungsschrift 48-44027 v. 25. 6. 1973). Eine solche Sammelleitung kann dabei z. B. sowohl innerhalb bestimmter Ämter bzw. Benutzerstationen als auch zwischen verschiedenen Ämtern bzw. Benutzerstationen eingesetzt sein.

Will man an eine Zeitmultiplex-Umschalleinrichtung Daten- und/oder Sprachsignale abgeben, so ist es notwendig, Multiplexeinrichtungen einzusetzen, die die Vielzahl der von Benutzerstationen gesendeten Signale abtastet und in eine Zeitmultiplex-Signalfolge umsetzt. Bei der Verteilung einer solchen Zeitmultiplex-Signalfolge von einem Umschaltnetz an die Benutzerstationen ist es nun notwendig, für den umgekehrten Vorgang eine Demultiplexer einzusetzen. Für asynchrone und synchrone Datensignale gilt daher, daß die abgetasteten Impulse vor der Übergabe auf die Sammelleitung einer Bitbearbeitung unterworfen werden müssen. Andererseits ist der Einsatz einer Pulscodemodulation bei der Umschaltung sehr erwünscht, da sie in der Lage sind, PCM-Telefonsignale zu verarbeiten; dies sind Beispiele für die im folgenden

genannten synchronen Datensignal, Es ist also erstrebenswert, bei der Auslegung derartiger Einrichtungen die zukünftigen integrierten PCM-Übertragungssysteme zu berücksichtigen.

Außerdem wird im Hinblick auf die CCITT-Empfehlung X.21 eine gruppenweise Verzahnung (»envelope interleaving«) einer Verzahnung der einzelnen Bits (»bit interleaving«) vorgezogen.

Eine Gruppenbildung von (6 + 2) Bits, wobei 6 Ziffernbits und ferner ein F und S Bit vorgesehen sind, ist bereits in der CCITT-Empfehlung X.50 v. Mai 1972 standardisiert worden. Auch dies spricht für die gruppenweise Verzahnung, obwohl die bitweise Verzahnung zu kürzeren Rahmenlängen und einem einfachereren Signalaufbau führen könnten.

Es ist Aufgabe der vorliegenden Erfindung, einen Leitungskonzentrator der eingangs genannten Art zu schaffen, der die Umsetzung einer Vielzahl asynchroner und synchroner Datensignale in eine Zeitmultiplex-Signalfolge bzw. umgekehrt bewirken kann, sofern die Datenkanalsignale bzw. die durch die erwähnte Abtastung entstehenden Datensignale in einer Bitstruktur eines gemeinsamen und nicht verzahnten Formates, wie z. B. des erwähnten (6 + 2)-Formates vorliegen.

Diese Aufgabe wird durch die im Kennzeichen des Patentanspruchs 1 angegebenen Maßnahmen gelöst. Die Erfindung betrifft ferner mehrere vorteilhafte Weiterbildungen. Auf diese Weise erhalten die zweiten asynchronen und synchronen Datenkanalsignale Bitstrukturen, in denen die Bits gleichermaßen verwendet werden; es wird damit bei weiterer Multiplex-Verarbeitung und/oder Umschaltung die Datenkanalsignale unabhängig von der Art der Datenstationen einzusetzen. Unter anderem ist die Verzahnung von (6 + 2)-Bit-Gruppen hervorragend mit 8-Bit-PCM-codierten Sprachnachrichten kompatibel. Die dritte Schalteinheit führt also, vereinfacht gesagt, an der ersten bzw. zweiten Zeitmultiplex-Signalfolge eine Octaden- oder ähnliche gruppenweise Umsetzung anuelle der bekannten Bit-für-Bit-Bearbeitung durch.

Ein Ausführungsbeispiel der Erfindung wird im folgenden unter Bezugnahme auf die Zeichnungen beschrieben. Es zeigt

Fig. 1 ein Blockschaltbild eines Teils eines Zeitmultipk:x-PCM-DatenumschalK)etzwerkes, das soweit verallgemeinert ist, daß es sowohl auf die bitweise Bearbeitung als auch auf die Bearbeitung von Oktaden o. ä. zutrifft,

Fig. 2 ein Blockschaltbild eines bekannten Leitungjkonzenlrators, der im Schaltbild nach Fig. 1 einsetzbat ist,

Fig. 3 Signale an verschiedenen Punkten im Leitungskonzentrator nach Fig. 2,

Fig. 4 eine Oktade als Beispiel einer Bitstruktur nach einem Ausführungsbeispiel,

Fig. 5 ein Blockschaltbild eines Ausführungsbeispiels,

Fig. 6 Signale an verschiedenen Punkten in Fig. 5,

Fig. 7 (A) und (B) in vergrößerter zeitlicher Beziehungeinige in Fig. 6 bezeichnete Signale für ein asynchrones bzw. ein synchrones Datensignal,

Fig. 8 (A), (B) und (C) Beispiele von Speicherbereichen, die im Leitungskonzentrator nach Fig. S bei Bildung einer Oktade für ein asynchrones und ein synchrones Datensignal und für die Zerlegung einer Oktade für beide Date signale Verwendung finden, und Fig, 9 (A), (B)„ (C) und (D) Flußdiagramme _zur Beschreibung der Funktionsweise der arithmetischen Einheiten, die Jm Leitungskonzentrator nach Fig, 5 eingesetzt ist, und zwar sowohl bei Zusammensetzung

» von Oktaden für asynchrone töw, synchrone Datensignal als auch für die Zerlegung von Oktaden in asynchrone und synchrone Datensignale. ■ Fig. I zeigt einen Leitungskonzentrator LC für ein Zeitmultiplex-PCM-Datenumschaltnetzwerk. Der

in Leitungskonzentrator LC ist auf der einen Anschlußseite mit synchron und/oder asynchron arbeitenden Datenendstationen DTl,.... DTn jeweils über eine Anschlußleitung SUB LINE sowie über Abschlußnetzwerke oder Terminatoren DCEl,.... DCEn ver-

i'» bunden. Auf der anderen Seite ist der Leitungskonzentrator über eine Multiplex-PCM-Leitung bzw. PCM-Sammelleitung PCM LINE mit dem Zeitmultiplex-Datenumschaltnetzwerk TSW verbunden. Der Leitungskonzentrator LC weist auf der Anschlußseite

.'•ι für die Datenendstationen eine Mehrzahl von Abschlußnetzwerken DCESl, ... DCESn auf, die die Pegelumsetzung der Datensignaie vornehmen, die von den zugeordneten Datenendstationen DT (die Suffixe 1..., η werden, sofern überflüssig, im folgenden

_>. weggelassen) über die Abschlußnetzwerke DCE und die Anschlußleitungen SUB LINE gesendet werden. Der Leitungskonzentrator LC enthält ferner einen Abtaster SMP, der eine über die PCM-Sammelleitung PCM LINE an das Zeitmultiplex-Datenumschalt-

iii netzwerk TSW eine Zeitmultiplex-PCM-Datensignalfolge abgibt.

Der Leitungskonzentrator LC ist nun in der Lage, die Zeitmultiplex-PCM-Datertsignalfolge, die von dem Zeitmultiplex-Datenumschaltnetzwerk TSW an

r> ihn gelangt, auf die Datenendstationen DT zu verteilen. Es kann ohne Verlust an Allgemeingültigkeit angenommen werden, daß die Datensignale für die synchronen Datenendstationen die gleiche Bitfrequenz haben. Diese synchronen Datensignale können in bein kannter Weise mit Hilfe der Signalgruppenanzeige (envelope signalling) erfaßt und verteilt werden.

Die Fig. 2 und 3 zeigen einen bekannten Leitungskonzentrator LC. Wie erwähnt, enthält er Abschlußnetzwerke DCES. Der Einfachheit halber sei ange-

r, nommen, daß die erste Datenendstation DTl asynchron und n-te Datenendstation DTn synchron arbeitet. Das erste Abschlußnetzwerk DCES I gebe demnach ein unipolares asynchrones Datensignal 11 und das n-te Abschlußnetzwerk DCESn ein unipola-

-,D res synchrones Datensignal 12 ab. Die Datensignale 11 und 12 werden von gegeneinander versetzten oder zyklisch auftretenden Abtastimpulsfolgen oder Zeittaktimpulsfolgen 13, 14 abgetastet. Dies erfoigt in Schalteinheiten, die durch die Torschaltungen GMi,

-,-, ■■., GMn gebildet werden. Die durch die Abtastung gewonnene Bit-Multiplex-Signalfolge bzw. bitweise verzahnte Signalfolge 15 gelangt an die Synchronisierungsschaltung CSY. Diese gibt eine bipolare Multiplex-PCM-Signalfolge 16 an die PCM-Sammelleitung

_w PCM LINE ah. Die Bitraten für die Datensignale 11 und 12 können dabei z. B. von 200 bps (Bits pro Sekunde) bzw. 3,2 kbps sein, wie das durch die Relationen der Bitzahlen 1, 2, 3, ...in Fig. 3 dargestellt ist (die asynchronen Bits sind als nur sehr kurzzeitig auf-

,, tretend dargestellt). Außerdem hat Datensignal 12 ein Bit F für das S/nchronisierungssignal und ein Hit S zur Kennzeichnung des Status »besetzt«, »frei« oder irgendeines anderen Status der zugeordneten D.iteii-

cndstation, so ζ. B. der Datenendstation DTn. Die Abtastimpulsfolgen 13,14 werden von einem Dekoder DEC aus Signalen abgeleitet, die ihm von einem Kanalzuordnungsspeicher CLM zugeführt werden und die im Beispiel die gemeinsame Wiederholungsfrequenz von 3,2 kHz haben. Die Abtastung der asynchronen Datensignale erfolgt also nach dem MehrpunktabtasUystem (Multi-point-Sampling) und der synchronen Datensignale nach dem synchronen Abtastsystem (synchronus sampling). Im Beispiel wird jedes Bit der asynchronen Datensignale mit einer Abtasthäufigkeit von 3.2 X 10-7200 = 16/Bit abgetastet. Der Leitungskonzentrator LC nach Fig. 2 und 3 verteilt auch die bipolare Multiplex-PCM-Signalfolge 17 an die entsprechenden Datenendstationen DT. Er enthält Schalteinheiten, die aus der Signalfolge 17 die ursprünglich abgetasteten Signale zurückgewinnen. Die Rücktast-Schalteinheiten (Desampler) werden l-uiim I niti,nncl/r\n-zr*niruinr narh Pin 1 itnrl Λ rllirr*h

die Torschaltungen GDl,..., Gnn gebildet, die mit den Abschlußiietzwerken DCES über Flip-Flops Fl, Fn verbunden sind, die die Schaltungen zur Rückgewinnung der Datensignale bilden. Die Torschaltungen GD führen an der unipolaren Bit-Multiplex-Signalfolge 18 eine Rücktastung (Desampling) in bezug auf die Abtastimpulsfolgcn 13, 14 durch. Diese werden von der Bit-Multiplex-Signalfolge 18 ebenfalls, und zwar über den Kanalzuordnungsspeicher CLM und eine Steuerschaltung LCC gesteuert. Die Flip-Flops Fl, ..., Fn gewinnen daraus ein asynchrones Datensignal 19 bzw. ein synchrones Datensignal 20 dadurch zurück, daß sie die Daten, die durch die Impulse an den Ausgängen der Torschaltungen GD dargestellt werden, nach dem NRZ-Verfahren (NRZ: No Return to Zero: keine Rückkehr auf Null) auswerten. Die Wiederholungsfrequenz der Zeittaktimpulsfolge 14. von der in der Präambel gesagt ist, daß sie so eingestellt ist, daß sie an zweiter Stelle auftritt, und die den synchronen Datensignalen 12, 20 zugeordnet ist, ist dabei vorzugsweise ein ganzzahliges Vielfaches (einschl. des 1 fachen) der Bitfrequenz derselben, um das synchrone Abtasten und Rücktasten (Desampling) zu vereinfachen. Die Wiedertioltrequenz der Zcittaktimpulsfolge 13. von der in der Präambel gesagt ist, daß sie so eingestellt ist, daß sie zuerst auftritt, und die den asynchronen Datensignalen 11, 19 zugeordnet ist. braucht nicht notwendigerweise gleich oder gleich der Wiederholfrequenz der Zeittaktimpulsfolge 14 zu sein, sondern sollte zu der Zeittaktimpulsfolge hinsichtlich des zeitlichen Auftretens derart eingestellt sein, daß ein Zeitmultiplex-Betrieb möglich ist und genügend hoch sein, so daß die in das wiedergewonnene Datensignal 19 unvermeidlicherweise eingeführte und mit »T±t« bezeichnete Verzerrung nicht ernsthaft nachteilig wird.

Nach Fig. 4 werden nun beim Ausführungsbeispiel die asynchronen und synchronen Datensignale nicht nur einer bloßen bitweisen Bearbeitung, wie in den beiden vorgehenden Abschnitten beschrieben, sondern einer Bearbeitung in Form einer Oktade (octet) unterworfen. Das bevorzugte Bit-Format für alle asynchronen und synchronen Datensignale, zum Teil auch als Abschnitt (envelope) angesprochen, ist ein (6 + 2)-Bit-Format mit einem Synchronisierungs-Bit F, einen Datenblock DATA mit 6 Bits und einen Status-Bit 5. Dabei sei bereits darauf hingewiesen, daß die Ergebnisse des Abtastvorganges in einzelne Datenblocks DATA aufgeteilt werden, wie das im einzelnen noch beschrieben werden wird.

Bereits in Fig. 3 bestand jedes der synchronen Datensignale 12 und 20 aus einem Rahmen mit einem F-Bit, 6 Datenbits 1 bis 6, sowie einem 5-Bit. Es ergab sich also dasselbe (6 + 2)-Bit-Format. Das Synchronisierungs-Bit Fnach Fig. 4 dient zur Synchronisierung der Oktade und Verbesserung der Übertragung. Das Status-Bit S nach Fig. 4 kann dem S-ßit nach Fig. 3 entsprechen. Die Bedeutung des Synchronisierung- und Status-Bits F bzw. S wird noch im einzelnen erläutert werden.

Der Leitungskonzentrator nach den F ig. 5 bis 7 (A) und (B), der ein bevorzugtes Ausführungsbeispiel ist und der die Verzahnung der durch die (6 + 2)-Bit-Formate gebildeten Gruppen oder Abschnitte (envelopes) vornimmt, weist - ähnlich wie der bereits anhand von Fig. 2 beschriebene Leitungskonzentrator - Abschlußnetzwerke DCES, zur Abtastung Torsrhajtungpn (IM₁ eine Synchrnnisierunesschaltung CSY, eine Steuerschaltung LCC, zur Rücktastung (Desampling) Torschaltungen GD sowie Flip-Flops Fl,..., Fn zur Rückgewinnung der Datensignale auf. Die Signale 11 bis 15 sind gleich denen, die anhand von Fig. 3 erläutert worden sind. Ferner weist das Ausführungsbeispiel Mittel zur Speicherung der Bitstruktur auf; dazu gehört ein erster Oktaden-Speicher LOM/(das Suffix /steht für »forward« = vorwärts), dessen Speicherstellen entsprechenden asynchronen und synchronen Datenendstationen DT zugeordnet sind. Es sind ferner Mittel für arithmetische Operationen vorgesehen; dazu gehören Schalteinheiten zur Erzeugung von Einlese- und Auslesesignalen, die weiter unten noch beschrieben werden, sowie ferner eine erst arithmetische Schalteinheit ARITHf, die den die Abtastung vornehmenden Torschaltungen GM nachgeordnet und mit dem ersten Oktaden-Speicher LOMf sowie mit den Schalteinheiten, die die Einlese- und Auslesesignale erzeugen, verbunden ist. Sie dient dazu, an der Bit-Multiplex-Signalfolge 15 eine arithmetische Operation auszuführen, durch die die (6 + 2)-Bit-Strukturen entstehen. Es ist ferner ein Parallel/Serien-Umsetzer PSC zwischen der arithmetiscnen tinneit ακϊι Hf und der Synchronisierungs-Schaltung CSY vorgesehen.

Die Zeittaktimpulsfolgen 13, 14 werden nun dadurch erzeugt, daß am Decoder DECs die Ausgangssignale eines Zählers dekodiert werden, die dem Zählerstand eines Zählers C77?,derdieTakSimpuIse CLK zählt, entsprechen. Der Zähler CTR ist n-ter Ordnung; er wird dann zurückgesetzt, wenn die Zählung die Zahl n, die gleich der Anzahl der Datene-dstationen DT ist, erreicht hat. Für das oben angegebene numerische Beispiel der Bit-Raten, kann die Wiederholungsfrequenz der Zeittaktimpulsfolgen 13, 14 9,6 kHz sein, wie das in Fig. 7 (A) und (B) gezeigt ist, obwohl für jedes Bit des synchronen Datensignals 12 in Fig. 6 lediglich ein Zeittaktimpuls dargestellt ist und tatsächlich benutzt wird. Jedes Bit des asynchronen Datensignal 11 wird dann mit 9,6 X 10³/ 200 = 48/Bit und jedes Bit des synchronen Datensignals 12 mit 9,6 x 10³/(3,2 Χ 10³) = 3/Bit abgetastet.

Wie aus den Fig. 5 bis 7 (A) und (B) und Fig. 8 (A) und (B) zu ersehen, enthält das Bit-Format, mit dem nacheinander die Datenkanalsignale bzw. die Abtastsignale, die den asynchronen Datenendstatio nen DTl, ..., zugeordnet sind, in den Speicherplätzen des ersten Oktaden-Speichers LOMf gespeichert werden, einen Datenpuffer-Abtastimpuls-Bereich

FDBS₁ einen Datenpuffer-Bereich FDB, ein KontrolI-Bit CTLf, einen Abtastimpulszählungs-Bereich SCTR und einen Bitzählungs-Bereich BCTR. Das Bit-Format fü·· die synchronen Datenendstationen DTn, ... enthält einen Datenpuffer-Abtastimpuls-Bereich FDBS,ein Paar Datenpuffer-Bereiche FDBP und FDBL für die presenten 6 ersten asynchronen Datfnkanal-Signale und die zuletzt vorhergehenden 6 derartigen Signale, ein Kontroll-Bit CTLF, einen Abtastimpulszählungs-Bereich SCTR und einen Bitzählungs-Bereich BCTR. Der doppelt? Datenpuffer (FDBP und FDBL) wird verwendet, um die Phase eines Abschnitts in der Signalfolge in der die Oktaden verzahnt sind, in angepaßtem Zustand zu halten, wie dies bei der unten beschriebenen Alternative der Fall ist.

Aus Fig. 6 ergibt sich, daß die Bit-Multiplex-Signalfolge 15, d. h. im Sinne der Präambel die erste Zeitmultiplex-Signalfolge, aus den in der Präambel als erste asynchrone und synchrone Datenkanal-Signalen bezeichneten Signalen besteht. Die arithmetische Einheit ARlTHf speichert nacheinander eine Reihe dieser Datenkanal-Signale in den Speicherstellen des dargestellten Bit-Formats entsprechend den zugeordneten Datenendstationen DT. Zu diesem Zweck gibt der Zähler CTR eine Folge von Einlesesignalgruppen synchron mit den Zeittaktimpulsfolgen 13, 14 ab. Wenn jede der Datenendstationen DT bezeichnet ist, nachdem eine notwendige Anzahl von Datenkanal-Signalen in dem Speicherplatz für die bezeichnete Datenendstation, z. B. DTl, DTn, gespeichert ist, dann reproduziert die arithmetische Einheit ARlTHf gleichzeitig die gespeicherten Datenkanal-Signale aus dem zuletzt erwähnten Speicherplatz. Der Kanalzuordnungsspeicher CLM erzeugt daher Auslesesignale, um die einzelnen Datenendstationen zu sonst auf andere Art zu bezeichnen, so daß das Datenumschaltnetzwerk TSW in der richtigen zeitlichen Abstimmung arbeiten kann. Die arithmetische Einheit ARlTHf setzt nun nacheinander für jede der Datenendstationen DT die reproduzierten Datenkanal-Signale in diskrete Gruppen paralleler Bits des Formats

t: :t

Der Kanalzuordnungsspeicher CLM erzeugt, gesteuert von der Steuerschaltung LCC, Einlesesignale, die für die einzelnen Datenendstationen DT kennzeichnend sind. Der Zähler CTR produziert die Auslesesignale. Zusätzlich zu den entsprechenden Schalteinheiten zur Erzeugung der Einlese- und die Auslage-Signale enthalten arithmetischen Einheiten ferner einen Serien/Parallel-Umsetzer SPC, der die zweiten Datenkanal-Signale jeweils zwischen den Impulsen eines Synchronisierungs-Bits F und einen Status-Bit in eine Gruppe paralleler Bits umsetzt, sowie ferner eine zweite arithmetische Einheit ARlTHb, die zwischen dem Serien/Parallel-Umsetzer SPC und den Rücktast-Schalteinheiten GD. Die arithmetische Einheit ARlTHb ist mit einem zweiten Oktadcn-Spcichcr LOMb und den Schalteinheiten zu Erzeugung der Einlese- und Auslesesignale gekoppelt. Jeder Speicherplatz weist ein Bit-Format auf, das aus einem Datenpuffer-Bereich BDB, einen Abtastimpulszählungs-Bereich SCTR und einem Bitzählungs-Bereich BCTR enthält. Die zweite arithmetische Einheit ARlTHb speichert die Datenkanal-Signale in den Speicherplätzen, die durch die einzelnen Einlesesignale bezeichnet werden und reproduziert Bit für Bit die ersten asynchronen und synchronen Datenkanal-Signale der ersten Zeitmultiplex-Signalfolge 18 aus den von den Auslesesignalen bzeichneten Speicherplätzen. Die letztere Signalfolge 18 wird dann wieder einer Rücktastung (Desampling) und Signalrückgewinnung unterworfen, so daß sich die asynchronen und synchronen Datensignale z. B. 19 bzw. 20 ergeben. Die Zeittaktimpulsfolgen 13, 14 werden dabei synchron mit den Auslesesignalen erzeugt.

Anhand der Fig. 8 (A) und ferner der Fig. 9 (A) wird im folgenden das Zusammensetzen der aufeinander folgenden Bitstrukturen des Oktaden-Bits-Formates gem. Fig. 4 anhand des Beispieles eines asynchronen Datensignals 11 beschrieben. Veranlaßt durch die Einlesesignale, die der Zähler CTR für die erste Datenendstation DTV synchron mit der Zeittaktimpulsfolge 13, die in Fig. 6 mit kurzen Schräg strichen gekennzeichnet ist erzeugt, liest die erste

PSC setzt nun eine Serie als Oktaden verzahnter Gruppen für die einzelnen Datenendstationen DT in eine als Oktaden verzahnte Datenkanal-Signalfolge 15' um. Die Synchronisierungsschaltung CSY gibt daraufhin an die Sammelleitung PCM LINE eine bipolare als Oktaden verzahnte Signalfolge 16' ab, die in der Präambel als zweite Zeitmultiplex-Signalfolge bezeichnet wurde. Die im Sinne der Präambel, zweiten asynchronen und synchronen Datenkanal-Signale der Signalfolge 16' haben die Bitstrukturen des gemeinsamen Bit-Formats nach Fig. 4.

Wie aus F i g. 8 (C) zu sehen, setzt die Synchronisierungsschaltung SCY auch eine zweite bipolare Zeitmultiplex-Signalfolge 17', die auf der Sammelleitung PCM LINE empfangen wird, unter Bezugnahme auf die Impulse des Synchronisierungs-Bits F der entsprechenden Oktaden in eine unipolare als Oktaden verzahnte Signalfolge 18' aus zweiten asynchronen und synchronen Datenkanal-Signalen um und verteilt dabei die Signalfolgen 17' bzw. 18' an die Datenendstationen DT. Die Mittel zur Speicherung der Bit-Struktur weisen einen zweiten Oktaden-Speicher LOMb {b steht für »backward« = rückwärts), auf, dessen Speicherplätze den einzelnen asynchronen und synchronen Datenendstationen DT zugeordnet sind.

r:_ η /λ\\

nacheinander in den Datenpuffer-Abtastimpuls-Bereich FDBS für die erste Datenendstation DTl die binären Datensignale 11 ein, die für die erste Zeitmultiplex-Signalfolge 15 von der Abtast-Torschaltung GMl bei Auftreten der Impulse der Zeittaktimpulsfolge 13 abgegeben worden sind. Während jedes Datenkanal-Signal in den Datenpuffer-Abtastimpuls-Bereich FDBS eingelesen wird, addiert die arithmetische Einheit ARITHf bei 32 zum Zählerstand im Abtastimpulszählungs-Bereich SCTR eins hinzu und überprüft den Zählerstand bei 33. Während der Zyklus des Einlesens der Addition und der Überprüfung bei 34 wiederholt wird, leitet die arithmetische Einheit ARITHf bei 35 einen binären Impuls ab. Dies erfolgt durch einen Mehrheitsentscheid für die ersten drei Bits im Datenpuffer-Abtastimpuls-Bereieh FDBS. Die Ableitung eines binären Signals erfolgt jedesmal dann, wenn der Zählerstand, der durch die beiden Bits, die den beiden am wenigsten Signifikaten Ziffern im Abtastzählungs-Berekh SCTR zugeordnet sind, den Wert 4 erreicht haben. Dies ist bei 35~durch die Anzeiger Am verdeutlicht und in Fig. 7 (A) zwischen den asynchronen Datensignalen bei 15 jedem Bit der bei 15' dargestellten Oktade gezeigt. Die arithmetische Einheit ARITHf liest bei 35 die binären Im-

pulse nacheinander in den Datenpuffer-Bereich FDB ein, prüft bei 36 wieder den Zählerstand in dem Abtastimpulszählungs-Bereich SCTR und prüft dann wieder bei 37 und 38, ob der gerade produzierte binäre Impuls sich von dem bereits im Datenpuffer-Bereich FDB gespeicherten binären Impuls unterscheidet. In diesem Zusammenhang sei erwähnt, daß, wenn die erste Datenendstation DTl einen Ruf beginnt, Impulse, die logisch »1« darstellen (und der Z-Polarität auf der zugeordneten Anschlußleitung des Teilnehmers entsprechen) in den Datenpuffer-Bereich FDB eingelesen werden, und daß bei Beendigung der Datenübertragung Impulse, die logisch »0« darstellen (und die der Α-Polarität auf der zugeordneten Anschlußleitung des Teilnehmers entsprechen) in den Datenpuffer-Bereich FDB eingelesen werden. Allgemein gilt, daß für den Beginn jedes Rufes und die Beendigung jeder Datenübertragung nach dem Prinzip der Auftreff-Zeitsteuerung (»hit-timing«) verfahren wird.

Zur weiteren Erläuterung der Verzweigungen in Fig. 9 (A) sei angenommen, die arithmetische Einheit ARITHf stelle bei 37 fest, daß der Datenpuffer-Bereich FDB eine Folge von logischen »0«, gefolgt von der gegenwärtig produzierten logischen »1« gespeichert hat. Während die arithmetische Einheit ARITHf die nacheinander produzierten binären Impulse in den Datenpuffer-Bereich FDB einliest, überprüft sie immer wieder bei 41, ob die in dem Datenpuffer-Bereich FDB gespeicherten binären Impulse alle jedesmal dann »1« sind, wenn der Zählerstand, der durch die Bits für die beiden am wenigsten signifikanten Ziffern im Abtastimpuls-Zählungs-Bereich SCTR gegeben wird, die Zahl 4 erreicht hat. Trifft dies zu, dann addiert die arithmetische Einheit ARITHf bei 42 zum Zählerstand in Bitzählungs-Bereich BCTR eins dazu und überprüft bei 43, ob der Zählerstand gleich einer ganzen Zahl α ist, die im Hinblick auf die Auftreff-Zeitsteuerung für den Beginn eines Rufes ausgewählt bzw. bestimmt worden ist. Trifft dies zu, ändert die arithmetische Einheit ARITHf bei 44 das Kontroll-Bit CTLF von »0« auf »1«. Stellt die arithmetische prüfung bei 36 die Zahl 24 erreicht. Die arithmetische Einheit ARITHf liest nun bei 52 aus dem Kanalzuordnungsspeicher CLM das Auslesesignal für die erste Datenendstation DTl aus, um für die Übertragung der zweiten asynchronen Datenkanal-Signale an das Datenumschaltnetzwerk TSW die richtige Zeitsteuerung zu finden, erzeugt bei 53 unter Bezugnahme auf ein bestimmtes Bitmuster, das der arithmetischen Einheit ARlTHf vorläufig eingegeben ist, ein Synchronisierungs Bit F gem. Fig. 4, liest bei 54 sechs aufeinanderfolgende binäre Impulse aus, die in dem Datenpuffer-Bereich FDB gespeichert sind; sie sind in Fig. 6 in der Zeitimpuls-Signalfolge 15 durch kleine Kreise gekennzeichnet. Mit diesem Auslesen wird das 6-Bit-Zcichen jeder Oktade abgegeben, das in der zweiten Zeitmultiplex-Signalfolge 15' ebenfalls mit kleinen Kreisen bezeichnet ist, und liest danaen bei 55 als das Statusbit S einen Impuls »1« oder »0« aus, der im Kontroll-Bit CTLF gespeichert ist, so daß der-

' art schließlich jede der diskreten Gruppen oder Bitstrukturen der Asynchronen Datenkanal-Signale im Format einer Oktade, wie bei 59 gezeigt, zusammengesetzt wird. Daraus geht auch hervor, daß die derart zusammengesetzten Oktaden 59 nicht notwendiger-

'· weise in bitparalleler Form vorliegen und daß jedes Oktaden-Bit aus mehr als 4 ersten asynchronen Datenkanal-Signalen zusammengesetzt sein kann.

Unter Bezugnahme auf Fig. 8 (B) und 9 (B), wird im folgenden ein Beispiel für die Bildung aufeinan-

i derfolgender Oktaden eines synchronen Datensignals 12 beschrieben. Ausgelöst durch die Einlesesignale, die für die n-te Datenendstation DTn vom Zähler CTR synchron mit der Zeittaktimpulsfolge 14, die in Fig. 6 mit doppelten Schrägstrichen bezeichnet ist,

"i erzeugt werden, liest die erste arithmetische Einheit ARITHf bei 61 in den Datenpuffer-Abtastimpuls-Bereich FDBS für die «-te Datenendstation DTn nacheinander die binären Datenkanal-Signale 12 ein, die für die erste Zeitmultiplex-Signalfolge 15 von der

ι Abtast-Torschaltung GMn abgegeben worden sind. Wie schon für die asynchronen Datenkanal-Signale 11 beschrieben, addiert die arithmetische Einheit

Einheit ARiTHf bei 3» fest, daß der Daienpuffer-5ereich FDB eine Folge »1«, gefolgt von einer gegenwärtig eingelesenen »0« speichert, dann prüft sie bei 46 fortlaufend, ob die in dem Datenpuffer-Bereich FDB gespeicherten binären Impulse jedesmal dann alle »0« sind, wenn der Zählerstand, der von den Bits für die beiden am wenigsten signifikanten Ziffern im Abtastimpulszählungs-Bereich SCTR gegeben wird, die Zahl 4 erreicht. Trifft dies zu, addiert die arithmetische Einheit ARITHf bei 47 zum Zählerstand im Bitzählungs-Bereich BCTR eins hinzu und prüft bei 48. ob der Zählerstand gleich einer weiteren ganzen Zahl b ist, die im Hinblick auf die Auftreff-Zeitsteuerung für die Beendigung der Datenübertragung bestimmt bzw. ausgewählt worden ist. Trifft auch dies zu, dann ändert die arithmetische Einheit ARITHf bei 49 das Kontroll-Bit CTLF von »1« auf »0«. Sonst läßt sie das Kontroll-Bit CTLF unverändert, wie bei 50 gezeigt. In der Zwischenzeit wiederholt die arithmetische Einheit ARITHf, wie bei 51 gezeigt, den Zyklus: Einlesen von FDBS, die Addition von SCTR, die erste Überprüfung von SCTR, den Mehrheitsentscheid und das Einlesen von FDB, und die zweite Überprüfung von SCTR. Det nächste Schritt erfolgt jeweils dann, wenn der Zählerstand in dein Abtastimpulszählungs-Bereich SCTR bei dessen zweiter ÜberäiTipü

nJ UCl UA Z.UII! iuaillCl'aiäilu ΪΪΪ p

Zählungs-Bereich SCTR eins hinzu, überprüft bei 63

ι. den Zählerstand und erzeugt bei 65 einen binären Impuls als Ergebnis eines Mehrheitsentscheids für die ersten drei Bits im Datenpuffer-Abtastimpuls-Bereich FDBS, jedesmal wenn der Zählerstand, der von den Bits für die beiden am wenigsten signifikanten

".n Ziffern in dem Abtastimpulszählungs-Bereich SCTR angegeben wird, die Zahl 3 erreicht, wie dies bei 63 durch 3m angezeigt ist. Der Zählerstand 3 wird hier deshalb eingesetzt, weil jedes Oktaden-Bit aus drei synchronen Datenkanal-Signalen gebildet wird, wie

-.-■ in Fig. 7 (B) zwischen den Signalfolgen 15 und 15' dargestellt. Die arithmetische Einheit ARITHf liest die binären Impulse bei 65 in den presenten Datenpuffer-Bereich FDBP ein, und prüft bei 66 noch einmal den Zählerstand im Abtastimpulszählungs-Be-

₁₍i reich SCTR. Jedesmal, wenn der Zählerstand, wie bei 66 gezeigt, die Zahl 24 erreicht, liest die arithmetische Einheit ARITHf bei 67 ein Auslesesignal für die n-te Datenendstation DTn aus dem Kanalzuordnungsspeicher CLM aus, erzeugt bei 68 das Synchronisie-

D-, rungs-Bit F der Oktade in bezug auf ein vorbestimmtes Bitmuster, wie es oben bereits im Zusammenhang mit der Bearbeitung der Oktade für Datenkanal-Signale 11 beschrieben worden ist, liest bei 69 die binä-

reii Impulse, die in dem vorliegenden Datenpuffer-Bereich FDBP gespeichert und die in Fig. 6 in der ersten Zeitmultiplex-Signalfolge 15 mit kleinen Kreuzen gekennzeichnet sind, aus und bildet damit die auch mit kleinen Kreuzen versehenen Impulse in d>;r ZeitmultipIlex-Signalfolge 15' des Datenblockes DATA jeder Oktade und reproduziert bei 70 das Status-Bit 5 der Oktade in Übereinstimmung mit dem binären Impuls, der in dem vorliegenden Datenpuffer-Bereich FDBP an der Bit-Position gespeichert ist, die dem ' S-Bit in den binären Datenkanal-Signalen 12 entspricht. Dabei kann das Bitformat für den ersten Oktadenspeicher LOMf für die synchronen Datenendstationen, z. B. DTn gleich demjenigen für die asynchronen Datenendstationen, z. B. DTl, sein.

Alternativ dazu kann man vorsehen, daß die arithmetische Einheit ARlTHf so betrieben wird, wie in den Verzweigungen des Flußdiagrammes nach Fig. 9 (B) dargestellt ist und bei 71 und 72^ prüft, ob der vorliegende üatenputfer-bereich FDBP den Beginn eines Ru^fes bzw. die Beendigung einer Datenübertragung speichert, und zwar jedesmal wenn der Zählerstand bei der zweiten Überprüfung von SCTR bei 66 in dem Abtastimpulszählungs-Bereich SCTR die Zahl 24 erreicht. Zum selben Zeitpunkt transferiert die arithmetische Einheit ARlTHf bei 75 den Inhalt des gegenwärtigen Datenpuffer-Bereichs FDBP in den letzten Datenpuffer-Bereich FDBL. Während nun aufeinanderfolgend Gruppen von 24 binären Impulsen aus dem Datenpuffer-Cereich FDBP ausgelesen und ihr Inhalt in den letzten Datenpuffer-Bereich FDPL transferiert wird, überprüft die arithmetische Einheit ARITHf bei 76 und 77 immer wieder die Identität des zuvor an den letzten Datenpuffer-Bereich FDBL übertragenen Inhaltes mit dem gegenwärtigen eingelesenen Inhalt des gegenwärtigen Datenpuffer-Bereichs FDBP, addiert bei 78 und 79 zum Zählerstand des Bitzählungs-Bereiches BDTR jedesmal dann eins hinzu, wenn Identität vorliegt, prüft bei 81 und 82 den Zählerstand in dem Bitzählungs-Bereich ifCTR und verändert bei 83 und 84 die bis dahin im Kontroll-Bit CTLF vorhandenen »0«- und »1«- T__..l.~_ ;_ .t . . .-.,-1 .. f\ — I ·*■»«.· i|_r<t monn \ifit» Vv^ i ff\

und 84 angezeigt, die arithmetische Einheit ARITHf feststellt, daß der Zählerstand gleich ganzen Zahlen c und d ist, die für die Auftreff-Zeitsteuerung für Beginn des Rufes Beendigung der Datenübertragung bestimmt sind. Sonst läßt die arithmetische Einheit ARITHf das Kontroll-Bit CTLF, wie bei 85 gezeigt, unverändert. Unter diesen Umständen liest die arithmetische Einheit ARITHf bei 70 das Kontroll-Bit CTLFaus, so daß das Status-Bit Feiner Oktade gebildet wird. Auf jeden Fall werden die Oktaden, wie bei 89 gezeigt, nacheinander zusammengesetzt.

Anhand der Fig. 8 (C) vird im folgenden die Zerlegung einer Oktade 90 (Fig. 9 (C)) beschrieben, die für die erste Datenendstation DTl in der zweiten Zeitmultiplex-Signalfolge 18' enthalten und in Fig. 6 über den binären Impulsen des Datenblocks DATA durch kleine Kreise bezeichnet sind. Die zweite arithmetische Einheit ARITHb liest bei 91 ein Einlesesignal aus, das für die erste Datenendstation DTl von dem Kanalzuordnungsspeicher CLM synchron mit dem Auftreten der Oktade 90 und von der Steuerschaltung LCC gesteuert produziert wird, liest bei lediglich 6 binäre Impulse des Datenblocks DATA in den Datenpuffer-Bereich BDB aus; dabei wird das Synchronisierungs- und das Status-Bit F bzw. S vernachlässigt. Danach stellt die 2. arithmetische Einheit ARITHb bei 93 den Abtastimpulszählungs-Bereich SCTR und den Bitzählungs-Bereich BCTR auf 0 zurück. Ausgelöst durch die Auslesesignale, die vom Zahler CTR für die erste Datenendstation DT\ produziert werden, liest die arithmetische Einheit ARTHb bei 94 den ersten binären Impuls aiis, der in den Datenpuffer-Bereich BDB gespeichert worden ist, addiert bei 95 zum Zählerstand im Abtastimpuis zählungs-Bereich SCTR eins hinzu, prüft den Zählerstand bei 96, während der erste binäre Impuls erneut ausgelesen wird, verschiebt bei 97 das, was aus HDB ausgelesen wurde, zur nächstfolgenden Bitposition • und addiert bei 98 zum Zählerstand in dem Bitzählungs-Bereich BCTR eins hinzu, und zwar jedesmal wenn der Zählerstand, wie er von den Bit für die beiden am wenigsten signifikanten Ziffern des Abtastimpulszählungs-Bereiches SCTR angegeben wird, wie " bei 96 durch 4m ange^eigi, den Wert 4 erreicht, und überprüft bei 99 den Zählerstand im Bitzählungs-Bereich BCTR den Wert 6, dann ist die Oktade 90 in erste asynchrone Datenkanal-Signale, die bei 100 gezeigt und in Fig. 6 mit kleinen Kreisen über den hinä-■ ren Datenkanal-Signalen der ersten Zcitmultiplex-Signalfolge 18 angezeigt sind, zerlegt.

Im folgenden wird schließlich anhand von Fig. ¹J (D) die Zerlegung einer Oktade beschrieben, die in der zweiten Zeitmultiplex-Signalfolge 18' fiirdi«· /i-te " Datenendstation DTn enthalten und in Fig. fr mit kleinen Kreuzen gekennzeichnet ist. Sie ist ähnlich der, die anhand von Fig. 8 (C) und 9 (C) beschrieben worden ist. Die Anzahl der in den Datenpuffer-Bereich BDB eingelesenen binären Impulse ist jedoch, ". wie bei 92' angezeigt, gleich 8, da die Synchronisierungs- und Status-Hits F bzw. S der Oktade 90 dazu verwendet werden, die Bits F und S der ersten asynchronen Datensignale bereitzustellen. Die Ein-Bit-Verschiebung für den Datenpuffer-Bereich BDB n wird, wie bei 96' durcH 3«i angezeigt, jedesmal dann vorgenommen, wenn der Zählerstand, der durch die Bits für die beiden am wenigsten signifikanten Ziffern im Ahtattimnukzählunes-Bereich SCTR gegeben ist. den Wert 3 aufweist. Die Zerlegung der Oktade en-. det, wenn die Zählung im Bitzählungs-Bereich BCTR, wie bei 99 gezeigt, den Wert acht erreicht.

Bei numerischer Realisierung der Bitraten und der Anzahl von ersten asynchronen Datenkanal-Signalen für jedes Oktaden-Bit sollte die gemeinsame Wieder-. <> holfrequenz für die Zeittaktimpulsfolgen 13,14 gleich einem ganzzahligen Vielfachen der Bitrate der asynchronen Datenkanal-Signale, multipliziert mit der oben angegebenen Zahl, nämlich 1,2 kbps, sein. Das kleinste gemeinsame Vielfache von 1,2 kbps und 3,2 Vi kbps wird daher als gemeinsame Wiederholfrequenz verwendet. Falls verschiedene Abtastraten für die asynchronen und die synchronen Datensignale verwendet werden, müssen die Abtastfrequenzen lediglich die bei allen in bezug auf Fig. 3 genannten Bedin-Mi gungen erfüllen. Es geht daraus auch hervor, daß die Mittel zur Durchführung arithmetischer Operationen und zur Speicherung der Bitstruktur lediglich eine arithmetische Einheit und einen Bitstrukturspeicher aufweisen können. Es ist dann für den Durchschnittsh-. fachmann leicht, Leistungskonzentratoren in Abweichung vom beschriebenen Ausführungsbeispiel z. B. mit einer Verzahnung von (8 + 2)-Bit-Gruppen herzustellen.

Hierzu "> Blatt Zeichnungen

Claims

Patentansprüche;

1, Leitungskonzentrator (LC) zur Schaltung zwischen einer mit einem Daten-Umschaltnetzwerk {TSW) in Zeitmuitiplex-Betrieb verbundenen Sammelleitung (PCM LINE) und mehreren asynchronen und synchronen Datenstationen (DT₁, .... DTl, ..., DTn), die synchrone bzw. asynchrone Datensignale (11,12; 19,20) abgeben und empfangen, wobei die Datensignale jeweils durch eine Folge von Bits (1, 2,..., F, S) gebildet werden, und die synchronen Datensignale eine gemeinsame Bitfrequenz haben, der eine erste Schalteinheit (GMl, GDl) aufweist, in der bei Auftreten erster Taktimpulse (13) zwischen den asynchronen Datensignalen (11, 19) und ersten asynchronen Datenkanalsignalen (innerhalb 15, 18 mit kleinen Kreisen bezeichnet) einer ersten Zeitmultiplex-Signalfolge (15, 18) eine Konvertierung erfolgt, und der ferner eine zweite Schalteinheit (GMn, GDn) aufweist, in der bei Auftreten zweiter Taktimpulse (14) zwischen den synchronen Datensignalen (12, 20) und ersten synchronen Datenkanalsignalen (innerhalb 15,18 mit kleinen Kreuzen bezeichnet) der genannten ersten Zeitmultiplex-Signalfolge (15, 18) eine Konvertierung erfolgt, wobei die Wiederholungsfrequenz der zweiten Taktimpulse (14) ein ganzzahliges Vielfaches der Bitfrequenz der synchronen Datensignale ist, und die zweiten Taktimpulse (14) in bestimmter zeitlicher Beziehung zu den ersten Taktimpulsen (13) auftreten, dadurch gekennzeichnet, daß eine dritte Schalteinheit, gebildet durch den Datenstationen (DTl, ..., DTn) zugeordnete Bitstrukturspeicicer (LOMf, LOMb) und Schalteinheiten (ARlTHf, ARlTHb) zur Durchführung arithmetischer Operationen und zur Steuerung der Bitstrukturspeicher, vorgesehen ist, in der zwischen den ersten asynchronen und synchronen Datenkanalsignalen (innerhalb 15,18 mit kleinen Kreisen bzw. Kreuzen bezeichnet) der ersten Zeitmultiplex-Signalfolge (15,18) und den zweiten asynchronen und synchronen Datenkanalsignalen (innerhalb 15', 18'mit kleinen Kreisen bzw. kleinen Kreuzen bezeichnet) der zweiten Zeitmultiplex-Signalfolge (15', 18') eine Konvertierungerfolgt, wobei die zweite Zeitmultiplex-Signalfolge (15', 18') auf die Sammelleitung (PCM LINE) abgegeben bzw. von ihr aufgenommen wird, und daß die Bitstruktur (Fig. 4) der zweiten Zeitmultiplex-Signalfolge (15', 18') gemeinsame unverzahnte Formate von (x+2) Bits aufweist, wobei χ eine ganze Zahl ist.
2. Leitungskonzentrator nach Anspruch 1, dadurch gekennzeichnet, daß der dritten Schalteinheit (LOMf, ARITHf) Mittel (CTR, CLM) zugeordnet sind, die Einlesesignale und Auslesesignale erzeugen, wobei die Einlesesignale synchron mit den Taktimpulsen auftreten und die Auslesesignale die Zeitpositionen definieren, die in der zweiten Zeitmultiplex-Signalfolge (15') den Datenstationen (DTl, .... DTn) zugeordnet sind, und die arithmetische Einheit (ARITHf) bei Auftreten der Einlesesignale die erste Zeitmultiplex-Signalfolge (15) in den'den Datenendstationen zugeordneten Speicherplätzen speichert und bei Auftreten der Auslesesignale die χ Bits der ersten asynchronen Datenkanalsignale (innerhalb 15 mit kleinen Kreisen bezeichnet) aus den entsprechenden Speicherplätzen ausliest und zwei weitere Bits (F und S in 15') zu diesen hinzuaddiert und so

'■ die zweiten asynchronen Datenkanalsignale bildet, und ferner bei Auftreten der Auslesesignale die ersten synchronen χ + 2 Bits aufweisenden Datenkanal-Signale aus den diesen zugeordneten Speicherplätzen ausliest und so die zweiten syn-

H chronen Datenkanalsignale bilden.
3. Leitungskonzentrator nach Anspruch I, dadurch gekennzeichnet, daß zur Rückgewinnung asynchroner (19) und synchroner (20) Datensignale aus einer zweiten Zeitmultiplexsignalfolge

i. (18') die dritte Schalteinheit (LOMf, ARITHf) Mittel (CLM, CTR) aufweist, die Einlese- bzw. Auslesesignale erzeugen, wobei die Auslesesignale die Zeitpositionen bezeichnen, die in der zweiten Zeitmultiplex-Signalfolge (IS⁷) den Da-

2i'. tenendstationen (DTl,..., DTn) zugeordnet sind, und die Einlesesignale synchron mit den von einer weiteren Schalteinheit (DEC) abgegebenen ersten und zweiten Taktimpulsfolgen erzeugt werden, und die arithmetische Schalteinheit

2-, (ARITHb) bei Auftreten der Einlesesignale die zweite Zeitmultiplex-Signalfolge (18') in den den asynchronen (innerhalb 18' mit kleinen Kreisen bezeichnet) bzw. synchronen (innerhalb 18' mit kleinen Kreuzen bezeichnet) Datenkanalsignalen

»ι zugeordneten Speicherplätzen speichert und bei Auftreten der Auslesesignale die gespeicherten Signale als asynchrone und synchrone Datenkanalsignale an die Datenendstationen ausliest.