DE3130170A1 - Zeit-multiplexeinrichtung - Google Patents
Zeit-multiplexeinrichtungInfo
- Publication number
- DE3130170A1 DE3130170A1 DE19813130170 DE3130170A DE3130170A1 DE 3130170 A1 DE3130170 A1 DE 3130170A1 DE 19813130170 DE19813130170 DE 19813130170 DE 3130170 A DE3130170 A DE 3130170A DE 3130170 A1 DE3130170 A1 DE 3130170A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- time
- signals
- circuit
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
- H04L25/491—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes
- H04L25/4912—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes using CMI or 2-HDB-3 code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
- H04L5/24—Arrangements affording multiple use of the transmission path using time-division multiplexing with start-stop synchronous converters
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Beschreibung
Die vorliegende Erfindung bezieht sich auf ein Multiplex- ■
Übertragungssystem und insbesondere auf eine Zeit-Multiplexeinrichtung
zur Übertragung digitaler Signale aus einer Vielzahl asynchroner Kanäle.
5
5
Es ist bekannt, digitale Signale aus mehreren Quellen in zeitmultiplexer Form zu übertragen. Bei Übertragung von
digitalen Signalen über mehrere Kanäle müssen diese jedoch
entweder dieselbe Bitgeschwindigkeit aufweisen oder Bitgeschwindigkeiten, die in ganzzahligen Verhältnissen
zueinander stehen. Falls dies nicht der Fall ist, müssen die Signale der einzelnen Kanäle mit Hilfe eines Start-Stop-Systems
synchronisiert werden. Bei den bisher bekannten Übertragungssystemen mit zeitmultiplexer Übertragung
können somit nur begrenzte Arten von Signalen in eine multipiexe Form gebracht werden, was dazu führt, daß
die verwendeten Gerätschaften exklusiv für ein bestimmtes System ausgelegt werden müssen, während ihre Verwendung
für andere Systeme mit anderen IDaktgeschwindigkeiten nicht
möglich ist.
Andererseits sind in neuerer Zeit sehr billige Übertragungaleitungen
in Form von Glasfaser-Übertragungsleitungen bekannt
geworden, die äußerst hohe Bitgeschwindigkeiten zulassen. Demzufolge sind die Anforderungen an die Übertragung
verschiedenster Signale von verschiedenen Signalquellen und an Signalprozessoren wie Elektronenrechner sehr
streng geworden. Mit Hilfe des zeitmultiplexen Verfahrens
können dabei die verschiedensten Signalkanäle zusammengefaßt werden, um auf diese Weise ein sehr flexibles und
ökonomisches Nachrichtennetz zu schaffen.. Konventionelle
Zeit-Multiplexverfahren erfordern äe^och die Umwandlung
der entsprechenden Signale von einer Mehrzahl von asynchronen Kanälen in synchrone digitale Signale und weiterhin die Verwendung von Obertragungsleitungen, die an die
Talctgeschwindigkeiten der speziellen Anwendung angepaßt
sind, was zu vielen praktischen Schwierigkeiten führt.
Zur Überwindung dieser Probleme schlugen die Erfinder der vorliegenden Anmeldung eine Übertragungstechnologie vor
(vgl. JA-PA 1734-1/1979nit dem Titel: "Digitales Signal-Communications-System11),
bei welcher asynchrone digitale Signale aus einer Mehrzahl von Kanälen mit beliebigen
Taktgeschwindigkeiten für eine direkte zeitmultiplexe
Übertragung verarbeitet werden können.
Dabei werden die zu übertragenden digitalen Signale in einen zusammengesetzten Impulsstrom umgewandelt, der eine
schnellere Übertragungstaktgeschwindigkeit als die entsprechenden Originalsignale aufweist, um auf diese Weise
die originalen digitalen Signale aus einer Mehrzahl von asynchronen Kanälen in einer Zeitmultiplexanordnung
sequentiell übertragen zu können.
Obwohl eine derartige Übertragungstechnik für die zeitmultiplexe Übertragung von digitalen Signalen von einer
Mehrzahl von asynchronen Kanälen mit unterschiedlichen Bitgeschwindigkeiten geeignet ist, müssen doch die entsprechenden Kanalsignale verarbeitet und (neu) angeordnet werden,
damit Taktgeschwindigkeiten der ursprünglichen digitalen Signale zeitmultiplex übertragen werden können. Dabei ergibt
sich jedoch das weitere praktische Problem, daß sporadisch auftretende C2toßsignale, beispielsweise
Alarmsignale, nicht multiplex übertragen werden können.
Es ist demzufolge Aufgabe der vorliegenden Erfindung, ein
Kommunikationssystem zu schaffen, mit dem eine Vielzahl von digitalen Signalen mit beliebigen Taktgeschwindigkeiten
in einer Zeitmultiplexanordnung in multiplexe Form gebracht und· übertragen werden können, unabhängig von ihrer
Taktgeschwindigkeit.
Ein weiteres Ziel der vorliegenden Erfindung ist es, ein
Zeit-Multiplex-Kommunikätionssystem zu schaffen, das unter
Verwendung von regenerativen Wjslerholeinrichtungen Signale,
die in multiplexer Form vorliegen, übertragen kann und
das auch in der Lage ist, empfangene Signale zu demultipi
exen. :
Ein weiteres Ziel der Erfindung ist es, ein Kommunikationssystem
zu schaffen, das stoßförmige Signale zeitmultiplex verarbeiten kann.
Zur Lösung der oben angegebenen Aufgabe schafft die vorliegende
Erfindung ein zeitmultiplexes System, das jedes digitale Signal innerhalb einer vorbestimmten Periode (im
folgenden "Rahmenzeit" genannt) in zeitkomprimierte digitale Signale umwandelt, ein Rahmensynchronisationssignal
oder ein Kanalsynchronisationssignal den zeitkomprimierten digitalen Signal zur Identifikation hinzufügt
und innerhalb der Rahmenzeit die zeitkomprimierten digitalen Signale zeitmultiplex verarbeitet. IJm einen Demultiplexer
wesentlich zu vereinfachen sind die Rahmen-Synchronisationssignale
und die Kanalsynchronisationssignale als auch die ursprünglichen Informationssignale ("0"
oder "1") so codiert^ daß sie unterschiedliche digitale Längen von Zeichen oder Zwischenräumen haben, bevor sie
zeit-komprimiert und multiplex verarbeitet werden.
ν/ j U \J i ΐ
Die digitalen Längen sind durch Intervalle zwischen zwei benachbarten Übergängen (von Zeichen zu Zwischenraum oder
von Zwischenraum zu Zeichen) definiert, deren Zeitdauer ganzzahlige Vielfache der Übertragungstaktperioden sind.
5
Wie oben beschrieben macht es bei dem Zeit-Multiplex-System
der vorliegenden Erfindung die bei den Informationssignalen als auch bei den Rahmen- und Kanalsynchronisationssignalen
angewandte Codeumwandlung möglich, Signale aus einer Vielzahl von kontinuierlichen Signalen mit beliebigen
Taktgeschwindigkeiten als auch stoßweise auftretende Signale leicht in multiplexe Porm zu bringen und zu übertragen.
Weiterhin ist es nicht erforderlich, Impulse mit mehreren
Pegeln zu verwenden, da die Synchronisations signale und die
Informationssignale (Umwandlungscode) in Ausdrücken der
Differenz der Anzahl aufeinanderfolgender Zwischenräume
oder Zeichen unterschieden sind, folglich können existierende
Wiederholeinrichtungen, die für die Regeneration von Impulsen mit zwei Pegeln aufgebaut sind, bei der vorliegenden
Erfindung verwendet werden.
Vorteilhafte Ausgestaltung und Weiterbildungen der Erfindung sind den Unteransprüchen zu entnehmen.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispieles im Zusammenhang mit der Zeichnung ausführlicher
erläutert. Es zeigt:
3?ig. i ein Blockschaltbild des gesamten Aufbaus eines Ausführungsbeispieles
eines Zeit-Multiplex-Systems gemäß der vorliegenden Erfindung;
Fig. 2 ein Signaldiagramm zur Erläuterung der Arbeitsweise
der zeitmültiplexen Verarbeitung bei dem erwähnten
- Ausführungsb ei spi el;
Fig. 3 ein Blockschaltbild eines Ausführungsbeispieles
eines Codier-Multiplexer-Schaltkreises, der bei dem
Zeit-Multiplex-System gemäß der vorliegenden Erfindung
verwendet wird;
Fig. 4
und 5 Zeitdiagramme zur Erläuterung der Arbeitsweise des genannten Ausführungsbeispieles;;
Fig. 6 ein Schaltbild eines Spalt-Füll-Impuls-Erzeugungs-Schaltkreises,
der- bei dem in F.ig. 1 gezeigten Ausführungsbeispiel
anwendbar ist;
Fig. 7 ein Zeitdiagramm zur Erläuterung der Betriebsweise
des Schaltkreises der Fig. 6;
Fig. 8 ein Diagramm zur Erläuterung der Verarbeitungsprozedur
bei Stoß-Signalen;
Fig. 9 ein Blockschaltbild eines Demultiplexer-Schaltkreises,
der bei dem Zejtr-Multiplex-System der vorliegenden
Erfindung anwendbar ist; und
Fig.10 ein Zeitdiagramm zur Erläuterung der Arbeitsweise
eines sychnronisierenden Trenn-Schaltkreises 43
bei dem Demultiplex-Schaltkreis der Fig. 9.
Fig. 1 zeigt ein Blockschaltbild des gesamten Aufbaus
eines Ausführungsbeispiels eines Zeit-Multiplex-Systems
gemäß der vorliegenden Erfindung. Zur Vereinfachung der Erläuterung
zeigt das Diagramm einen Fall, bei dem nur drei Kanäle multiplex ausgenutzt werden sollen.
Digitale Signale a^, a2 und a^ von drei verschiedenen
Kanälen mit unterschiedlichen Taktgeschwindigkeiten (f^.,
fD, f.,) werden über Eingangsanschlüsse 1-1, 1-2 bzw. 1-3
lokalen Codeurowandlern 3-1, 3-2 und 3-3 zugeführt. Diese
digitalen Signale können entweder NRZ-Signale mit zwei Pegeln (non-return-to '-' zero) oder RZ-Signale mit zwei
Pegeln sein, wobei die nachfolgende Beschreibung der Ausführungsbeispiele
sich auf die Verwendung digitaler NRZ-Signale mit zwei Pegeln bezieht. Der Ausdruck "unterschiedliche
Taktgeschwindigkeiten" bedeutet hier nicht,
. daß sich jede Taktgeschwindigkeit ändert, sondern bedeutet,
daß .die Taktgeschwindigkeiten der entsprechenden ursprüngliehen
Signale asynchron sind.
An den Codeumwandler werden Taktsignale b-1, b-2 und b-3
3 edes Kanals von Taktsignal-Extrahierern 2-1, 2-2 und 2-3
angelegt, sowie ein Übertragungstaktsignal C aus einer
Übertragungstaktsignalquelle 4, Rahmensignale e-, e^ und e ,
die später beschrieben werden, und schließlich ein Rahmensteuersignal
D. Jeder Codeumwandler wandelt den Code des Signals aus jedem Kanal für jeden Rahmen um und erzeugt
zeitkomprimierte Ausgangssignale g,, gp und g,. Diese Ausgangssignale
werden über einen Multiplexer 5 in ein Zeit-Multiplex-Übertragungssignal
h umgewandelt.
Das Übertragungssignal wird über eine Leitung 6 einem Decodierer 8 eines Empfängsteiles zugeführt und - sofern
erforderlich - über eine zwischengeschaltete Wiederholeinrichtung 7 (Zwischen-Regenerier-Verstärker).In einer zur
Arbeitsweise des Übertragungsteils umgekehrten Weise trennt der Demultiplexer die Zeit-Multiplex-Signale und gibt die
"Demultiplex-Signale" (d.h.'Signale bei denen die Multiplex
bildung aufgelöst ist) der entsprechenden Kanäle an seinen Ausgangsanschlüssen 9-1, 9-2 und 9-3 aus.
Fig. 2 zeigt den Zustand der Signale in einer Rahmenperiode
des oben beschriebenen Ausführungsbeispieles. Die ursprünglichen.dLgitalen
NRZ-Kanalsignale a. ^ a~ und a^ werden gemäß
den nachfolgenden Regeln Code-gewandelt. Ein Eingangsinformationssignal
"1" wird in zwei aufeinanderfolgende Zeichen oder Zwischenräume ("0,0" oder "1,1") umgewandelt und ein
Informationssignal "0" wird in ein einzelnes Zeichen oder
einen einzelnen Zwischenraum ("0" oder "1") umgewandelt. Die Auswahl, ob ein Zeichen oder ein Zwischenraum vorhanden ist,
wird dazu gemacht, daß jedes umgewandelte Signal zwischen benachbarten Übergängen von einem Zeichen zu einem Zwischenraum
oder von einem Zwischenraum zu einem Zeichen angeordnet werden kann. Da die Übertragungstaktgeschwindigkeit so festgelegt
ist, daß sie deutlich größer ist äs die Taktgeschwindigkeit
jedes ursprünglichen Kanales werden die Signale nach der Umwandlung zu zeitkomprimierten Impulsströmen
führen, wie sie in der Zeichnung mit g 12 dargestellt sind. Zur Identifizierung der entsprechenden Rahmen ist diesem
Signal ein Rahmensynchronisationssignal g 11 hinzugefügt, wodurch ein Ausgangssignal g>. erzeugt wird. Der gleiche
Vorgang wird für die Kanalsignale a-2uad a-3 mittels der
lokalen Codewandler 3-2 bzw. 3-3' durchgeführt, so daß man Au s gangs signale g^ "und g^ erhält. Da g,, in diesem Falle für
eine Rahmenidentifizierung hinzugefügt ist, werden ebenfalls Kanalsynchronisationssignale g~^ bzw. g,,. für eine Kanalidentifizierung
hinzugefügt. Die Dauer (Anzahl aufeinanderfolgender Zeichen oder Zwischenräume) dieser Rahmen- und
Kanal-Synchronisationssignale ist auf 7 bzw. 5 Zeitschlitze
festgelegt, um sie gegenüber den zuvor genannten digitalen Signalen für die Datenübertragung zu unterscheiden. Das
kennzeichnende Merkmal dieser Synchronisationssignale liegt darin, daß die Anzahl aufeinanderfolgender Zeichen oder
Zwischenräume zur Identifizierung verwendet wird, ohne daß
spezielle Impulse mit verschiedenen Amplituden verwendet
werden.
Zur Durchführung der oben erwähnten Operation muß die
folgende Beziehung erfüllt werden:
fn
fO
wobei η die Anzahl der multiplex zu übertragenen Vielzahl von Kanälen,
O die Übertragungstaktgeschwindigkeit, f^, fp ... f die Signaltaktgeschwindigkeit jedes
ursprünglichen Kanales,
$L· die Anzahl der Übertragungstaktimpulse in
j?
einem Rahmen,
N-nrp die Anzahl von Impulsen eines Rahmen-Synchroni-■
.' sationssignales,
IT^r0 die Anzahl der Impulse des Kanal-Synchroni-
sationssignales, und oc das Inkrementverhältnis der Taktgeschwindigkeit
aufgrund der Codeumwandlung ist.
20
Folglich gilt:
1 / (f. +fρ +.....+ f) ■
viobei
- -Si nrp=
_ 12 _ ο i ο J i /U
!Für &> = 1,5, N1, = 512, N^ = 7, N^ = 5 und η = 10 gilt:
fo-1,67 Cf1 +f2+ ...... +fn).
In I"ig. 1 zeigt ein mit dem Bezugs ζ eichen 10 bezeichneter
Block eine Einrichtung,; die Kanalfüllimpulse hinzufügt»
Diese Einrichtung 'bzw. dieser Schaltkreis erzeugt zur Zeiteinstellung einen Kanalfüllimpuls , wenn eine Rahmenzeit
eines Kanales langer ist als die Summe der oben genannten umgewandelten Signale g-, gp und g^ und fügt
Zeichen und/ oder Zwischenräume hinzu, die die gleiche aufeinanderfolgende
Anzahl haben wie beispielsweise das Kanalsynchronisationssignal gp,. oder g™·
E1Xg. 3 zeigt ein Blockschaltbild eines Ausführungsbeispieles
eines Codewandlers 3-1 (hier als "lokaler Codewandler" bezeichnet) für den ersten Kanal der Pig. 1 ,
während Fig. 4- ein Zeitdiagramm zur Erläuterung -der Arbeitsweise
des Codewandlers zeigt. Der Codewandler 3-1 besteht aus zwei Codewandlern 3-1-1 und 3-1-2, die im
wesentlichen den gleichen Aufbau haben (der Codewandler 3-1-2 ist hierbei nicht dargestellt). Jeder Wandler 3-1-1
und 3-1-2 besitzt einen Speicher 10 und bewirkt abwechselnd das Einschreiben und das Codieren von Signalen mit einer
Rahmendauer. Dies bedeutet, daß der Wandler.3-1-2 eine Codierung ausführt, wenn der Wandler 3-1-1 ein Einschreiben
ausführt. Detaillierter bedeutet dies: Wenn ein Rahmensteuersignal d dem Eingangsanschluß 11 zugeführt wird, so
schaltet ein Umschalt.-Schaltkreis 1A- den Fluß des Signales
a-1 und dessen Taktsignales b-1 zu dem anderen Wandler um
und schaltet auch den Speicher auf den anderen Wandler um.
Dieser Umschaltvorgang wird im wesentlichen für1jede
Rahmenperiode durchgeführt. Beispielsweise schaltet der Um-
- -y <k/ i J 1M' I /J
sehalt-Bchaltkreis 14 das Signal a-1 und das Taktsignal
b-1 während der Rahmenzeit t^-t^ auf den Wandler 3-1-1
um und verhindert den Fluß dieser Signale zu dem Wandler
3-1-2 für die Dauer dieses Rahmens. Während dieses Rahmens wird das Signal a-1 des einen Rahmens in dem Speicher 10
gespeichert und der Wandler 3-1-2 decodiert das in seinem Speicher während des vorhergehenden Rahmens gespeicherte
Signal. "
Während dieser Periode wird das Taktsignal b-1 an einen Aufwärts/Abwärts-Zahler 30 angelegt, der die Bitzahl des
gespeicherten Signales a-1 zahlt.
Als nächstes soll der Codiervorgang, bei dem das in dem Speicher 10 gespeicherte Signal a-2 codiert wird, unter
Bezugnahme auf Fig. 4 erläutert werden. Wenn das Rahmensteuersignal
d zum Zeitpunkt t an den Eingangsanschluß
11 angelegt wird, so schaltet der Umschalt-Schaltkreis das Signal a-1 und das Taktsignal b-1 zu dem Wandler 3-1-2
um und setzt ein Trigger-Flip-Flop 15, so daß T1 im eingeschalteten
Zustand ist.
Der Ausgang I" wird einem Setz-Anschluß eines Setz/Rücksetz-Flip-Flops
(i.f. schlicht mit "Flip-Flop" bezeichnet) zugeführt.
Da andererseits die Kapazität des Speichers 10 so ausgelegt ist, daß sie beträchtlich größer ist als die Bitzahl
des einen Rahmensignals a-1 muß eine Initialisierung durchgeführt werden, um leere Speicherplätze zu überspringen und
um den Zustand herzustellen, bei dem unverzüglich ein Lesen ausgeführt werden kann.
'.;· ι on ι 7 π
O ί ο U I / U
Ein UND-Gatter 21 wird für diese Initialisierung verwendet. Über einen Eingangsänschluß 12 wird diesem Schaltkreis ein
Signal C zugeführt, dessen Taktgeschwindigkeit weiterhin größer ist als die Übertragungstaktgeschwindigkeit; weiterhin
werden diesem Schaltkreis ein Ausgangssignal q,. eines
Flip-Flops 16 und ein Ausgangssignal eines Flip-Flops 32
zugeführt, welches durch einen Impuls gesetzt wird, der
durch Erfassen der'Vorderflanke des Signales q. über ein
Differenzierglied 19 erhalten wurde. Nachdem die Initialisierung ausgeführt ist, wird von einem Differenzierglied
2Ά- in einer später beschriebenen Weise ein Initialisierimpuls
erfaßt und das Flip-Flop 32 wird von dem erfaßten
Ausgangssignal zurückgesetzt.
Fig. 5 zeigt ein Zeitdiagramm zur Erläuterung der Initialisier-Operation
und der nachfolgend beschriebenen Codier-Operation. Wie in diesem Diagramm dargestellt; wird der
Ausgang P des Flip-Flops 32 gleichzeitig mit dem Ansteigen
des Ausganges q. des Flip-Flops 16 eingeschaltet,vas den
Durchgang eines schnellen Taktsignales P^ ermöglicht. Durch
den genannten Ausgang q des UND-Gatters 21 (der der gleiche ist wie P,) wird der Speicher schnell geschoben, um die
Initialisierung auszuführen. Wenn ein Impuls erzeugt wird,
der einen "Start" darstellt (beispielsweise "1" nach fortdauernder "0"; in der Zeichnung nicht dargestellt), so
wird dessen Anstieg durch das Differenzierglied erfaßt. Das Flip-Flop 32 wird dann zurückgesetzt und der Speicher 10
hält den Schiebevorgang an nachdem das erste Signal innerhalb
des Rahmens zu der äußerst rechten Position verschoben wurde.
Als nächstes soll der Codiervorgang beschrieben werden. Das Ausgangssignal q. des Flip-Flop 16 wird in einem Verzögerungsschaltkreis
18 um 7 Zeitschlitze verzögert, um die
Zeitbreite des Rahmensynchronisationssignales g.. in Pig.
2 (oder um 5 Schlitze zur Erzeugung der Zeitbreite des
Kanals-Synchronisationssignales) zu erzeugen und wird zu dem Signal qp umgewandelt. Das Signal ^ und das Übertragungstaktsignal
C, das dem Eingangsanschluß 13 zugeführt
wird,, werden dem UND-Gatter 20 zugeführt. Der Ausgang p. dieses UND-Gatters 20 wird als ein Eingang den
UND-Gattern 22 und 26 zugeführt. Der Ausgang des genannten Speichers 10 wird einem weiteren Eingangsanschluß des UND-Gatters
22 zugeführt, .während der Ausgang dieses UND-Gatters 22 einem weiteren Eingangsanschluß des UND-Gatters 26 über
einen Impulsbreiten-Expander 23 (der den Eingangsimpuls auf eine Länge ausdehnt, die das 1,5-fache der Übertragungstaktperiode
ist) und einen Inverter 25 angelegt. Ein Teil des Ausganges des UND-Gatters 26 wird einem Addierer
zugeführt, d.h. einem ODER-Gatter 27, wobei, der Rest dem genannten Aufwärts/Abwärts-Zähler 30 zugeführt wird, wodurch
der Zählinhalt des Zählers verringert wird.
Dementsprechend erscheint kein Übertragungstaktimpuls in dem UND-Gatter 20 bis zu dem Zeitpunkt tq zu dem der VerzÖgerungsschaltkreis
18 einen hohen Pegel annimmt. Mit anderen Worten wird keine Codierung durchgeführt, bevor
ein Rahmen- oder Kanalimpuls angelegt wurde.
Der Taktimpuls P. wird dem UND-Gatter 20 nach dem Zeitpunkt
tn zugeführt. Ein Impulssignal dessen Periode doppelt
so lang ist wie. die-des Übertragungstaktes erscheint am Ausgang des trigger-artigen Flip-Flops 28, das von dem
Ausgang des UND-Gatters 26 über das ODER-Gatter 27 betrieben
wird, wenn das aus dem Speicher 10 auszulesende Bit eine "1" ist, während ein Impulssignal mit der gleichen
Periode wie der des Übertragungstaktes dann auftritt, wenn das zu lesende Bit eine "0" ist. Mit anderen Worten wird
das UND-Gatter 22 leitend und die Impulse, die durch das . Gatter passieren werden durch den Impulsexpander 23 zu
einer Impulsbreite verbreitert, die das 1,5-fache der der
Taktgeschwindigkeit ist, wobei sie dann noch durch den Inverter invertiert werden, wenn die* aus dem Speicher
auszulesende Information eine "1" ist. Folglich ist der Durchtritt eines nachfolgenden Impulses, der von dem UND-Gatter
20 erzeugt wurde, durch das UND-Gatter 26 hindurch blockiert. Da das UND-Gatter leitend wird, wenn der dritte
Impuls ankommt, wird ein Impuls erzeugt und es wird zum
gleichen Zeitpunkt ein Schiebeimpuls an den Speicher angelegt, wodurch die auszulesende- Information zu der äußerst
rechten Stellung verschoben wird* Wenn das Bit der zu
lesenden Information eine "O" ist, wobei das UND-Gatter
weiterhin leitend ist, erscheint ein Impuls mit der gleichen Periode wie der der Übertragungstaktgeschwindigkeit
als Ausgang des UND-Gatters. Der Teil der Zeit tq-t^0
in Fig. 5 zeigt die Impulse, wenn die in dem Speicher
10 gespeicherten Signale "0100 ... . *. 100" sind, was dem
Kanalsignal a-1 in Fig. 2 entspricht.
Wenn die digitalen Signale eines Rahmens, die in dem Speicher 10 gespeichert sind, alle ausgelesen sind, so
wird die von dem UND-Gatter 26 erzeugte Anzahl von Impulsen gleich der oben erwähnten Bitzahl,. so daß der Zählinhalt
des Aufwärts/Abwärts-Zählers 30 um diese Zahl verringert
wird. Wenn der Zähler 30 zu einer "0" gelangt ist, wird
ein Codierbeendigungssignal erzeugt. Dieses Signal wird durch einen Impulsformer 3Ί geleitet und zu einem Impuls
Pc geformt, der das Flip-Flop 16 zurücksetzt. Wenn die Zufuhr
des Taktimpulses durch das Gatter 20 blockiert ist, so wird der Codiervorgang gestoppt und gleichzeitig das Rahmensignal
e-2 als Godierstartsignal eines (nicht dargestellten) Codewandlers 3-2 des zweiten Kanales angelegt. In gleicher
ι ο υ ι / U
Weise wird in dem (nicht dargestellten) Codewandler 3-3
des dritten Kanales eine Codierung durchgeführt; nachdem
der weiter unten zu beschreibende Püllimpuls hinzugefügt wurde, wird dann durch den Block 3-1-2 des Codewandlers
des ersten Kanales zum Zeitpunkt t1^-t der Fig. 4 eine
Codierung als darauffolgender Rahmen durchgeführt, und
zwar in gleicher V/eise wie bei dem Codewandler 3-1-1 in Fig. 3.
Allgemein ist die Rahmenperiode (Zeit tj, der Fig. 4-) so
festgesetzt, daß sie größer ist als die Summe der Codierzeiten der Kanäle. Folglich passiert es manchmal, daß ein
darauffolgendes Rahmensignal d nicht erzeugt wird, selbst wenn das Codieren des letzten Kanales vollständig ausgeführt
ist. Folglich ist es erforderlich, diesen Spalt durch einen Impuls (Füllimpuls) zu füllen, wobei dieser
Füllimpuls von dem Informationssignal unterschieden werden
kann.
Fig. 6 zeigt ein Schaltbild eines Ausführungsbeispieles
eines Füllimpuls-Hinzufügungs-Schaltkreises zu diesem
Zweck.
Ein Endsignal Pg, das dann erzeugt wird, wenn die Codierung
des letzten Kanales eines Rahmens vollständig ausgeführt isb,
wird dem Setzanschluß eines Flip-Flops 35 über einen Eingangsanschluß
32 zugeführt und macht das UND-Gatter 36
leitend. Das UND-Gatter 36 erlaubt den Durchtritt eines
tr
Übertragungstaktimpulses C, der an dem Eingangsanschluß
gelegt ist und betätigt sequentiell ein Schieberegister 37· Das Schieberegister 37 speichert eine 10-Bit-Informatipn,
d. h. "0000011111", die von dem Ausgangstaktsignal des erwähnten UND-Gatters 36 umlaufend verschoben wird.
Wenn diese Impulsfolge durch ein Differenzierglied 41 ge-3'5
langt, so wird am Ausgangsanschluß 3^ ein Impuls Pq er-
zeugt, dessen Periode das 5-facheder Periode des Übertragungstaktes ist. Andererseits wirddas Signal P^0 dem Setzanschluß
des Flip-Flops 39 über das Differenzierglied 38 zugeführt, an
dessen Anschluß 11 das Rahmensteuersignal d-1 der Fig. 4 angelegt
wird, folglich erlaubt es nach dem Zeitpunkt t , zu
dem das UND-Gatter 40 leitend wirdy den Durchtritt eines Ausgangsimpulses
P.p. (der zuerst erzeugt wurde) des Differenzierglieds
41, setzt die Flip-Flops 35 und 39 zurück, und führt die
erste Codierung des nachfolgenden Rahmens aus. Das Codier-Startsignal
e—1 des Codeumwandlers des Kanales wird über den
Ausgangsanschluß 33 erzeugt. Sofern von der Beendigung des
Codierens des einen Rahmens bis zum Beginn des Codierens des nachfolgenden Rahmens ausreichend Zeit vorhanden ist, wird ein
Impuls als Füllimpuls eingesetzt, der die 5-fache Periode im
Vergleich zu der des Übertragungstaktes hat, wodurch diese Zeit gesteuert wird. Dieses Merkmal ist von wesentlicher Bedeutung
für die Übertragung eines Stoßsignales, wie nach- " folgend beschrieben wird.
Fig. 8 zeigt ein Zeitdiagramm zur Erläuterung des Falles, bei
dem das zu übertragende Signal ein Stoßsignal ist. Für die nachfolgende Erläuterung sei angenommen, daß das Stoßsignal
in dem zweiten Kanal der Fig. 1 vorhanden ist (obwohl dieses 'Stoßsignal·11 tatsächlich aus digitalen Signalen mit den Bits
"0" und "1" besteht,, sind diese Signale der einfacheren Darstellung
halber als schraffierte Linien dargestellt) und erscheint in einer Periode, die in einem 3-Rakmen-Intervall enthalten
ist, wie in dem mit den gestrichelten Linien in Fig. 8 a dargestellten Teil zu erkennen. Wenn diese Signale in dem
oben beschriebenen Ausführungsbeispiel in zeit-multiplexe
Form gebracht werden sollen, so werden sie in ein Signal h umgewandelt. Das Symbol· g_ stellt ein Rahmensynchronisationssignal
dar,während ein schraffiert abgebildeter Impuls ein
J ι J U i / U
Kanalsynchronisationssignal des zweiten Kanales ist. Da das von den Stoßsignalen besetzte Intervall in den Rahmen t-^,.
und t-p,, klein ist, verbleibt ein Zeitraum, wenn das Codieren
der drei Kanäle beendet ist, so daß der oben genannte Füllimpuls
hinzugefügt wird. In dem Rahmen t-™^ ist -kein Kanal—
signal a~2 vorhanden, so daß das Kanalsynchronisationssignal
des zweiten Kanalesund das des dritten Kanales aufeinanderfolgend
auftreten, wobei ein Füllimpuls g nachfolgend auf das Codiersignal des dritten Kanales auftritt.
· Fig. 9 zeigt den Aufbau eines Decodierers (8 in Pig. 1) für
das Signal, das in der beschriebenen Weise dem Zeitmultiplexverfahren unterworfen ist. Ein Teil des multiplex aufbereiteten
Signales, das am Eingangsanschluß 42 empfangen wird, wird einem Synchronisationssignal-Trennschaltkreis 43 angelegt. Wie aus
der in dem Zeitdiagramm der Fig. 10 dargestellten Betriebsimpulsform zu erkennen, führt der Synchronisationssignal-Trennschaltkreis
43 eine Integration durch. Dies geschieht mittels eines Integrierers 44, der die Vorder- oder Rückflanke
des Eingangsimpulses als Startpunkte verwendet. Das integrierte Signal Ox. wird einem ersten und einem zweiten Komparator 45
und 46 zugeführt, die voneinander unterschiedliche Schwellwerte haben, wodurch Signale j ρ bzw. J7, erhalten werden. Mit
anderen Worten wird das Signal j ρ als Rahmensynchronisationssignal
abgetrennt, während das Signal j^ 3^-S Kanalssynchronisationssignal
abgetrennt wird. Diese Signale werden einem Zähler 47 angelegt und ermöglichen, daß dieser Gatter-Treiber-Signalefür
die UND-Gatter 48-1, 48-2 und 48-3 erzeugt, die zusammen einen Decoder 50 bilden. Wird nämlich das Signal j?
angelegt,, so wird das UND-Gatter 48-1 leitend und - wenn die
Impulssignale von j-, aufeinanderfolgend angelegt werden,
werden die UND-Gatter 48-2 und 48-3 sequentiell betätigt. Wenn der oben genannte Füllimpuls hinzugefügt wird, so wird der
-.20 -
Impuls j^ darauffolgend angelegt, nachdem das UND-Gatter 48-3,
das dem letzten Kanal entspricht, betätigt wurde. Da sich allerdings der Ausgang des Zählers 47 nicht ändert, tritt auch
keine Änderung bei dem Decodiervorgang auf. Die Schaltkreise 49-1, 49-2 und 49-3 werden dazu verwendet, das Signal jedes
Kanales, der von den erwähnten UND-Gattern demultiplext wurde,
in das ursprüngliche Signal umzuwandeln. Derartige Umwandlungsschaltkreise können durch verschiedene Konstruktionen
realisiert werden. In dem Falle, bei dem das Signal gemäß den Regeln des Codewandlers 3 d-es beschriebenen Ausführungsbeispieles
umgewandelt werden soll, kann das Signal leicht in das ursprüngliche Signal a umgewandelt werden, irudem das
Ausgangssignal des UND-Gatters 48 dem Signal hinzugefügt wird,
das um einen Zeitschlitz des oben erwähnten Übertragungstaktes
verzögert ist. Das demultiplexte und rückumgewandelte Signal
kann direkt als decodiertes Signal verwendet werden; ist es jedoch erforderlich, dieses Signal in Impulse mit gleichen
VJiederholperioden umzuwandeln, w*z.B. die Impulse a-1, a-2
und a-3 in Fig. 2, so können die Kanalsignale a-1, a-2 und
a-3 der I1Ig. 2 von den Ausgangsanschlüssen 9-1, 9-2 und 9-3
reproduziert werden, in^jiem die Ausgangsimpulse der erwähnten
Wandler 49-1, 49-2 und 49-3 in Pufferspeicher 52-1, 52-2 und
52-3 eingeschrieben werden, ein Taktsignal für jeden Kanal von Takt-Extrahierern 51-1» 51-2, 51-3 extrahiert wird ,
zur Bildung von Lese-impulsen,und jeder Impuls aus den genannten
Pufferspeichern 52-1* 52-^2 und 52-3 ausgelesen wird.
Obwohl sich die obige Beschreibung mit Ausführungsbeispielen
beschäftigt, bei denen der Multiplexvorgang entsprechend einer
Anzahl aufeinanderfolgender Impulse ausgeführt wird, ist es für den Fachmann offensichtlich, daß der Multiplexvorgang
auch dadurch durchgeführt werden kann, daß man die Amplitude unterscheidet oder sonstige Möglichkeiten anwendet. Auch ist
offensichtlich, daß der gemäß der vorliegenden Erfindung in
multiplexer Form gebrachte Impulszug mit herkömmlichen Signalen mit normalem binären Format in der Zeit-Multiplex-Anordnung
in multiplexe Form gebracht werden kann.
Aus der obigen Beschreibung ergibt sich, daß die vorliegende Erfindung hervorragend wirksame Einrichtungen schafft, mit
denen verschiedene digitale Signale multiplex behandelt werdenkönnen. Auch können asynchrone Übertragungssignale als
O auch stoß- bzw. gruppenweise auftretende Signale (Stoßsignale)
in multiplexe Form gebracht und übertragen werden. Hieraus läßt sich eine starke Vergrößerung der Systemflexibilität
und eine Verringerung der Übertragungskosten erwarten.
Claims (5)
- ρα-π-νϊ-an.wälte·,,- * ■„„·„;„SCHIFF v.FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FINCKMARIAHILFPLATZ 2 & 3, MDNCHEN SOPOSTADRESSE: POSTFACH 95 O1 60, D-BOOO MÖNCHEN D5HITACHI, LTD. 30. Juli 1981DEA-25 514ZSIT-MULTIPLEXEINRI CHTUNGPatentansprüchen} Zeit-Multiplexeinrichtung zur Übertragung von digitalen Signalen aus Signalquellen über eine Mehrzahl von Kanälen,■dadurch gekennzeichnet , daß Zeitkomprimierkreise vorgesehen sind, welche die Zeitdauer der digitalen Signale für jede Rahmenperiode komprimieren, fernerhin, daß ein Zeit-Multiplexkreis vorhanden ist, welcher ein Rahmensynchronisier signal und ein Kanalsynchronisiersignal dem Ausgang der Zeitkomprimierkreise hinzufügt und eine Zeit-Multiplexierung ausführt, ferner, daß ein Codierkreis vorhanden ist, welcher das Ausgangssignal des Multiplexkreises in Intervalle von zwei benachbarten (Schritt)-Übergangspunkten codiert, ferner, daß eine Übertragungsleitung vorgesehen ist, die das Ausgangssignal des Codierkreises überträgt und daß ein Decodierkreis vorgesehen ist, der das über die Übertragungsleitung übertragene zeitmultiplexe Signal decodiert.* U * » » ■» M I. rf V - -
- 2. Zeit-Multiplexeinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Zeitkomprimierkreis jede "1" und "0", die digitale Signale jedes Kanals sind, das Rahmensynchronisiersignal und das Kanalsynchronisiersignal in Impulssignale mit zwei Pegeln umwandelt, die aus Zeichen und Zwischenräumen mit einer Dauer eines ganzzahligen Vielfachen der Übertragungstaktperiode bestehen und wobei die Zeichen und Zwischenräume wechselseitig unterschiedliche aufeinanderfolgende- Anzahlen entsprechend der jeweiligen Signale haben.
- 3. Zeit-Multiplexeinrichtung nach Anspruch 2, dadurch gekennzeichnet , daß der Zeitkomprimierkreis ein Kreis ist, der die digitalen Signale "1" und "0" jedes Kanals in ein zweiwertiges Impulssignal umwandelt, wobei dieses Impulssignal eine solche Impulskombination darstellt, daß die aufeinanderfolgende Anzahl von Zeichen oder Zwischenräumen 1 (oder 2) bzw. 2 (oder 1) ist.
- 4-, Zeit-Multiplexeinrichtung nach Anspruch 2, dadurch gekennz ei chnet , daß der Zeitkomprimierkreis ein Kreis ist, der einen ersten und einen zweiten lokalen Codewandlerkreis besitzt, die.jeweils einen Rahmenspeicher und einen Steuerkreis aufweisen, welcher die ersten und zweiten lokalen Codewandlerkreise zu einem Einschreiben der digitalen Signale jedes Kanals in den Rahmenspeicher und zu einer Umwandlung der eingeschriebenen Signale in einen Übertragungscode umschaltet.
- 5. Zeit-Multiplexeinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Taktgeschwindigkeit derart festgelegt ist, daß sie der folgenden Beziehung genügt:= cc f1 + £2 + "· + fn
f0wobei η die Anzahl von Kanälen,fQ die Übertragungstaktgeschwindigkeit,f , fp ... f die Signaltaktgeschwindigkeit der einzelnen Kanäle, N-c, die Anzahl von Übertragungstaktimpulseninnerhalb eines Rahmens,IW1 die Anzahl von Impulsen des Rahmensynchronisiersignals,NqP die Anzahl von Impulsen des Kanalsynchronisiersignals und06 das Inkrementverhältnis der Taktgeschwindigkeit aufgrund der Codeumwandlung ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10498880A JPS5731247A (en) | 1980-08-01 | 1980-08-01 | Multiplexing tramsmission system |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3130170A1 true DE3130170A1 (de) | 1982-03-18 |
DE3130170C2 DE3130170C2 (de) | 1984-05-30 |
Family
ID=14395467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3130170A Expired DE3130170C2 (de) | 1980-08-01 | 1981-07-30 | Zeit-Multiplexeinrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US4410980A (de) |
JP (1) | JPS5731247A (de) |
DE (1) | DE3130170C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3530219A1 (de) * | 1985-08-23 | 1987-02-26 | Siemens Ag | Verfahren zur schnellen uebertragung von n unabhaengigen befehlen |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5833334A (ja) * | 1981-08-21 | 1983-02-26 | Hitachi Ltd | 時分割多重化装置 |
JPS58153434A (ja) * | 1982-03-09 | 1983-09-12 | Nec Corp | 多重変換方式 |
NL8203110A (nl) * | 1982-08-05 | 1984-03-01 | Philips Nv | Vierde-orde digitaal multiplex systeem voor transmissie van een aantal digitale signalen met een nominale bitsnelheid van 44 736 kbit/s. |
JPS59127442A (ja) * | 1983-01-11 | 1984-07-23 | Sony Corp | 音声信号の秘話方式 |
US4881245A (en) * | 1983-07-01 | 1989-11-14 | Harris Corporation | Improved signalling method and apparatus |
NL8501737A (nl) * | 1985-06-17 | 1987-01-16 | At & T & Philips Telecomm | Hogere orde digitaal transmissiesysteem voorzien van een multiplexer en een demultiplexer. |
US4704737A (en) * | 1985-09-27 | 1987-11-03 | Hughes Aircraft Company | Compressive receiver having pulse width expansion |
JPS6482833A (en) * | 1987-09-25 | 1989-03-28 | Nec Corp | Digital synchronizing multiplexing transmission system |
US5767913A (en) * | 1988-10-17 | 1998-06-16 | Kassatly; Lord Samuel Anthony | Mapping system for producing event identifying codes |
US6493878B1 (en) | 1988-10-17 | 2002-12-10 | Lord Samuel A Kassatly | Method and apparatus for tv broadcasting and reception |
US5157491A (en) * | 1988-10-17 | 1992-10-20 | Kassatly L Samuel A | Method and apparatus for video broadcasting and teleconferencing |
US5768517A (en) * | 1988-10-17 | 1998-06-16 | Kassatly; Samuel Anthony | Paperless publication distribution and retrieval system |
US4903126A (en) * | 1989-02-10 | 1990-02-20 | Kassatly Salim A | Method and apparatus for tv broadcasting |
US5790177A (en) * | 1988-10-17 | 1998-08-04 | Kassatly; Samuel Anthony | Digital signal recording/reproduction apparatus and method |
US5691777A (en) * | 1988-10-17 | 1997-11-25 | Kassatly; Lord Samuel Anthony | Method and apparatus for simultaneous compression of video, audio and data signals |
US5508733A (en) * | 1988-10-17 | 1996-04-16 | Kassatly; L. Samuel A. | Method and apparatus for selectively receiving and storing a plurality of video signals |
US5315596A (en) * | 1992-04-17 | 1994-05-24 | Canadian Institute For Broadband & Information Network Technologies, Inc. (Cibint) | Digital multiplexer with logically allocatable channels and bit rates |
JPH06510416A (ja) * | 1992-06-29 | 1994-11-17 | デイド、インターナショナル、インコーポレイテッド | 高速の時間多重化されたデータ伝送システム |
US6333922B1 (en) * | 1996-11-05 | 2001-12-25 | Worldspace, Inc. | Satellite payload processing system for switching uplink signals to time division multiplexed downlink signals |
US6108319A (en) * | 1996-11-05 | 2000-08-22 | Worldspace International Networks, Inc. | Satellite payload processing system providing on-board rate alignment |
EP0940935A1 (de) * | 1998-03-03 | 1999-09-08 | ICO Services Ltd. | Satellitenkontrollkanäle |
US7111226B1 (en) * | 2002-05-31 | 2006-09-19 | Broadcom Corporation | Communication decoder employing single trellis to support multiple code rates and/or multiple modulations |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2132004A1 (de) * | 1970-06-29 | 1972-01-05 | Western Electric Co | Multiplex-Information-UEbertragungsanlage |
DE2300146A1 (de) * | 1972-01-06 | 1973-07-26 | Databit Inc | Verfahren und schalteinrichtungen fuer das zeitmultiplexverfahren |
DE2717882B2 (de) * | 1976-04-23 | 1979-05-23 | S.A. De Telecommunications, Paris | Numerisches Zeitmultiplexsystem |
DE3022856A1 (de) * | 1980-06-19 | 1982-04-29 | Aeg-Telefunken Ag, 1000 Berlin Und 6000 Frankfurt | Mulitplexer mit positiv-negativer tanktanpassung zur blockweisen verschachtelung plesiochroner digitalsignale mehrerer untersysteme |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3636524A (en) * | 1969-12-08 | 1972-01-18 | Tel Tech Corp | Multiplex communication system |
JPS5934024B2 (ja) * | 1975-12-11 | 1984-08-20 | 松下電器産業株式会社 | ジカンアツシユクタジユウデンソウヨウドウキデンソウホウシキ |
FR2373198A1 (fr) * | 1976-12-03 | 1978-06-30 | Cit Alcatel | Dispositif de multiplexage numerique de trains plesiochrones |
US4174465A (en) * | 1977-07-29 | 1979-11-13 | Mcdonnell Douglas Corporation | Signal transmitting interface system combining time compression and multiplexing |
JPS5923660B2 (ja) * | 1979-02-19 | 1984-06-04 | 株式会社日立製作所 | ディジタル信号伝送方式 |
-
1980
- 1980-08-01 JP JP10498880A patent/JPS5731247A/ja active Granted
-
1981
- 1981-07-30 DE DE3130170A patent/DE3130170C2/de not_active Expired
- 1981-07-31 US US06/289,106 patent/US4410980A/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2132004A1 (de) * | 1970-06-29 | 1972-01-05 | Western Electric Co | Multiplex-Information-UEbertragungsanlage |
DE2300146A1 (de) * | 1972-01-06 | 1973-07-26 | Databit Inc | Verfahren und schalteinrichtungen fuer das zeitmultiplexverfahren |
DE2717882B2 (de) * | 1976-04-23 | 1979-05-23 | S.A. De Telecommunications, Paris | Numerisches Zeitmultiplexsystem |
DE3022856A1 (de) * | 1980-06-19 | 1982-04-29 | Aeg-Telefunken Ag, 1000 Berlin Und 6000 Frankfurt | Mulitplexer mit positiv-negativer tanktanpassung zur blockweisen verschachtelung plesiochroner digitalsignale mehrerer untersysteme |
Non-Patent Citations (1)
Title |
---|
Taschenbuch der Informatik, K.Steinbuch, W.Wber, 3.Aufl.,1974,Bd.I, S. 534,535 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3530219A1 (de) * | 1985-08-23 | 1987-02-26 | Siemens Ag | Verfahren zur schnellen uebertragung von n unabhaengigen befehlen |
Also Published As
Publication number | Publication date |
---|---|
JPH0251305B2 (de) | 1990-11-07 |
DE3130170C2 (de) | 1984-05-30 |
JPS5731247A (en) | 1982-02-19 |
US4410980A (en) | 1983-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3130170A1 (de) | Zeit-multiplexeinrichtung | |
DE1487785B2 (de) | Verfahren und schaltungsanordnung zum codieren und decodi eren selbstsynchroner signale | |
DE2818704A1 (de) | Uebertragungssystem fuer die uebertragung analoger bild- und synchronisiersignale und zugemischer synchroner numerischer datensignale ueber analogleitungen | |
DE3111384A1 (de) | Codier/decodiersystem mit null-disparitaet | |
DE2717163A1 (de) | Verfahren und vorrichtungen zum hinzufuegen und abnehmen eines zusaetzlichen digitalen informationssignals bei einer mehrpegeligen digitaluebertragung | |
DE2510242A1 (de) | Vorrichtung zur kombination einer vielzahl von eingangs-datenbitstroemen in einen einzigen ausgangs-bitstrom | |
DE2529940C3 (de) | ||
DE2616617A1 (de) | Verfahren und schaltungsanordnung zum digitalen uebertragen von zwei pcm-systemen | |
DE2437873C2 (de) | Vorrichtung zur Erstellung eines Neutralisierungssignals für einen Echounterdrücker | |
DE2332782C2 (de) | Verfahren zum Zeitmultiplexen von Datenströmen und Schaltungsanordnung zur Durchführung | |
EP0101056B1 (de) | Synchronisieranordnung | |
DE1762003C3 (de) | Nachrichtenanordnung | |
DE2602937C2 (de) | ||
DE1934869B2 (de) | Verfahren uns schaltungsanordnung zur kodierung asynchroner binaerer digitalsignale | |
DE3230943C2 (de) | ||
DE3312400A1 (de) | Verfahren zur uebertragung von binaersignalen mindestens zweier kanaele | |
DE3317116A1 (de) | Digitalsignal-multiplexgeraet | |
EP0143268A2 (de) | Verfahren und Anordnung zum Einfügen eines digitalen binären Schmalbandsignals in ein oder zum Abtrennen dieses Schmalbandsignals aus einem Zeitmultiplexsignal | |
DE2828602B1 (de) | Verfahren zum UEbertragen von Daten in einem synchronen Datennetz | |
DE2121660C3 (de) | Verfahren zur Geschwindigkeitstransformation von Informationsflüssen | |
DE3526052A1 (de) | Digitales nachrichtenuebertragungssystem mit einem nb/(n+1)b-leitungscode | |
DE3445355C2 (de) | ||
DE3249975C2 (en) | Digital transmission of video-telephone and video signals | |
DE2641976C3 (de) | Einrichtung zur Umsetzung der Bitgeschwindigkeit eines Zeitmultiplexsignals auf das 2" - fache | |
DE2502687C3 (de) | Verfahren zur Signalisierzeichengabe zwischen Vermittlungsstellen eines Zeitmultiplexfernmeldenetzes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8128 | New person/name/address of the agent |
Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |