-
-
Verfahren zur Übertragung von Binärsignalen mindestens
-
zweier Kanäle Die Erfindung betrifft ein Verb wahren zur Übertragung
von Binärsignalen mindestens zweier Kanäle mit Hilfe von Blockcodes, wobei die Binärsignale
sendeseitig mittels eines Zeitmultiplexers gemultiplextm mittels eines Scramblers
verwürfelt, mittels eines Blockcodierers umcodiert und mittels eines Codeviolationsgenerators
mit einem Zeitmultiplexrahmenkennungssignal versehen werden und wobei empfangsseitig
die Ubertragenen codierten Signale mittels eines Decodierers in Binärdarstellung
decodiert, mittels eines Codeviolationsdetektors im Rahmengleichlauf mit der Sendeseite
gehalten, mittels eines Descramblers entwürfelt und mittels eines Zeitdemultiplexers
demultiplext werden.
-
Verfahren zur Übertragung von Binärsignalen im Zeitmultiplex, die
sendeseitig nach VerwUrfelung umcodiert und empfangsseitig nach Entwürfelung decodiert
werden, sind bekannt. Die zur DurchfUhrung solcher Verfahren dienenden sende- und
empfangsseitigen Schaltungsanordnungen bestehen u.a. aus Zeitmultiplexern bzw. Zeitdemultiplexern,
so-genannten Scramblern bzw. Descramblern und Codierern bzw. Decodierern. Das Zusammenwirken
dieser Schaltungsteile hat bekanntermaßen sowohl auf der Sende- als auch auf der
Empfangsseite synchron
zu erfolgen. Die Synchronisierung der einzelnen
Schaltungsteile kann durch mehrere schaltungsteilindividuelle Syncbronisierschaltungen
erfolgen. Zur Synchronisierung des Zeitmultiplexrahmens werden bekanntlich Rahmenkennungsworte
in den Summenbitstrom eingefügt, wodurch sich die Ubertragungsbitrate Ueber die
Summe der einzelnen Kanalbitraten hinaus erhöht.
-
Der Erfindung liegt nun die Aufgabe zugrunde, ein Verfahren zur Übertragung
binärer Daten, die sendeseitig nach Verwtirfelung umcodiert und empfangsseitig nach
EntwürSelung decodiert werden, anzugeben, das mit Hilfe nur einer Synchronisierschaltung
in einfacher Weise durchgeführt werden kann und den Summenbitstrom nicht zusätzlich
erhöht.
-
Die Lösung diese r Aufgabe erfolgt erfindungsgemäß dadurch, daß die
Blocklänge des Codierers die Rahmenlänge des vom Zeitmultiplexer erzeugten Zeitmultiplexsignals
und die Wortlänge des Scramblers in einem festen ganzzahligen Verhältnis zueinander
stehen Die Erfindung bringt den Vorteil mit sich,daß die Umcodierung der Binärsignale
sendeseitig nicht auf einen bestimnten Code beschränkt ist, diese beispielsweise
in Ternär-oder Quaternärzeichen blockweise umcodiert werden können und daß diese
Zeichen empfangsseitig in Binärzeichen decodiert werden können.
-
Zur notwendigen Synchronisierung des Ubertragungsverfahrens werden
schaltungsteilindividuelle Synchronisier-.
-
schaltungen eingespart. Eine einzige Synchronisierschaltung sorgt
für den notwendigen Gleichlauf von Reitmultiplexer, Scrambler und Blockcodierung.
Zur
Übertragung der Synchroninformation wird die im jeweiligen Blockcode
vorhandene Redundanz genutzt (Codeviolationstechnik).
-
Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Bezugnahme
auf die Zeichnungen in einem zum Verständnis erforderlichen Umfang näher erläutert.
-
Dabei zeigt Fig1 ein Ausführungsbeispiel einer sendeseitigen Schaltungsanordnung
zur Durchführung des erfindungsgemäßen Verfahrens; Fig. 2 ein Ausführungsbeispiel
einer empfangsseitigen Schaltungsanordnung zur Durchführung des erfindungsgemäßen
Verfahrens; Fig.3 ein Ausführungsbeispiel für eine bei der Durchführung des erfindungsgemäßen
Verfahrens verwendeten Rahmenstruktur.
-
In Fig.1 ist ein Ausführungsbeispiel einer sendeseitigen Schaltungsanordnung
zur Durchführung des erfindungsge mäßen Verfahrens dargestellt. Diese Schaltungsanordnung
möge einen Zeitmultiplexer MUX, einen Scrambler SCR, einen Codierer, COD, einen
Codevio1ationgenerator CVG sowie ein Sendefilter S aufweisen. Der Zeitmultiplexer
MUX, der Scrambler SCR, der Codierer COD und das Sendefilter 5 sind - wie die Zeichnung
veranschaulicht - hintereinandergeschaltet, während der Codeviolation generator
CVG parallel zu dem Codierer COD angeordnet ist. Eine Synchronisationsleitung SYN
führt von dem Zeitmultiplexer MUX zu dem Scrambler SCR und von dort zu dem Codierer
COD und dem Codeviolation~generator CVG.
-
Die zu übertragenden Binärsignale werden dem Zeitmultiplexer MUX eingangsseitig
zugeführt. Der in der Zeichnung dargestellte Zeitmultiplexer ttUX weist drei Eingänge
auf, die die Übertragung von Binärsignalen in drei getrennten Zeitkanälen ermöglichen:
Über den ersten und zweiten Eingang mögen dem Zeitmultiplex MUX
Binärsignale
mit einer Übertragungsgeschwindigkeit von 64 kbSt/s zugeführt werden, über den dritten
Kanal Binärsignale mit einer Ubertragungsgeschwindigkeit von 16 kbit/s. Die mit
der Ubertragungsgeschwindigkeit von 64 kbit/s übertragenen Binärsignale stellen
die für das Digitalnetz mit Dienstintegration vorgesehenen Sprachkommunikationssignale
und/oder Daten für Text-, Bild- oder andere Kommunikation dar, während die mit der
Übertragungsgeschwindigkeit von 16 kbit/s übertragenen Binärsignale der Signalisierung
dienen mögen.
-
Die am Eingang des Zeitmultiplexers MUX liegenden, zu den drei Kanälen
Ki, K2 und K3 gehörenden Binärsignale werden zeitlich ineinander verschachtelt,
wobei die Signale am Ausgang des Zeitmultiplexers MUX in der in Fig.3 dargestellten
Struktur seriell ausgegeben werden können. Zunächst kann ein 8-Bit-Wort des ersten
64-kbit/s-Kanals am Ausgang des; Multiplexers MUX abgegeben werden, dem ein 8-Bit-Wort
des zweiten 64-kbit/s-Kanals und schließlich ein 2-Bit-Wort des 16-kbit1s-Signalisierungskanals
folgt, womit sich eine Rahmenlänge R von 18 bit ergibt. Jedoch erlaubt die Erfindung
neben der Wortverschachtelung auch andere Kombinationen für die zeitliche Verschachtelung
der Eingangssignale, insbesondere die Bitverschachtelung.
-
Die vom Zeitmultiplexer abgegebene serielle Bitfolge wird dem Scrambler
SCR zugeführt, der u.a. zur Vermeidung von Folgen mit kurzer Periode auf dem Übertragungsweg
(Vermeidung diskreter Linien im Spektrum) die Bitfolge nach einem vorgegebenen Algorithmus
verwürfelt.
-
Bei dem hier verwendeten Scrambler SCR handelt es sich um einen additiven
oder zwangsruckgesetzten Scrambler, der die zu verwürfelnde Bitfolge bit synchron
mit einer Quasi-Zufallsfolge addiert. Ein solcher additiver Scrambler zeichnet sich
gegenüber einem multiplikativen oder freilaufenden Scrambler durch den Vorteil aus,
daß beim
Auftreten von Übertragungsfehlern keine Fehlervervielfachungen
verursacht werden. Der Scrambler SCR hat erfindungsgemäß eine Wortlänge W, die eine
ganzzahlige Vielfache der Rahmenlänge $ des Zeitmultiplexers MUX beträgt. So können
zwei Je aus 18 Bit bestehende Rahmenlängen R die Wortlänge W von 36 Bit bilden.
-
Die Rücksetzung des Scramblers SCR erfolgt durch die im Zeitmultiplexer
MUX erzeugten und auf die Synchronisierungsleitung an den Scrambler SCR abgegebenen
Synchronisierungsimpulse: Dieser nimmt die ihm zugeführten Synchronisierungsimpulse
über Zähler auf, der bei dem hier vorausgesetzten Verhältnis von Rahmenlänge R und
Wortlänge W mit jedem zweiten Synchronisierungsimpuls den Scrambler SCR zurücksetzt.
-
Der Zähler kann auch in der Weise ausgebildet sein, daß die Rücksetzung
des Scramblers SCR bei jeden ftreten eines vom Zeitmultiplexer MUX abgegebenen Synchronisierimpulses
oder bei jedem Vielfachen, beispielsweise Wi2 vorstehend vorausgesetzt bei jedem
zweiten, oder jedem dritten, vierten usw. Synchronisierimpuls bewirkt wird.
-
Die verwürfelten Binärsignale gelangen bon Scrambler SCR an den Codierer
COD, der in Fig. 1 als 6BJ4T-codierer ausgebildet ist, so daß j jeweils ein Binärelemente-Block
von 6 Signalelementen in einem Block mit 4 redundant ternären Elementen umcodiert
wird. Die Schrittgeschwindigkeit wird dadurch gegenüber dem äquivalenten Binärsignal
um 33,33 % reduziert. Diese Herabsetzung der Schrittgeschwfrdigkeit ergibt sich
allgemain, wen;, wie es das erfindungsgemäße Übertragungsverfahren ermöglicht, jeweils
Binärelement-Blöcke mit 3m Signalelementen in 2m reduntante Ternärelement-Blöcke
umcodiert werden, d.h.
-
wenn die erfindungsgemäß zu übertragenden Binärsignale für veschiedene
positive ganzzahlige m nach 3B/2T-, 6D/4T-, 9B/6T- (usw.) Codierregeln codiert werden.
Ganz
allgemein erlaubt die Erfindung die Codierung der vom Scrambler
SCR abgegebenen Binärelement-Blöcke in n-Erelement-Blöcke, z.B. auch in Quaternärelement-Blöcke.
-
Die Blocklänge B des in Fig. 1 dargestellten Codierers COD beträgt
6 Binär- bzw. 4 Ternärsingalelemente.
-
3 Blocklängen B entsprechen damit genau der Rahmenlänge R des vom
Zeitmultiplexer MUX erzeugten Zeitmultiplexsignals, so daß zwischen zwei über die
Synchronisierleitung aufgenommenen Synchronisierimpulsen 3 Blöcke von 6 Binärsignalelementen
in 3 Blöcke von 4 Ternärsignalcodeelementen umcodiert werden. Gelangt etwa abweichend
von Fig. 1 ein 3B/2T-Codierer zur Anwendung, so beträgt dessen Blocklänge 3 Binär-
bzw. 2 Ternärsignalelemente wobei 5 seiner Blocklängen der Rahmenlänge des Zeitmultiplexers
MUX entsprechen.
-
Bei der Umcodierung von Binärelement-Blöcken in n-ärelement-Blöcke
, so z.B. Ternärelement-Blöcke , ergib sic eine Redundanz; beim 63/4 -Code lassen
sich mit 5 närzeichen 64 Zeichenkombinationen darstellen während mit4 Ternärzeichen
81 Zeichenkombinationen darstellbar sind.
-
Die bei der Umcodierung gewonnene Redundanz wird zur Synchronisierung
der sende- und empfangsseitigen Schaltungsanordnung genutzt. Hierzu fügt der Codeviolationgene
rator CVG, der von der Synchronisierleitung SYN dieden Scramblerwortbeginn W kennzeichnenden
Synchronisierimpulsea aufnimmt, zu den Zeitrahmenbeginnzeiten eine auf der Sendeseite
als solche identifizierbare Zeitrahmenbeginninformationin die umcodierte Zeichenfolge
ein.
-
Das dem Codierer CC3 nachgeschaltete Sendefilter S bersitet das umcodierte
und mit der Zeitrahmenbeginninformation versehene Signal für die Übertragung auf
und gibt es als Sendesignal an das Übertragungsmedium ab.
-
Das Sendesignal gelangt an die empfangsseitige Schaltungsanordnung,
die gemäß Figur 2 ausgeführt sein
kann Sie kann eingangsseitig
ein Empfangsteil E E.
-
aufweisen, außerdem umfaßt sie einen Decodierer DCO, einen Codeviolationdetektor
CVD, sowie einen Descrambler DSC und eisen Demultiplexer D:.WT Das Empfangsteil
Eg der Decodierer DCC, der Descrambler DSC und der Demultiplexer DMU sind hintereinander
geschaltet, während der Codeviolationdetektor CVD parallel zum Decoder DCC angeordnet
ist.
-
Im Empfangsteil E können die von der Sendeseite übertragenen Signale
in der Weise entzerrt und verstärkt erden, daß sie in der empfangsseitigen Schaltungsanordnung
einer weiteren Verarbeitung zugänglicfr sind Daneben dient der Empfangsteil E der
Tektrückgewinnung.
-
Die regenerierte Signalfolge wird den Decodierer DCO zugeführt, der
die Decodierung in Binär@elemt-Blöcke vornimmt.
-
Seine Blocklänge 3 entspricht der Blocklänge 3 des sendeseitigen Codierers
COD. Der dem Decodierer DCO zugeordnete Codeviolation detektor CVD überprüft die
durch den Decodierer DCO durchlaufende Signalfolge auf die den Scramblerwortbeginn
kennzeichnenden Synchronisierimpulse, und gibt diese auf die in der empfangsseitigen
Schaltungsanordnung vorgesehene Synchronisierleitung SYN ab. Mit Hilfe dieser Synchronisierimpulse
wird der Decoder DCC selbst synchronisiert, ebenso werden der Descrambler DSC und
der Demultiplexer DMU synchronisiert.
-
Die von Decoder DCO in Binärelemt-Blöckem decodierte-Signalfolge wird
dem Descrambler DSC zugeführt, der die sendeseitig durch den Scrambler SCR durchgeführte
Verwürfelung beseitigt, sodaß am Ausgang des Descramblers DSC genau die Signalfolge
hergestellt wird, die sendeseitig vom Zeitmultiplexer MUX an den Scrambler SCR abgegeben
wird. Der Descrambler DSC hat heanu die Wortlänge W des Scramblers SCR.
-
Durch die vom Codeviolationdetektor CVD abgegebenen Synchronlsierimpulse
wird auch der dem Descrambler DSC nachgeschaltete Demultiplexer DMU synchronisiert,
so daß an dessen Ausgängen Kl, K2 und K3 die der empfangsseitigen Schaltungsanordnung
eingangsseitig zugeführten Signale abgegriffen werden können.
-
In Fig.3 ist ein Ausführungsbeispiel für eine bei der Durchführung
des erfindungsgemäßen Verfahrens verwendeten Rahmenstruktur dargestellt. Die Zeichnung
zeigt eine Scramblerperiode mit der Wortlänge W. Ein Wort umfaßt 36 in 2 Zeitmultiplexrahmen
R angeordnete binäre Signalelemente. Jedes Zeitmultiplexsignal mit der Rahmenlänge
R weist genau 3 Blocklängen B auf.
-
Jede Blocklänge umfaßt 6 Binärsignalelemente, die durch den Codierer
COD sendeseitig in 4 redundante Ternärsignalelemente umcodiert werden.
-
Jedes Zeitmultiplexsignal der Rahmenlänge R besteht aus 18 Binärelementen,
wobei die Signalelemente 1 bis 18 ein Codewort einer zu demKanal 1 gehörenden, mit
einer Schrittgeschwindigkeit von 64 kbitls zu übertragenden Binärsignalfolge darstellen,
die Signalelemente 9 bis 16 ein Codewort einer zu dem Kanal 2 gehörenden, ebenfalls
mit einer Schrittgeschwindigkeit von 64 kbit/s zu übertragenden Binärsignalfolge
und die Signalelemente 17 und 18 ein Codewort einer zu dem Kanal 3 gehörenden mit
einer Schrittgeschwindigkeit von 16 kbit/s zu übertragenden Binärsignalfolge.
-
Fig.3 zeigt nur ein Ausführungsbeispiel für eine bei der Durchführung
des erfindungsgemäßen Verfahrens
verwend baren Rahmenstruktur;
die Erfindung ermöglicht je nach der sendeseitigen Codierung bzw der emptangsseitigen
Decodierung eine Vielzahl unterschiedlicher Rahmenstrukturen, die jeweils ein festes
ganzzahliges Verhältnis von Wortlänge X, Rahmenlänge R und Blocklänge B aufweisen
und so nur eine Synchronisierschaltung zur Verfahrensdurchführung erfordern.
-
Abschließend sei noch bemerkt, daß zur Synchronisierung des Rahmenbeginns
(W) anstelle des Codeviolation-Verfahrens ein Rahmenkennungswort eingefügt wird.
-
- L e e r s e i t e -