JP2669697B2 - エラスティックストアメモリの読出し制御方式 - Google Patents
エラスティックストアメモリの読出し制御方式Info
- Publication number
- JP2669697B2 JP2669697B2 JP1184991A JP18499189A JP2669697B2 JP 2669697 B2 JP2669697 B2 JP 2669697B2 JP 1184991 A JP1184991 A JP 1184991A JP 18499189 A JP18499189 A JP 18499189A JP 2669697 B2 JP2669697 B2 JP 2669697B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- signal
- data
- memory
- elastic store
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 ［概要］ 非同期データが入力速度で順次書込まれると同時に同
期信号速度で読出されるエラスティックストアメモリの
読出し制御方式に関し、 データの再読出しか、データの欠落の何れのスリップ
であるかを表示する信号を発生して読出しデータと共に
通知することにより受信側でデータの扱いを変えること
ができるエラスティックストアメモリの読出し制御方式
を提供することを目的とし、 非同期データがフレーム毎に交互に書込まれ，同時に
読出しが行われる２つのエラスティックストアメモリを
備え，各エラスティックストアメモリは書込みリセット
信号と読出制御部から発生する読出しリセット信号が所
定範囲内に接近したことを表す位相比較信号を発生し，
読出し制御部は，前記２つのエラスティックストアメモ
リの読出し信号を入力してその一方を選択するセレクタ
と，前記セレクタに対し２つの読出し信号の一方を選択
する制御信号を発生する選択制御手段と，スリップ信号
発生手段を備え，選択制御手段は，前記エラスティック
ストアメモリから発生する前記位相比較信号と，前記読
出しリセット信号とを入力して，前記位相比較信号また
は読出しリセット信号により前記セレクタに対する選択
のための制御信号を発生し，スリップ信号発生手段は，
前記位相比較信号と前記エラスティックストアメモリの
読出しリセット信号および書込みリセット信号を入力し
て，読出しデータがメモリの２度読出しを表す信号と欠
落であることを表す信号を発生するよう構成する。
期信号速度で読出されるエラスティックストアメモリの
読出し制御方式に関し、 データの再読出しか、データの欠落の何れのスリップ
であるかを表示する信号を発生して読出しデータと共に
通知することにより受信側でデータの扱いを変えること
ができるエラスティックストアメモリの読出し制御方式
を提供することを目的とし、 非同期データがフレーム毎に交互に書込まれ，同時に
読出しが行われる２つのエラスティックストアメモリを
備え，各エラスティックストアメモリは書込みリセット
信号と読出制御部から発生する読出しリセット信号が所
定範囲内に接近したことを表す位相比較信号を発生し，
読出し制御部は，前記２つのエラスティックストアメモ
リの読出し信号を入力してその一方を選択するセレクタ
と，前記セレクタに対し２つの読出し信号の一方を選択
する制御信号を発生する選択制御手段と，スリップ信号
発生手段を備え，選択制御手段は，前記エラスティック
ストアメモリから発生する前記位相比較信号と，前記読
出しリセット信号とを入力して，前記位相比較信号また
は読出しリセット信号により前記セレクタに対する選択
のための制御信号を発生し，スリップ信号発生手段は，
前記位相比較信号と前記エラスティックストアメモリの
読出しリセット信号および書込みリセット信号を入力し
て，読出しデータがメモリの２度読出しを表す信号と欠
落であることを表す信号を発生するよう構成する。
［産業上の利用分野］ 本発明は非同期データが入力速度で順次書込まれると
同時に同期信号速度で読出されるエラスティックストア
メモリの読出し制御方式に関する。
同時に同期信号速度で読出されるエラスティックストア
メモリの読出し制御方式に関する。
近年、通信の技術はディジタル化が進められ、音声な
どのアナログ信号もディジタル信号として処理され、多
重化等の技術により伝送されるようになった。
どのアナログ信号もディジタル信号として処理され、多
重化等の技術により伝送されるようになった。
ディジタル信号（データ信号という）を多重化した
り、異なる伝送速度に変換して伝送することが従来から
行われている。その際、受信したデータ信号は各データ
伝送路に特有の伝送速度を持っており、これを多重化し
たり、異なる伝送速度で伝送したい場合には、従来から
エラスティックストアメモリ（以下、ESメモリという）
が利用される。ESメモリは、読出し動作と書込み動作が
同時かつ独立に実行され、書込みは入力データの速度で
行い、読出しは出力側で必要とする速度に同期した信号
で行われ、非同期の入力データ信号を書込んで、出力の
装置で必要とする速度の同期信号に同期したデータ出力
を発生することができる。
り、異なる伝送速度に変換して伝送することが従来から
行われている。その際、受信したデータ信号は各データ
伝送路に特有の伝送速度を持っており、これを多重化し
たり、異なる伝送速度で伝送したい場合には、従来から
エラスティックストアメモリ（以下、ESメモリという）
が利用される。ESメモリは、読出し動作と書込み動作が
同時かつ独立に実行され、書込みは入力データの速度で
行い、読出しは出力側で必要とする速度に同期した信号
で行われ、非同期の入力データ信号を書込んで、出力の
装置で必要とする速度の同期信号に同期したデータ出力
を発生することができる。
ESメモリにより書込み速度と異なる速度で読出しを行
うと、読出しと書込みの位相が近接することにより問題
が発生し、その解決が望まれている。
うと、読出しと書込みの位相が近接することにより問題
が発生し、その解決が望まれている。
［従来の技術］ 第３図は従来の伝送システムの構成図である。
図に示すように、複数の伝送路30に対応してデータ伝
送端末（DTで表示）31が設けられ、各データ伝送端末31
はデータ信号（音声のディジタル化信号またはデータ情
報信号）をフレーム構成で受信し、同期化信号に変換し
てデータ端末制御部（DTCで表示）32に送出する。デー
タ端末制御部32は複数のデータ伝送端末31からの同期化
したデータ信号を多重化してネットワーク（NWで表示）
33に送信してスイッチング等の処理を経て、図と逆方向
に伝送される。すなわち、ネットワーク33からデータ端
末制御部32に出力され、そこで多重分離が行われ、次に
各データ伝送端末31に供給され、そこから各伝送路に送
出される。
送端末（DTで表示）31が設けられ、各データ伝送端末31
はデータ信号（音声のディジタル化信号またはデータ情
報信号）をフレーム構成で受信し、同期化信号に変換し
てデータ端末制御部（DTCで表示）32に送出する。デー
タ端末制御部32は複数のデータ伝送端末31からの同期化
したデータ信号を多重化してネットワーク（NWで表示）
33に送信してスイッチング等の処理を経て、図と逆方向
に伝送される。すなわち、ネットワーク33からデータ端
末制御部32に出力され、そこで多重分離が行われ、次に
各データ伝送端末31に供給され、そこから各伝送路に送
出される。
上記のような伝送システムでは、データ伝送端末31に
おいて、伝送路から入力された非同期のデータをデータ
伝送制御部32で多重化するのに適した速度の同期信号に
同期したデータ信号に変換する。そのため、ESメモリを
用いて読出しと書込みを独立に実行している。
おいて、伝送路から入力された非同期のデータをデータ
伝送制御部32で多重化するのに適した速度の同期信号に
同期したデータ信号に変換する。そのため、ESメモリを
用いて読出しと書込みを独立に実行している。
第４図は従来のESメモリの説明図である。図に示すよ
うに、ESメモリは、アドレスが00（０番地）〜0N（Ｎ番
地）設けられ、書込みと読出しは何れもアドレスの順に
実行され、Ｎ番地の次は０番地に戻る。
うに、ESメモリは、アドレスが00（０番地）〜0N（Ｎ番
地）設けられ、書込みと読出しは何れもアドレスの順に
実行され、Ｎ番地の次は０番地に戻る。
ESメモリの書込み側で用いられる信号は、書込みのた
めのクロック1,入力データ（書込みデータ），書込み禁
止信号，および書込みリセット（Write Resetで表示）
信号がある。なお、この書込みリセット信号は、図示さ
れない書込み制御部から入力されこの信号により書込み
アドレスが先頭番地（０番地）になる。
めのクロック1,入力データ（書込みデータ），書込み禁
止信号，および書込みリセット（Write Resetで表示）
信号がある。なお、この書込みリセット信号は、図示さ
れない書込み制御部から入力されこの信号により書込み
アドレスが先頭番地（０番地）になる。
ESメモリの読出しのための信号として、クロック2,出
力データ（読み出しデータ），読出し禁止信号，読出し
リセット（Read Resetで表示）信号および,PCO（Phase
Comparator:位相比較）信号がある。この中で、読出し
リセット信号は、図示されない読出し制御部から発生
し、この信号がESメモリに入力されるとアドレスが先頭
番地（０番地）になる。
力データ（読み出しデータ），読出し禁止信号，読出し
リセット（Read Resetで表示）信号および,PCO（Phase
Comparator:位相比較）信号がある。この中で、読出し
リセット信号は、図示されない読出し制御部から発生
し、この信号がESメモリに入力されるとアドレスが先頭
番地（０番地）になる。
また、PCO信号について、以下に説明する。
ESメモリは、入力データの書込みが終了したアドレス
に対して順次読出しが行われている間、読出しデータが
正しいものとして処理される。しかし読出しが書込み速
度より速い場合は、新しいデータが書込まれてないアド
レスのデータを読出すので、結局以前に既に読出したデ
ータを再読出しすることになる。
に対して順次読出しが行われている間、読出しデータが
正しいものとして処理される。しかし読出しが書込み速
度より速い場合は、新しいデータが書込まれてないアド
レスのデータを読出すので、結局以前に既に読出したデ
ータを再読出しすることになる。
また、逆に書込みより読出しの方が遅い場合は、書込
まれたデータが読出される前にそのアドレスに次の新た
なデータの書込みが開始される。この場合は、本来読出
すべき以前のデータが読出せなくなりデータの欠落が生
じる。これらの、データの再読出しや、データの欠落等
の事象をデータのスリップという。
まれたデータが読出される前にそのアドレスに次の新た
なデータの書込みが開始される。この場合は、本来読出
すべき以前のデータが読出せなくなりデータの欠落が生
じる。これらの、データの再読出しや、データの欠落等
の事象をデータのスリップという。
従来は、書込みリセット信号と読出しリセット信号を
位相比較回路により比較して、両者が近接してデータの
再読出しやデータの欠落が生じる恐れがあることを表示
する信号として、上記のPCO信号を発生していた。
位相比較回路により比較して、両者が近接してデータの
再読出しやデータの欠落が生じる恐れがあることを表示
する信号として、上記のPCO信号を発生していた。
第５図は従来のPCO信号発生の例を示す図である。
第５図の例では、簡単化するためにクロック信号１
（CLOCK1で表示））とクロック信号２（CLOCK2で表示）
が、同一の速度の場合を示す。この例では書込みリセッ
ト信号を中心に考えて、書込みリセット信号の前のｎ−
１ビットと後のｎ＋１ビットとの範囲に読出しリセット
が出現すると、PCO信号（PCOアラームともいう）が発生
する。この場合、ｎは予め位相比較回路に設定すること
ができ、ｎとしては例えば、2,4,8,16等を設定する。ｎ
＝２の場合、書込みリセット信号の前の１ビットの位置
から後の３ビット目の位置の範囲に読出しリセットが発
生するとPCO信号が出力される。
（CLOCK1で表示））とクロック信号２（CLOCK2で表示）
が、同一の速度の場合を示す。この例では書込みリセッ
ト信号を中心に考えて、書込みリセット信号の前のｎ−
１ビットと後のｎ＋１ビットとの範囲に読出しリセット
が出現すると、PCO信号（PCOアラームともいう）が発生
する。この場合、ｎは予め位相比較回路に設定すること
ができ、ｎとしては例えば、2,4,8,16等を設定する。ｎ
＝２の場合、書込みリセット信号の前の１ビットの位置
から後の３ビット目の位置の範囲に読出しリセットが発
生するとPCO信号が出力される。
このようなPCO信号が発生した場合、従来はそのデー
タを正規の信号として使用しなかった。
タを正規の信号として使用しなかった。
［発明が解決しようとする課題］ 上記したように、従来のESメモリを用いたデータの同
期化処理において、スリップの発生を、書込みと読出し
のリセット信号の近接を位相比較回路により検出してPC
O信号を発生して、相手側（データを受信する装置）に
通知するだけであった。ところが、そのPCO信号を読出
しデータ信号と共に相手側に通知しても、そのPCO信号
が何れの理由で発生したか分からなかった。
期化処理において、スリップの発生を、書込みと読出し
のリセット信号の近接を位相比較回路により検出してPC
O信号を発生して、相手側（データを受信する装置）に
通知するだけであった。ところが、そのPCO信号を読出
しデータ信号と共に相手側に通知しても、そのPCO信号
が何れの理由で発生したか分からなかった。
すなわち、PCO信号が発生した状態であるから、デー
タの再読出しか、データの欠落が発生という事態が発生
した可能性が通知されるが、何れの事態が発生したか分
からないという問題があった。
タの再読出しか、データの欠落が発生という事態が発生
した可能性が通知されるが、何れの事態が発生したか分
からないという問題があった。
本発明はデータの再読出しか、データの欠落の何れの
スリップであるかを表示する信号を発生して読出しデー
タと共に通知することにより受信側でデータの扱いを変
えることができるESメモリの読出し制御方式を提供する
ことを目的とする。
スリップであるかを表示する信号を発生して読出しデー
タと共に通知することにより受信側でデータの扱いを変
えることができるESメモリの読出し制御方式を提供する
ことを目的とする。
［課題を解決するための手段］ 第１図は本発明の基本構成図である。
第１図の10はESメモリ１、11はESメモリ２、12は読出
し制御部、13はスリップ信号発生手段、14はセレクタ、
15は選択制御手段を表す。
し制御部、13はスリップ信号発生手段、14はセレクタ、
15は選択制御手段を表す。
本発明は２つのESメモリを用いてデータを交互に書込
んで両ESメモリの読出しを行い、書込みリセットと読出
しリセットの両信号を監視してスリップ信号を発生し、
データの欠落か再読出しかを解析して、影響のない方式
のESメモリの読出し出力を選択してデータを伝送させ、
同時に監視結果であるスリップ状態を伝送相手に送出す
る。
んで両ESメモリの読出しを行い、書込みリセットと読出
しリセットの両信号を監視してスリップ信号を発生し、
データの欠落か再読出しかを解析して、影響のない方式
のESメモリの読出し出力を選択してデータを伝送させ、
同時に監視結果であるスリップ状態を伝送相手に送出す
る。
［作用］ 入力データはESメモリ１（10）とESメモリ２（11）に
供給されるが、フレーム（多重化データの１単位）毎に
交互に書込みが行われる。
供給されるが、フレーム（多重化データの１単位）毎に
交互に書込みが行われる。
その際、各ESメモリ（10,11）は従来と同様に先頭ア
ドレスから順に入力データに同期した速度で書込みが行
われ、読出しは相手側の処理速度に同期して読出し制御
部12からの制御により行われる。書込みリセットは書込
み制御（図示せず）側から入力され、読出しリセットは
読出し制御部12から各ESメモリ（10,11）に入力され
る。
ドレスから順に入力データに同期した速度で書込みが行
われ、読出しは相手側の処理速度に同期して読出し制御
部12からの制御により行われる。書込みリセットは書込
み制御（図示せず）側から入力され、読出しリセットは
読出し制御部12から各ESメモリ（10,11）に入力され
る。
読出し制御部12からの読出し信号（図示せず）により
２つのESメモリ１（10）,2（11）から出力されたデータ
1,データ２はセレクタ14に入力される。この時選択制御
手段15はESメモリ１（10）,2（11）の一方から出力され
るPCO信号を入力として選択制御手段15において判別
し、その出力によりセレクタ14を制御してESメモリ１
（10）とESメモリ２（11）の読出し信号の中から一方を
選択して出力データを発生する。
２つのESメモリ１（10）,2（11）から出力されたデータ
1,データ２はセレクタ14に入力される。この時選択制御
手段15はESメモリ１（10）,2（11）の一方から出力され
るPCO信号を入力として選択制御手段15において判別
し、その出力によりセレクタ14を制御してESメモリ１
（10）とESメモリ２（11）の読出し信号の中から一方を
選択して出力データを発生する。
一方、スリップ信号発生手段13では、PCO信号が発生
した時（書込みアドレスと読出しアドレスが近付きすぎ
たことを表す）、書込みリセット信号と読出しリセット
信号を入力として、何れの入力の方が先行しているか判
別して、判別結果として書込みリセット信号が先行する
ことを表す信号131（SLIP＋で表示）と、読出しリセッ
ト信号が先行することを表す信号132（SLIP−で表示）
の何れかの出力を発生する。
した時（書込みアドレスと読出しアドレスが近付きすぎ
たことを表す）、書込みリセット信号と読出しリセット
信号を入力として、何れの入力の方が先行しているか判
別して、判別結果として書込みリセット信号が先行する
ことを表す信号131（SLIP＋で表示）と、読出しリセッ
ト信号が先行することを表す信号132（SLIP−で表示）
の何れかの出力を発生する。
このようにして、読出しデータと共にスリップ状態が
発生した時にその内容を表す＋スリップ信号か−スリッ
プ信号を発生することによりデータを受け取る相手側に
必要データか、不要データかを識別することができる。
発生した時にその内容を表す＋スリップ信号か−スリッ
プ信号を発生することによりデータを受け取る相手側に
必要データか、不要データかを識別することができる。
［実施例］ 第２図は実施例の構成図である。
第２図において、20はESメモリ１、21はESメモリ２、
22はPCOチェック回路、23は優先検出回路、24はPCOスリ
ップ条件回路、25はスリップ信号作成回路、26は読出し
データ選択回路を表す。
22はPCOチェック回路、23は優先検出回路、24はPCOスリ
ップ条件回路、25はスリップ信号作成回路、26は読出し
データ選択回路を表す。
実施例の動作を説明すると、２つのESメモリ1,2（20,
21）はそれぞれ、フレーム（24回線の音声データの場
合、１タイムスロットが８ビットとして24×８ビット
長）毎にデータが交番で書込まれる。書込みは１タイム
スロット分（例えば８ビット）ずつクロック１信号によ
り各アドレスに書込まれ、１フレーム分（例えば24タイ
ムスロット分）のデータが一方のESメモリに書込まれる
と、図示されない書込み制御部により他方のESメモリに
切替えられ、順次交互に書込まれる。書込禁止が入力さ
れると、禁止入力が存在する間、書込みが実行されな
い。
21）はそれぞれ、フレーム（24回線の音声データの場
合、１タイムスロットが８ビットとして24×８ビット
長）毎にデータが交番で書込まれる。書込みは１タイム
スロット分（例えば８ビット）ずつクロック１信号によ
り各アドレスに書込まれ、１フレーム分（例えば24タイ
ムスロット分）のデータが一方のESメモリに書込まれる
と、図示されない書込み制御部により他方のESメモリに
切替えられ、順次交互に書込まれる。書込禁止が入力さ
れると、禁止入力が存在する間、書込みが実行されな
い。
ESメモリ1,2（20,21）の読出しは、クロック２信号に
より行われ、２つのESメモリ1,2（20,21）が同時にデー
タを読出して、それぞれの出力データは読出しデータ選
択回路26に入力され、その一方が選択されて出力され
る。
より行われ、２つのESメモリ1,2（20,21）が同時にデー
タを読出して、それぞれの出力データは読出しデータ選
択回路26に入力され、その一方が選択されて出力され
る。
各ESメモリ1,2（20,21）は従来例と同様（第４図参
照）に書込みリセット信号と読出しリセット信号（読出
し制御部から発生）の位相を比較して所定の設定された
ビット範囲内に両者が近づくとPCO信号を発生し、その
いずれか一方のESメモリのPCO信号が、PCOチェック回路
22に入力される。PCOチェック回路は、フレーム条件が
入力されてフレームの区切りのタイミング内（同一のフ
レーム内）にPCO信号が発生（スリップの発生を表す）
するかどうかをチェックして、該当する時出力をPCOス
リップ条件回路24と読出しデータ選択回路26に供給す
る。
照）に書込みリセット信号と読出しリセット信号（読出
し制御部から発生）の位相を比較して所定の設定された
ビット範囲内に両者が近づくとPCO信号を発生し、その
いずれか一方のESメモリのPCO信号が、PCOチェック回路
22に入力される。PCOチェック回路は、フレーム条件が
入力されてフレームの区切りのタイミング内（同一のフ
レーム内）にPCO信号が発生（スリップの発生を表す）
するかどうかをチェックして、該当する時出力をPCOス
リップ条件回路24と読出しデータ選択回路26に供給す
る。
優先検出回路23は、読出しリセットと書込みリセット
の何れが先行しているかを検出する回路であり、通常の
セット・リセット型フリップフロップ回路で構成され、
読出しリセット信号によりセットされ、書込みリセット
信号によりリセットされる。この優先検出回路23のセッ
ト出力とリセット出力はスリップ信号作成回路25に入力
される。
の何れが先行しているかを検出する回路であり、通常の
セット・リセット型フリップフロップ回路で構成され、
読出しリセット信号によりセットされ、書込みリセット
信号によりリセットされる。この優先検出回路23のセッ
ト出力とリセット出力はスリップ信号作成回路25に入力
される。
PCOスリップ条件回路24は、PCOチェック回路22からの
出力状態を判別して、状態に対応してスリップ信号作成
回路25を駆動するか否かを制御する信号を発生する。
出力状態を判別して、状態に対応してスリップ信号作成
回路25を駆動するか否かを制御する信号を発生する。
スリップ信号作成回路25は、PCOスリップ条件回路24
の出力に制御され、優先検出回路23から入力されたセッ
ト信号（読出しリセットが先行）が入力されているか、
リセット信号（書込みリセットが先行）が発生している
かに対応して、＋スリップ（SLIP＋）か−スリップ（SL
IP−）かの出力を発生する。この場合、＋スリップ出力
が発生すると、データの再読出し（１フレーム分のデー
タが前回と同じ内容になる）が発生したことを表し、−
スリップ出力が発生すると、データの欠落（１フレーム
分のデータが消失した状態）が発生したことを表す。
の出力に制御され、優先検出回路23から入力されたセッ
ト信号（読出しリセットが先行）が入力されているか、
リセット信号（書込みリセットが先行）が発生している
かに対応して、＋スリップ（SLIP＋）か−スリップ（SL
IP−）かの出力を発生する。この場合、＋スリップ出力
が発生すると、データの再読出し（１フレーム分のデー
タが前回と同じ内容になる）が発生したことを表し、−
スリップ出力が発生すると、データの欠落（１フレーム
分のデータが消失した状態）が発生したことを表す。
読出しデータ選択回路26は、ESメモリ１（20）とESメ
モリ２（21）から同時に読出された２つの出力データか
ら、通常は交互に出力を取り出すが、PCOチェック回路2
2の出力により選択条件が制御される。この場合、PCOチ
ェック回路22の出力が“1"になると、読出しデータの選
択は、前回（他方のESメモリ）のデータの読出しを行
う。このようにして、読出しデータ選択回路26から読出
しデータが出力されると同時に、スリップ信号作成回路
25からスリップが発生した時に、何れのスリップ状態
（＋スリップ，−スリップ）を表す信号が発生して、相
手側の装置に供給され、相手装置において、そのスリッ
プ信号を識別することにより対応する処理を行うことが
できる。
モリ２（21）から同時に読出された２つの出力データか
ら、通常は交互に出力を取り出すが、PCOチェック回路2
2の出力により選択条件が制御される。この場合、PCOチ
ェック回路22の出力が“1"になると、読出しデータの選
択は、前回（他方のESメモリ）のデータの読出しを行
う。このようにして、読出しデータ選択回路26から読出
しデータが出力されると同時に、スリップ信号作成回路
25からスリップが発生した時に、何れのスリップ状態
（＋スリップ，−スリップ）を表す信号が発生して、相
手側の装置に供給され、相手装置において、そのスリッ
プ信号を識別することにより対応する処理を行うことが
できる。
例えば、伝送されるデータが音声データである場合
は、スリップ信号と共に入力されるデータをそのまま使
用しても差し支えない。何故なら、音声データの場合、
若干の誤りがあってもアナログ信号になると問題になら
ない。
は、スリップ信号と共に入力されるデータをそのまま使
用しても差し支えない。何故なら、音声データの場合、
若干の誤りがあってもアナログ信号になると問題になら
ない。
ところが、伝送されるデータが、制御データである場
合は、１ビットずつそれぞれに意味があるので、例えば
−スリップ信号（データの欠落を表す）が発生した場合
は、その時に入力したデータを取り込まない等の処理を
して誤動作を防止することができる。
合は、１ビットずつそれぞれに意味があるので、例えば
−スリップ信号（データの欠落を表す）が発生した場合
は、その時に入力したデータを取り込まない等の処理を
して誤動作を防止することができる。
［発明の効果］ 本発明によればESメモリより読出されたデータを受け
取る装置に対し、スリップの発生状況に対応するスリッ
プ信号を供給することにより必要なデータが不要なデー
タかの通知をすることができ、データを受け取る装置に
おける制御が簡単化される。
取る装置に対し、スリップの発生状況に対応するスリッ
プ信号を供給することにより必要なデータが不要なデー
タかの通知をすることができ、データを受け取る装置に
おける制御が簡単化される。
第１図は本発明の基本構成図、第２図は実施例の構成
図、第３図は従来の伝送システムの構成図、第４図は従
来のESメモリの説明図、第５図は従来のPCO信号発生の
例を示す図である。 第１図中、 10:ESメモリ１ 11:ESメモリ２ 12:読出し制御部 13:スリップ信号発生手段 14:セレクタ 15:選択制御手段
図、第３図は従来の伝送システムの構成図、第４図は従
来のESメモリの説明図、第５図は従来のPCO信号発生の
例を示す図である。 第１図中、 10:ESメモリ１ 11:ESメモリ２ 12:読出し制御部 13:スリップ信号発生手段 14:セレクタ 15:選択制御手段
フロントページの続き (72)発明者 加久間 哲 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】非同期データが入力速度で順次書込まれる
と同時に同期信号速度で読出されるエラスティックスト
アメモリの読出し制御方式において、 非同期データがフレーム毎に交互に書込まれ，同時に読
出しが行われる２つのエラスティックストアメモリを備
え， 各エラスティックストアメモリは書込みリセット信号と
読出制御部から発生する読出しリセット信号が所定範囲
内に接近したことを表す位相比較信号を発生し， 前記読出し制御部は，前記２つのエラスティックストア
メモリの読出し信号を入力してその一方を選択するセレ
クタと，前記セレクタに対し２つの読出し信号の一方を
選択する制御信号を発生する選択制御手段と，スリップ
信号発生手段を備え， 前記選択制御手段は，前記エラスティックストアメモリ
から発生する前記位相比較信号と，前記読出しリセット
信号とを入力して，前記位相比較信号または読出しリセ
ット信号により前記セレクタに対する選択のための制御
信号を発生し， 前記スリップ信号発生手段は，前記位相比較信号と前記
エラスティックストアメモリの読出しリセット信号およ
び書込みリセット信号を入力して，読出しデータがメモ
リの２度読出しを表す信号と欠落であることを表す信号
を発生することを特徴とするエラスティックストアメモ
リの読出し制御方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184991A JP2669697B2 (ja) | 1989-07-18 | 1989-07-18 | エラスティックストアメモリの読出し制御方式 |
| DE69025101T DE69025101T2 (de) | 1989-07-18 | 1990-07-17 | Schaltung zur elastischen Speicherung |
| EP90113684A EP0409168B1 (en) | 1989-07-18 | 1990-07-17 | Elastic store memory circuit |
| CA002021348A CA2021348C (en) | 1989-07-18 | 1990-07-17 | Elastic store memory circuit |
| US08/206,221 US5444658A (en) | 1989-07-18 | 1994-03-07 | Elastic store memory circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184991A JP2669697B2 (ja) | 1989-07-18 | 1989-07-18 | エラスティックストアメモリの読出し制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0349439A JPH0349439A (ja) | 1991-03-04 |
| JP2669697B2 true JP2669697B2 (ja) | 1997-10-29 |
Family
ID=16162882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1184991A Expired - Fee Related JP2669697B2 (ja) | 1989-07-18 | 1989-07-18 | エラスティックストアメモリの読出し制御方式 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5444658A (ja) |
| EP (1) | EP0409168B1 (ja) |
| JP (1) | JP2669697B2 (ja) |
| CA (1) | CA2021348C (ja) |
| DE (1) | DE69025101T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2874375B2 (ja) * | 1991-04-11 | 1999-03-24 | 日本電気株式会社 | ダブルバッファ形エラスティック・ストア |
| US6266385B1 (en) * | 1997-12-23 | 2001-07-24 | Wireless Facilities, Inc. | Elastic store for wireless communication systems |
| US6243770B1 (en) * | 1998-07-21 | 2001-06-05 | Micron Technology, Inc. | Method for determining status of multiple interlocking FIFO buffer structures based on the position of at least one pointer of each of the multiple FIFO buffers |
| GB2426084A (en) * | 2005-05-13 | 2006-11-15 | Agilent Technologies Inc | Updating data in a dual port memory |
| JP5736962B2 (ja) | 2011-05-26 | 2015-06-17 | 富士通株式会社 | 伝送装置および周波数ゆらぎ補償方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3867579A (en) * | 1973-12-21 | 1975-02-18 | Bell Telephone Labor Inc | Synchronization apparatus for a time division switching system |
| US3928726A (en) * | 1974-11-22 | 1975-12-23 | Bell Telephone Labor Inc | Common control variable shift reframe circuit |
| US4171538A (en) * | 1978-01-23 | 1979-10-16 | Rockwell International Corporation | Elastic store slip circuit apparatus for preventing read and write operations interference |
| IT1160041B (it) * | 1978-11-06 | 1987-03-04 | Sits Soc It Telecom Siemens | Memoria elastica per demultiplatore sincrono di particolare applicazione nei sistemi di trasmissione a divisione di tempo |
| US4287577A (en) * | 1979-09-27 | 1981-09-01 | Communications Satellite Corporation | Interleaved TDMA terrestrial interface buffer |
| US4327411A (en) * | 1980-03-04 | 1982-04-27 | Bell Telephone Laboratories, Incorporated | High capacity elastic store having continuously variable delay |
| DE3124516A1 (de) * | 1981-06-23 | 1983-05-26 | AEG-Telefunken Nachrichtentechnik GmbH, 7150 Backnang | Anordnung zur verminderung von phasenschwankungen im ausgangstakt von elastischen speichern |
| JPS60254938A (ja) * | 1984-05-31 | 1985-12-16 | Nec Corp | 位相整列回路 |
| JPS6190542A (ja) * | 1984-10-09 | 1986-05-08 | Nec Corp | フレ−ムアライナ |
| JPS62260444A (ja) * | 1986-05-06 | 1987-11-12 | Mitsubishi Electric Corp | 双方向エラステイツクストア回路 |
| JP2613257B2 (ja) * | 1988-05-24 | 1997-05-21 | 株式会社日立製作所 | 多ポートｒａｍ |
-
1989
- 1989-07-18 JP JP1184991A patent/JP2669697B2/ja not_active Expired - Fee Related
-
1990
- 1990-07-17 DE DE69025101T patent/DE69025101T2/de not_active Expired - Fee Related
- 1990-07-17 EP EP90113684A patent/EP0409168B1/en not_active Expired - Lifetime
- 1990-07-17 CA CA002021348A patent/CA2021348C/en not_active Expired - Fee Related
-
1994
- 1994-03-07 US US08/206,221 patent/US5444658A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2021348C (en) | 1994-05-24 |
| EP0409168A2 (en) | 1991-01-23 |
| JPH0349439A (ja) | 1991-03-04 |
| CA2021348A1 (en) | 1991-01-19 |
| DE69025101D1 (de) | 1996-03-14 |
| EP0409168A3 (en) | 1991-11-13 |
| DE69025101T2 (de) | 1996-07-11 |
| US5444658A (en) | 1995-08-22 |
| EP0409168B1 (en) | 1996-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2669697B2 (ja) | エラスティックストアメモリの読出し制御方式 | |
| JP2672737B2 (ja) | マルチフレーム同期回路の制御方法 | |
| JP3161795B2 (ja) | 位相制御装置 | |
| JP2680141B2 (ja) | フレーム同期方法及びその回路 | |
| JP3034561B2 (ja) | フレーム位相同期回路 | |
| JP3199418B2 (ja) | データレート変換装置 | |
| JP2770584B2 (ja) | フレーム位相同期回路 | |
| JP2833593B2 (ja) | マルチフレーム同期装置 | |
| JP3106962B2 (ja) | データ伝送経路の識別情報生成システム | |
| JPH06252906A (ja) | 同期制御方式 | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 | |
| JP2963821B2 (ja) | ビットバッファ回路 | |
| JP3868047B2 (ja) | バッファ回路 | |
| JP2856470B2 (ja) | ２重化構成切り替え方式 | |
| JP2663624B2 (ja) | 二重化回路の無瞬断切替方式 | |
| JPH0327636A (ja) | プレジオクロナスバッファ装置 | |
| JP3388335B2 (ja) | マルチフレーム位相合わせ回路 | |
| JPH0983501A (ja) | 同期処理回路 | |
| JPH0350467B2 (ja) | ||
| JPH0220183B2 (ja) | ||
| JPH0667996A (ja) | 誤動作検出機能付き速度変換回路 | |
| JPS63228840A (ja) | フレ−ム位相同期装置 | |
| JPS62169539A (ja) | 多点監視フレ−ム同期方式 | |
| JPH01258515A (ja) | フレーム同期回路 | |
| JPS63190440A (ja) | 回線誤り検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |