JP2833593B2 - マルチフレーム同期装置 - Google Patents
マルチフレーム同期装置Info
- Publication number
- JP2833593B2 JP2833593B2 JP8227131A JP22713196A JP2833593B2 JP 2833593 B2 JP2833593 B2 JP 2833593B2 JP 8227131 A JP8227131 A JP 8227131A JP 22713196 A JP22713196 A JP 22713196A JP 2833593 B2 JP2833593 B2 JP 2833593B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- synchronization
- position information
- bit
- bit string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
に関し、特に、複数のフレームからなるマルチフレーム
同期方式において同期引き込み処理を行うマルチフレー
ム同期装置に関する。
て、図8に示す特開平4−249937号公報に開示さ
れた発明が知られている。同図において、アドレスカウ
ンタ1は、フレーム中の各ビットに対して、同フレーム
内における各ビットの位置を示すアドレスを付与してお
り、ランダムアクセスメモリ2は同アドレスに対応する
アドレス空間を有して各ビット単位に同期パターンの有
無等の情報を格納する。
は、入力データ中に同期パターンを検出すると、同期制
御回路4に検出パルスを送出する。同期制御回路4はこ
の検出パルスを受信すると、ランダムアクセスメモリ2
から上記同期パターンのアドレスを読み出して検出パル
スの送出タイミングと比較し、所定保護段数分の同期を
検出すると同期引き込み処理を完了する。
き込み装置においては、次のような課題があった。すな
わち、複数のフレームからなるマルチフレーム同期方式
であって、フレーム毎にフレーム同期ビットを有さない
場合においては、一マルチフレーム中の全ビットに対応
するアドレス空間を有するランダムアクセスメモリが必
要となるため、装置規模が大きくならざるを得なかっ
た。
もので、任意のフレームにフレームビットを有するマル
チフレーム方式の同期引き込み装置において、装置規模
を小さくすることが可能なマルチフレーム同期装置の提
供を目的とする。
め、請求項1にかかる発明は、複数のフレームからなる
とともに、所定フレームにフレーム同期ビットを有する
マルチフレーム方式の同期引き込み処理を行うマルチフ
レーム同期装置において、入力データ列中で所定のフレ
ーム同期ビットと上記マルチフレームを構成するフレー
ム内のビット列とを比較して同フレーム同期ビットに等
しいビット列の位置情報を検出するフレーム同期ビット
検出手段と、このフレーム同期ビット検出手段にて検出
されたビット列の位置情報にもとづいて同ビット列が正
常な同期パターンを構成するか否かを判定し、正常な場
合の同位置情報を記憶可能な位置情報記憶手段と、同位
置情報記憶手段にて記憶された位置情報にもとづいて保
護段数分の同期引き込みを検出することにより同期引き
込みの確立を行う同期検出手段とを備えた構成としてあ
る。
は、入力データ列中において所定のフレーム同期ビット
に等しいビット列の位置情報を検出する。一方、位置情
報記憶手段は、同位置情報にもとづいて同ビット列が正
常な同期パターンを構成するか否かを判定し、正常な場
合の位置情報を記憶する。そして、同期検出手段は同位
置情報を用いて保護段数分の同期引き込みを検出するこ
とにより同期引き込みを確立する。
フォーマットの一例として、一フレームの長さが789
ビットの第一から第四までの四つのフレームからなると
ともに、第一および第二フレームにフレーム同期ビット
を有するIインタフェース6.312Mbpsのマルチ
フレームフォーマット(一マルチフレームは3156ビ
ット)を想定して各構成要素を分説することにする。
び第二フレームに有するフレーム同期ビットに等しいビ
ット列を入力データから検出する。しかるに、フレーム
同期ビット検出手段というものの、ここにいうフレーム
同期ビット検出手段とは、真のフレーム同期ビットはも
ちろんのこと、それ以外であってもフレーム同期ビット
に等しいビットも含めて検出する。例えば、第一フレー
ムに「1100」で表されるフレーム同期ビットを有す
る場合、フレーム同期ビット検出手段は、入力データ中
において、「1100」というビットの並びを有するビ
ット列を全て検出することになる。
入力データ中のビットをカウントすることによりマルチ
フレームを構成する各ビットの位置を一意に識別するこ
とが可能な識別子を付与しており、この意味で位置情報
という。例えば、上述したフレームフォーマットにおい
て、一マルチフレームを構成する3156ビットの各ビ
ットに対して0から3155までの整数を割り当てるこ
とを考慮すればよい。もちろん、位置情報としては、こ
の例にとらわれる必要はなく、少なくともマルチフレー
ムを構成する各ビットの位置を一意に識別することがで
きればよく適宜変更可能である。
においてフレーム同期ビットがマルチフレームフォーマ
ットで定まる位置に存在するか否かを上記位置情報にも
とづいて判定し、合致するものを正常な同期パターンと
して記憶するものをいう。例えば、上述したIインタフ
ェースのフレームフォーマットにおいて、第一フレーム
におけるフレーム同期ビットに等しいビット列と第二フ
レームにおけるフレーム同期ビットに等しいビット列
が、フレームフォーマットで定まる位置に連続したフレ
ームで検出された場合に正常として判定する。しかる
に、ここにいう正常な同期パターンとは必ずしも真の同
期パターンに一致するものではなく、同期パターンらし
いというある程度の確からしさを有するものをいう。な
お、このような機能を実現する具体例は、後述の請求項
2および請求項3で詳述する。
憶手段にて記憶された位置情報を用いて同期引き込み処
理を行う。具体的には、同位置情報を用いて所定保護段
数分の同期が確立することができるか否かを判定する。
項1に記載のマルチフレーム同期装置において、上記位
置情報記憶手段は、ランダムアクセスメモリを具備して
上記検出されたビット列の位置情報を複数個一時記憶
し、同ビット列が正常な同期パターンを構成するか否か
を同位置情報を用いて判定する構成としてある。
ビット数である789ビットの各ビットに対応してメモ
リ空間を論理分割したランダムアクセスメモリを備え、
フレーム単位に第一フレームのフレーム同期ビットに等
しいビット列(「1100」)の有無を監視し、同ビッ
ト列を検出したときに、フレーム内における同ビット列
の最下位ビットに対応するメモリ空間には「1」をセッ
トし、その他のビットに対応するメモリ空間には「0」
をセットするなどして、常にカレントフレームの直前に
おける第一フレームのフレーム同期ビットに等しいビッ
ト列に関する情報を上記ランダムアクセスメモリに一時
的に保持する。そして、第二フレームのフレームビット
に等しいビット列を検出したときに、マルチフレームフ
ォーマットで定まる直前フレームの所定位置に、第一フ
レームのフレーム同期ビットに等しいビット列が存在す
るか否かを判定し、存在するときに正常な同期パターン
として記憶する。
一フレーム分としたのは、第一、第二フレームにフレー
ム同期ビットを有するというマルチフレームフォーマッ
トに起因する。すなわち、第二フレームのフレーム同期
ビットに等しいビット列を検出したときに、同ビット列
が真のフレーム同期ビットである場合、その直前のフレ
ームには、マルチフレームフォーマットで定まる所定位
置に第一フレームのフレーム同期ビットを有するはずで
ある。しかるに、少なくとも一フレーム分の容量を有す
るランダムアクセスメモリであれば事足りるのである。
は必ずしも一フレーム分に限定されるものではない。本
例においては、カレントフレームの直前フレームに関す
る情報のみ保持することができれば良いが、マルチフレ
ームフォーマットによっては複数フレームに関する情報
を保持しなければならない場合も発生し得る。しかるに
ランダムアクセスメモリの容量は適宜変更してもかまわ
ない。
ントフレームの直前フレームにおける第一フレームのフ
レーム同期ビットに等しいビット列の情報を保持するこ
とができれば良いため、カレントフレームの移動ととも
に順次上書きする構成とすれば良く、この意味で一時記
憶という。すなわち、ランダムアクセスメモリの容量は
マルチフレームフォーマットに依存し、入力データ量に
は依存しないのである。
項2に記載のマルチフレーム同期装置において、上記位
置情報手段は複数のランダムアクセスメモリを具備し、
一のランダムアクセスメモリに対して読み出しと書き込
みの処理が同時に発生しないよう排他制御を施した構成
としてある。
を二個備え、第一のランダムアクセスメモリに書き込み
が行われているときは、第二のランダムアクセスメモリ
から読み出しを行い、第二のランダムアクセスメモリに
書き込みが行われているときは、第一のランダムアクセ
スメモリから読み出しを行うなどして、一のランダムア
クセスメモリに読み出しと書き込みの処理が同時に発生
しないようにする。
求項1〜請求項3のいずれかに記載のマルチフレーム同
期装置において、上記位置情報記憶手段は、正常な位置
情報を所定個数記憶することが可能であるとともに、上
記同期検出手段が同位置情報記憶手段にて記憶された所
定個数の位置情報を用いて同期引き込みを確立できなか
ったとき、同位置情報記憶手段は新たに正常な位置情報
を所定個数記憶し、上記同期検出手段は新たに得られた
位置情報に基づいて同期引き込みの確立を行う構成とし
てある。
正常な同期パターンの位置情報を記憶可能な場合におい
て、上記同期検出手段が、かかる四個の位置情報を用い
ても同期引き込みが確立できなかったときは、上記位置
情報記憶手段が、新たな四個の正常な同期パターンの位
置情報を取得し、上記同期検出手段は新たな位置情報を
用いて同期引き込み処理を行い、真の同期引き込みを行
うまで処理が繰り返される。
実施形態を説明する。図1は、本発明の一実施形態にか
かるマルチフレーム同期装置をブロック図により示して
おり、図2は、本実施形態におけるIインタフェース
6.312Mbpsの入力信号の詳細情報を示す概略
図、図3は、各フレームの末尾5ビットの各ビットの詳
細情報を示す概略図である。
2Mbpsの入力信号は、一フレームの長さが789ビ
ットの四個のフレーム(フレーム1〜フレーム4)から
構成されるマルチフレーム同期方式を採用しており、図
3に示すようにフレーム1の末尾から1ビット手前の4
ビット分と、フレーム2の末尾5ビット分に、それぞれ
「1100」、「10100」というフレーム同期ビッ
トを有しており、さらに、フレーム4の末尾5ビット分
には、CRC−5チェックビット(e1〜e5)を有し
ている。なお、この入力信号は入力クロック100に同
期している。
0はフレーム同期ビット検出手段として、直列並列変換
回路20と、同期パターン検出回路21と、絶対値カウ
ンタ22とを備えている。直列並列変換回路20は、入
力クロック100に同期して直列入力される入力データ
110を並列に変換する。ここにおいて、並列に変換さ
れる入力データのビット幅は、フレーム同期ビット中で
最長のものであるフレーム2における「10100」と
いう5ビット分とする。
におけるフレーム同期ビットである「1100」と、フ
レーム2のフレーム同期ビットである「10100」と
を、上述した並列変換後のデータと比較し、入力データ
中に一致するビット列を検出する。より具体的には、
「1100」というビット列を検出したときには、同ビ
ット列の最下位ビット(「0」)と同じタイミングで、
検出信号120を送出する。また、「10100」とい
うビット列を検出したときには最下位ビット(「0」)
と同じタイミングで検出信号130を送出する。なお、
検出信号120および検出信号130は、検出時「1」
で、未検出時「0」のパルス信号である。
0によって動作し、0から3155までの整数を繰り返
しカウントする。ここにおいて3155という数字は、
本実施形態におけるIインタフェース6.312Mbp
sの一マルチフレーム分のビット数に相当する。すなわ
ち、絶対値カウンタ22は、一マルチフレームを構成す
る各ビットに対して0から3155までの番号を一意的
に割り当てており、この意味で位置情報を検出するとい
う。
ト検出手段として、直列並列変換回路20を備えている
が、必ずしもこのような直列並列変換回路20を備えて
いる必要はなく、少なくとも入力データ中のフレーム同
期ビットに等しいビットを検出することができれば良
い。しかるに、直列入力される入力データ中でフレーム
同期ビットに等しいビットを検出する構成としてもかま
わない。また、マルチフレーム同期装置10は位置情報
記憶手段として二個のRAM30,31と、マルチフレ
ーム検出回路32とを備えている。
フレーム分のビット数に相当する789のアドレスに論
理分割され、各フレーム毎にフレーム1におけるフレー
ム同期ビット「1100」を検出したか否かという情報
を保持する。すなわち、同期パターン検出回路21が検
出信号120に「1」を受け取ると、検出したビット列
の位置情報を絶対値カウンタ22から取得し、同ビット
列の位置に対応する上記メモリ空間に「1」という情報
を保持する。なお、フレーム内にフレーム1のフレーム
ビットに等しいビット列を検出しなかったときは、上記
メモリ空間には全て「0」という情報を保持する。
しない排他制御回路の制御のもと、図4に示すように、
RAM30に書き込みが行われているときはRAM30
からの読み出しはロックされ、RAM31から読み出し
が行われる。一方、RAM30から読み出しが行われて
いるときはRAM30に対する書き込みはロックされ、
RAM31に対して書き込みが行われる。すなわち、一
のRAMに書き込みと読み出しの処理が同時に発生しな
いように制御してある。
要はなく、例えば、二フレーム分のビット数に対応する
情報を格納可能なRAMを用いるなどして、少なくとも
カレントフレームの直前フレームにおけるフレーム1の
フレーム同期ビットに等しいビット列の情報を格納する
ことができればよく、適宜変更してもかまわない。ただ
し、この場合は一クロック内で書き込みと読み出しの処
理を時分割して行う必要があり処理が煩雑になるため、
上述したように二個のRAMを用いて排他的にアクセス
を制御した方が簡素な構成となる。
130に「1」を受け取ると、直ちにRAM30,31
のうち、読み出しロックされていない一方から情報を読
み出してフレームフォーマットから予測される正常な同
期パターンか否かの判定を行う。すなわち、本実施形態
においてフレーム1のフレーム同期ビットの最下位ビッ
トの同フレーム内における位置は、図3からも明らかな
ようにフレーム2のフレーム同期ビットの最下位ビット
の同フレーム内における位置の一ビット手前に存在す
る。しかるに、フレーム2のフレーム同期ビットに等し
いビット列を検出したときに、直前のフレームにおいて
フレーム1のフレーム同期ビットに等しいビット列が存
在し、さらに同ビット列の最下位ビットのフレーム内に
おける位置が、検出したフレーム2のフレーム同期ビッ
トに等しいビット列の最下位ビットのフレーム内におけ
る位置の1ビット手前に存在するか否かをRAM30,
31内の情報から判定し、合致するもののみを正常な同
期パターンとする。
されると、マルチフレーム検出回路32は直ちに後述の
同期検出回路40に対してマルチフレーム検出信号14
0を送出し、同期検出回路40はマルチフレーム検出信
号140の送出タイミングに基づいて同期引き込み処理
を行う。なお、ここにおけるマルチフレーム検出信号1
40とは、検出時「1」、未検出時「0」のパルス信号
である。
回路32は、同期検出回路40が同期引き込み処理を実
行している間も、上述したような正常な同期パターンの
サンプリングを行っており、二回目以降の正常な同期パ
ターンを検出したときには、絶対値カウンタ22から取
得した位置情報を用いて同パターンの位置情報を最大四
個まで記憶する構成としてある。ここにおいて、すでに
一回目の検出結果は出力しているため、総数で五個の正
常な同期パターンの位置情報を出力可能である。もちろ
ん、記憶可能な同期パターンの個数については、特に限
定されるものではなく適宜変更可能であることはいうま
でもない。
期検出手段として、同期検出回路40と、実フレームカ
ウンタ41と、CRCチェック回路42とを備えてい
る。同期検出回路40は、図5及び6に示す入出力条件
に応じて図7に示すように状態遷移し、後方三段の保護
段数をとる同期検出を行う。
回路40のロード信号150を受信すると、絶対値カウ
ンタ22にて取得される位置情報を実際のフレーミング
に合うように変更して実フレーム信号160として同期
検出回路40に出力する。この実フレーム信号160と
は、マルチフレームにおけるフレームの位置を表す0〜
3までのフレームカウンタと、各フレーム内におけるビ
ットの位置を表す0〜788までのビットカウンタを用
いて絶対値カウンタ22にて取得される位置情報を数値
変換し、所定の信号化処理を施したものをいう。
ータにおける第四フレームの下位5ビットのCRCチェ
ックビットと、入力データからCRCチェック回路42
により生成されるビットを比較してビット誤りを検出
し、検出結果を検出信号170として送出する。なお、
検出信号170の値は、ビット誤りの検出時は「0」で
あり、誤りがない場合は「1」である。
いて説明する。図5及び6において、S0の状態では上
述したマルチフレーム検出信号140のみを監視してお
り、「1」を検出したときに、S1へ状態が遷移する。
S1の状態においては、S10と、S11と、S12と
いう3つの状態があり、S0の状態からはS10の状態
に遷移する。S10の状態では、第一フレームのフレー
ム同期ビットが所定のタイミングで検出されるかを検出
信号120により監視し、検出された場合はS11へ遷
移する。すなわち、フレームカウンタが「0」で、ビッ
トカウンタが「787」のときに検出信号120が
「1」の場合、S11へと状態遷移する。
フレームビットが所定のタイミングで検出されるかを検
出信号130により監視し、検出された場合はS12へ
状態遷移する。すなわち、フレームカウンタが「1」
で、ビットカウンタが「788」のときに検出信号13
0が「1」の場合、S12へと状態遷移する。S12の
状態では、CRCチェックの結果を検出信号170によ
り監視し、正常な場合にS2へと状態遷移する。すなわ
ち、フレームカウンタが「3」で、ビットカウンタが
「788」のときに検出信号170が「1」の場合、S
2へと状態遷移する。
22という3つの状態があり、S12の状態からはS2
0の状態に遷移する。この後、S1の場合と同様にして
検出信号120と、検出信号130と、検出信号170
とを用いて正常な同期パターンを確認し、それぞれS2
0、S21、S22へと状態遷移する。すなわち、S0
と、S1と、S2の3段に渡って同期パターンを確認し
たことになり、マルチフレームの同期を引き込めたこと
になる。
でも、同期パターンが確認できなかったときは、即座に
S0へと戻る。このとき、同期検出回路40はループの
回数をループ信号180としてマルチフレーム検出回路
32に出力し、マルチフレーム検出回路32に記憶され
た次の同期パターンの位置情報の候補を受け取り、新た
に同期引き込み処理を開始する。そして、同期検出回路
40が最初の五個の候補で同期引き込みを確立すること
ができなかったときは、ループ信号180に「0」が送
出される。マルチフレーム検出回路32はループ信号1
80として「0」を受け取ると、次の候補のハンティン
グを開始する。このときは、第一フレームのフレームビ
ットに等しいビット列の情報をRAM30,31が保持
しているため、即座に次の候補から同期の引き込みが行
える。
る。直列に入力される入力データは、直列並列変換回路
20にて並列に変換され、同期パターン検出回路21に
入力される。同期パターン検出回路21では、フレーム
1におけるフレーム同期ビットである「1100」と、
フレーム2におけるフレーム同期ビットである「101
00」というビットの並びを入力データ中において監視
し、「1100」を検出したときは検出信号120に
「1」を送出し、「10100」を検出したときには検
出信号130に「1」を送出する。
を構成する3156ビットの各ビットに対して0から3
155までの整数の位置情報を割り当てており、RAM
30,31は検出信号120の値が「1」のときに、絶
対値カウンタから位置情報を取得して対応するメモリ空
間に「1」を格納する。
130が「1」のときに、即座にRAM30,31から
位置情報を読み出し、正常な同期パターンを構成するか
否かを検出信号130の結果と照合して判断する。そし
て、正常と判断された場合には即座にマルチフレーム検
出信号140を送出する。このマルチフレーム検出信号
140は、検出時「1」、未検出時「0」のパルス信号
である。さらに、マルチフレーム検出回路32は、検出
信号130に「1」を受信する度に、順次正常な同期パ
ターンの検出を行い、最大四個まで正常な同期パターン
の位置情報を記憶する。
フレーム検出信号140のみを監視しており、マルチフ
レーム検出信号140に「1」を受信すると、監視する
対象を検出信号120,130へと移行し、実フレーム
カウンタ41に対してロード信号150を送出して実際
のフレーミングに合うフレームカウンタとビットカウン
タをロードする。そして、このフレームカウンタと、ビ
ットカウンタと、検出信号120,130と、CRCチ
ェックの検出信号170とを用いて後方保護三段の同期
パターンを確認することで、マルチフレーム同期を検出
する。
40を用いて、後方保護三段の同期を引き込めなかった
ときは、同期検出回路40はループの回数をループ信号
180としてマルチフレーム検出回路32に出力し、マ
ルチフレーム検出回路32に記憶された次の同期パター
ンの位置情報の候補を受け取り、新たに同期引き込み処
理を開始する。さらに、同期検出回路40が最初の五個
の候補で同期引き込みを確立することができなかったと
きは、ループ信号180に「0」が送出される。マルチ
フレーム検出回路32はループ信号180として「0」
を受け取ると、次の候補のハンティングを開始し、真の
同期パターンの引き込みを確立するまでかかる処理が繰
り返される。
個のフレームからなるとともに、フレーム1と、フレー
ム2にフレーム同期ビットを有するマルチフレームの同
期引き込み処理を行うマルチフレーム同期装置10にお
いて、同期パターン検出回路21にてフレーム同期ビッ
トに等しいビット列の検出を行い、フレーム1のフレー
ム同期ビットに等しいビット列の位置情報を格納するR
AM30,31を備えるとともに、同位置情報とフレー
ム2のフレーム同期ビットに等しいビット列の位置情報
とを比較することにより正常な同期パターンか否かを判
定し、正常な同期パターンの位置情報のみを記憶するマ
ルチフレーム検出回路32を備えたため、比較的容量の
少ないランダムアクセスメモリを用いることができ、装
置規模を軽減することができる。
確からしい同期パターンの位置情報のみを記憶する構成
としてあるため、比較的小規模の記憶媒体を適用可能で
あり、装置規模を軽減することが可能なマルチフレーム
同期装置を提供することができる。また、請求項2にか
かる発明によれば、比較的小容量のランダムアクセスメ
モリを用いることで、正常な同期パターンを検出するこ
とができる。
個のランダムアクセスメモリを備えて、排他的に書き込
みと読み出しの制御を行ったため、一クロック内で書き
込みと読み出しの処理を時分割する必要がなく構成を簡
略化するできる。
予め所定個数記憶した同期パターンの位置情報を用いて
同期引き込みの確立をすることができなくても、新たに
同期パターンの位置情報を取得することにより、確実に
真の同期パターンの引き込みを行うことができる。
ブロック図である。
ムフォーマットを示す概略図である。
トの詳細情報を示す図表である。
示す図表である。
示す図表である。
ある。
Claims (4)
- 【請求項1】 複数のフレームからなるとともに、所定
フレームにフレーム同期ビットを有するマルチフレーム
方式の同期引き込み処理を行うマルチフレーム同期装置
において、 入力データ列中で所定のフレーム同期ビットと上記マル
チフレームを構成するフレーム内のビット列とを比較し
て同フレーム同期ビットに等しいビット列の位置情報を
検出するフレーム同期ビット検出手段と、 このフレーム同期ビット検出手段にて検出されたビット
列の位置情報にもとづいて同ビット列が正常な同期パタ
ーンを構成するか否かを判定し、正常な場合の同位置情
報を記憶可能な位置情報記憶手段と、 上記位置情報記憶手段にて記憶された位置情報にもとづ
いて保護段数分の同期引き込みを検出することにより同
期引き込みの確立を行う同期検出手段とを具備すること
を特徴とするマルチフレーム同期装置。 - 【請求項2】 上記請求項1に記載のマルチフレーム同
期装置において、上記位置情報記憶手段は、ランダムア
クセスメモリを具備して上記検出されたビット列の位置
情報を複数個一時記憶し、同ビット列が正常な同期パタ
ーンを構成するか否かを同位置情報を用いて判定するこ
とを特徴とするマルチフレーム同期装置。 - 【請求項3】 上記請求項2に記載のマルチフレーム同
期装置において、上記位置情報記憶手段は複数のランダ
ムアクセスメモリを具備し、一のランダムアクセスメモ
リに対して読み出しと書き込みの処理が同時に発生しな
いよう排他制御を施したことを特徴とするマルチフレー
ム同期装置。 - 【請求項4】 上記請求項1〜請求項3のいずれかに記
載のマルチフレーム同期装置において、上記位置情報記
憶手段は、正常な位置情報を所定個数記憶することが可
能であるとともに、上記同期検出手段が同位置情報記憶
手段にて記憶された所定個数の位置情報を用いて同期引
き込みを確立できなかったとき、同位置情報記憶手段は
新たに正常な位置情報を所定個数記憶し、上記同期検出
手段は新たに得られた位置情報に基づいて同期引き込み
の確立を行うことを特徴とするマルチフレーム同期装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8227131A JP2833593B2 (ja) | 1996-08-28 | 1996-08-28 | マルチフレーム同期装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8227131A JP2833593B2 (ja) | 1996-08-28 | 1996-08-28 | マルチフレーム同期装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1070527A JPH1070527A (ja) | 1998-03-10 |
JP2833593B2 true JP2833593B2 (ja) | 1998-12-09 |
Family
ID=16855969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8227131A Expired - Lifetime JP2833593B2 (ja) | 1996-08-28 | 1996-08-28 | マルチフレーム同期装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2833593B2 (ja) |
-
1996
- 1996-08-28 JP JP8227131A patent/JP2833593B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1070527A (ja) | 1998-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63142742A (ja) | 遂次ビツト・ストリーム内の予定のビツト・パターンを検出するための方法及び装置 | |
JPH02272925A (ja) | ポインタ変換によるフレーム位相同期方法およびその回路 | |
US5301195A (en) | Circuit for multiframe synchronization | |
JP2833593B2 (ja) | マルチフレーム同期装置 | |
JP2669697B2 (ja) | エラスティックストアメモリの読出し制御方式 | |
JP3048504B2 (ja) | 信号検出回路及びフレーム同期回路 | |
JP2672737B2 (ja) | マルチフレーム同期回路の制御方法 | |
JPH0220937A (ja) | 同期検出回路 | |
JP3010634B2 (ja) | フレーム同期多重処理方式 | |
JPH0243837A (ja) | フレーム同期方式 | |
JP2990094B2 (ja) | フレーム同期回路 | |
JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
JP2680141B2 (ja) | フレーム同期方法及びその回路 | |
JP3518481B2 (ja) | 同期はずれ検出装置 | |
JP2644558B2 (ja) | 通信装置の試験装置および試験方法 | |
JP2590688B2 (ja) | フレーム位相合わせ回路 | |
JPH03227194A (ja) | メモリ監視システム | |
JP3868047B2 (ja) | バッファ回路 | |
JPH0327636A (ja) | プレジオクロナスバッファ装置 | |
JPH09284262A (ja) | 複数回線の相互同期方法及び相互同期装置 | |
JPH04249937A (ja) | フレーム同期引き込み回路 | |
JPH0863904A (ja) | データ再生装置 | |
JP2019176326A (ja) | 同期検出装置及び同期検出方法 | |
JP2000253026A (ja) | メモリを利用したフレーム同期装置 | |
JPH0279631A (ja) | フレーム同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111002 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 15 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |