JP2644558B2 - 通信装置の試験装置および試験方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信データの先頭に複数の同期フラグを有
する電文を通信回線により送受信する通信装置の試験装
置および試験方法に関し、特に、通信される電文の同期
フラグ長を任意に可変し、データ間隔の可変テストを行
い、通信装置の限界能力を試験する試験装置および試験
方法に関するものである。

〔従来の技術〕

例えば、通信回線により複数の計算機システムを結合
してシステムを構成しているネットワークシステム等に
おいては、各システムの間を通信装置が通信回線介して
結合している。このような通信装置は、予め定められた
伝送手順に従い、各々の通信装置の間で通信回線を介し
て通信を行っている。通信装置が行う通信回線を用いる
通信においては、どのような通信装置の間でも通信が可
能なように、通信を行う場合伝送手順として共通の伝送
手順を用いて行う。このような通信における伝送手順と
して、例えば、HDLC伝送手順がある。このHDLC伝送手順
は、基本モード制御手順の欠点を取り除き、効率的な伝
送，拡張性，信頼性の向上を目的として開発された手順
である。伝送する情報をフレームと呼ぶ規定の枠に収容
し、情報の種類のいかんを問わず統一的に伝送する。効
率的伝送を行うための全二重通信を可能にし、フレーム
の連続伝送を行う。また、会話型オペレーションや複数
の二次局との同時転送もでき、伝送効率を上げている。
拡張性を維持するためにフレームによる伝送を行い、コ
ードインディペンデントな透過伝送をする。さらに信頼
性を向上するため、全てのフレームに等価なチェック情
報を付加し誤り制御を行う。

〔発明が解決しようとする課題〕

ところで、このように、効率的に伝送を行うためのHD
LC伝送手順においては、連続する電文の間の同期フラグ
は、最低１キャラクタでも良いことになっている。この
ため、HDLC伝送手順により通信を行う通信装置は、連続
する電文の間の同期フラグが１キャラクタであるような
高負荷の電文に対しても、正常な通信動作を行える性能
を有していなければならない。

しかし、従来の通信装置の試験装置は、連続する電文
の間の同期フラグが１キャラクタであるような高負荷の
電文に対して試験が行えるようになっておらず、通信装
置の性能試験を十分に行うことはできないという問題が
あった。また、その試験もオフラインで行うものであ
り、オンラインで試験を行うものではなかった。このた
め、通信装置が使う通信回線によっては、ノイズ特性，
電気的特性などの伝送品質の諸条件が異なるので、この
種の試験装置は、実際の運用を行いながら試験するオン
ラインテストを行って、通信性能の限界能力を確認でき
る試験機能を有することが所望される。

通信装置に対してオンラインで高負荷の電文に対する
限界能力試験を十分に行っていないと、ネットワークシ
ステムの中で通信装置を稼働させる場合に、同期フラグ
が１キャラクタである電文を連続的に受信するような高
負荷電文受信においては事故に至る虞れがあるという問
題がある。

本発明は、上記問題点を解決するためになされたもの
である。

本発明の目的は、通信回線による通信を行う通信装置
に対して高負荷電文受信に対する限界能力試験を行える
通信装置の試験装置および試験方法を提供することにあ
る。

また、本発明の他の目的は、通信回線による通信を行
う通信装置に対して試験を行うために、通信回線を介し
て伝送される電文に対して、通信装置に入力される電文
の間隔（通信データ間の同期フラグの個数）を任意に可
変し、データ間隔の可変テストを可能とする試験装置を
提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。

〔課題を解決するための手段〕

前記目的を達成するため、本発明においては、通信デ
ータの先頭に複数の同期フラグを有する電文を通信回線
により受信する送通信装置の試験装置において、 受信した電文の同期フラグを検出する比較器と、受信
した電文の通信データを蓄積するメモリと、該メモリへ
のデータ書き込みおよびデータ読出しを独立に制御し、
前記比較器で検出した同期フラグに対し任意に指定した
個数の同期フラグを前記メモリに書き込むと共に、該同
期フラグに続いて受信した通信データを前記メモリに書
き込み、その書き込んだ同期フラグおよび通信データを
次の受信電文の同期フラグおよび通信データの前記メモ
リへの書き込み制御と独立して読出し、通信データ間に
任意に指定した個数の同期フラグを有する電文群を再構
成して送信する制御回路とを備えることを特徴とする。

また、通信データの先頭に複数の同期フラグを有する
電文を通信回線により送受信する通信装置の試験方法に
おいて、 受信した電文の同期フラグを検出する比較器と、受信
した電文の通信データを蓄積するメモリと、該メモリへ
のデータ書き込みおよびデータ読出しを独立に制御し、
前記比較器で検出した同期フラグに対し任意に指定した
個数の同期フラグを前記メモリに書き込むと共に、該同
期フラグに続いて受信した通信データを前記メモリに書
き込み、その書き込んだ同期フラグおよび通信データの
次の受信電文の同期フラグおよび通信データの前記メモ
リへの書き込み制御と独立して読出し、通信データ間に
任意に指定した個数の同期フラグを有する電文群を再構
成して送信する制御回路とを備える試験装置を用い、連
続して送受信する複数の電文の通信データ間の同期フラ
グを任意に指定した個数に変え、通信装置の限界性能テ
ストを行うことを特徴とする。

〔作用〕

前記手段によれば、比較器は、通信回線で通信されて
いる電文を入力し、通信データの先頭に付加されている
同期フラグを検出する。すなわち、比較器は、通信回線
から入力された電文をキャラクタ単位に同期フラグパタ
ーンか、それ以外のパターンかをチェックし、そのチェ
ック結果を制御回路に通知する。

制御回路は、入力電文が同期フラグであるときは、任
意に指定した個数の同期フラグをメモリに蓄積させる。
入力電文が同期フラグパターン以外であれば通信データ
であるので、該通信データをそのままメモリに順次蓄積
させる。

メモリに蓄積された通信データと指定個数の同期フラ
グは、次の電文の通信データがメモリに書き込まれるよ
うになったタイミングでメモリから読出され、出力側の
通信回線に送出される。

すなわち、入力された電文中の同期フラグのうち指定
個数の同期フラグのみがメモリに蓄積され、これに続く
通信データはそのままメモリに蓄積される。そして、こ
の蓄積された同期フラグおよび通信データを次の入力電
文のデータ書き込み動作と独立して読み出すことによ
り、通信データ間の同期フラグの個数が指定個数に変更
された電文群として出力側の通信回線に送出される。

この場合、同期フラグの個数を制御することにより、
電文間隔が変化するが、電文内部の通信データはそのま
まメモリに蓄積され、かつそのまま読み出されるため、
データ内容が変化することはない。従って、この通信デ
ータを受信した通信装置が誤動作することはない。

このように、電文の通信データをメモリに蓄積し、メ
モリの書込みと、読み出しとを独立に制御して、通信デ
ータの間に存在する同期フラグを指定した任意の個数に
制御して再送出することにより、電文間隔が種々の長さ
の電文群に変化させて再送出することが可能になる。こ
れにより、ネットワークシステムの通信装置において、
オンラインで通信回線を介して通信装置の限界能力の試
験を行うことができる。

また、この試験装置をネットワークシステムの通信装
置の間の通信回線の間に挿入して通信装置の試験を行う
ことにより、オンラインで通信装置の性能のチェックを
行うことができる。

〔実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明
する。

第１図は、本発明の一実施例にかかる試験装置のネッ
トワークシステムおける位置を示す系統図である。第１
図において、１は通信制御装置、２は通信回線試験装
置、３は端末制御装置、４は回線インターフェイス（通
信回線）を示す。回線インターフェイス４としては、HD
LC伝送手順またはSYN同期伝送手順をサポートするV24イ
ンターフェイス,X21インターフェイス，高速ディジタル
回線インターフェイス等がある。以下、回線インターフ
ェイス４は、HDLC伝送手順をサポートす通信回線を例と
して説明する。

通信制御装置１からの電文は、先頭に複数の同期フラ
グがあり、続いてデータ部があり、最後に同期フラグが
設けられたフォーマットで構成されているものである。
該電文は、回線インターフェイス４を介して、通信回線
試験装置２に届く。通信回線試験装置２は、該電文中の
該同期フラグに作用し、該データ部のデータには作用せ
ず、該電文を回線インターフェイス４を介し、端末制御
装置３に再送出する。端末制御装置３から通信制御装置
１への電文も同様に通信回線試験装置２を経由して転送
される。

第２図は、通信回線試験装置における１方向の電文の
流れを示すブロック図である。第２図のブロック図は、
例えば、通信回線試験装置２における通信制御装置１か
ら端末制御装置３への方向の電文の流れを示している。
第２図において、５はレシーバ、６は比較器、７はメモ
リ制御回路、８は書込みレジスタ、９はメモリ、10は読
出しレジスタ、11はトランスミッタである。また、12は
セレクタ、13は同期フラグまたはテストデータ等を発生
するシフトレジスタである。また、14は外部から与えら
る指示により試験する内容に応じて制御信号を出力する
制御回路である。シフトレジスタ13からセレクタ12を介
してトランスミッタ11に至るデータの流れは、同期フラ
グまたはテストデータを挿入する際の流れであり、通信
データ間の同期フラグの個数を増加させる場合には、シ
フトレジスタ13から同期フラグパターンを出力させ、こ
れをセレクタ12を介してトランスミッタ11に入力する。
この場合、トランスミッタ11でテストデータおよび同期
フラグを挿入するように構成されている場合、シフトレ
ジスタ13およびセレクタ12は不要である。

通信回線を介して通信が行われている時の電文のデー
タは、レシーバ５、比較器６、メモリ制御回路７の流れ
で同期フラグが検出され、レシーバ5,書込みレジスタ
８、メモリ９、読出しレジスタ10、トランスミッタ11の
順にデータ電文が流れる。メモリ９はライト動作、リー
ド動作を順に繰り返す。メモリ書込み開始アドレス（初
期値）とメモリ読出し開始アドレスは同じである。メモ
リ書込みアドレスとメモリ読出しアドレスの更新は、メ
モリ制御回路７により行われる。

データの先頭に複数の同期フラグを有する電文が、連
続して通信回線試験装置２のレシーバ５を経て比較器６
に届くと、制御回路14からの制御信号で実質的に電文長
を変える一連の動作のシーケンスが開始される。

以下、理解を容易とするため、２つの連続した電文を
受信する場合について動作を説明する。まず、最初の電
文の先頭キャラクタが入力されると、比較器６でキャラ
クタ単位に、該キャラクタが同期フラグパターンかそれ
以外かを比較する。同期フラグパターンの場合は、メモ
リ９の書込みアドレスと読出しアドレスは更新せず、同
期フラグパターンの該アドレスに書込み、その後、該ア
ドレスのデータを読出して、読出しレジスタ10、トラン
スミッタ11を介して回線インターフェイス４に送出す
る。この動作がキャラクタ単位に順次実行される。同期
フラグパターン以外のキャラクタが入力されると、比較
器６は、メモリ制御回路７に対して、メモリ９の書込み
アドレス＋１を指示し、順次書込みアドレスの更新を行
い、同期フラグパターン以外のキャラクタは順次メモリ
９に書込まれる。読出しアドレスは更新しないので、メ
モリ９にデータが書込まれている間も、初期値アドレス
の同期フラグパターンを、読出しレジスタ10、トランス
ミッタ11を介して回線インターフェイス４に送出する。

この動作は、入力されるキャラクタ単位に順次実行さ
れ、最初の電文のデータ部は、メモリ９に格納され、こ
の格納されている時間帯は、前述のようにメモリ読出し
動作により、回線インターフェイス４へは同期フラグパ
ターンが送出される。

次に２つの連続した電文の最初のデータ部と２番目の
データ部の間に挟まれた同期フラグパターンへの処理に
ついて説明する。この間の同期フラグパターンは、任意
に指定された数だけ、比較器６が制御回路14に同期フラ
グ検出信号を送り、制御回路14が書き込みアドレスを同
期フラグの指定個数相当分だけ更新することにより、指
定された個数だけの同期フラグがメモリ９に格納され
る。この格納されている時間帯は、前述のメモリ読出し
動作により、トランスミッタ11へは同期フラグパターン
が送出される。指定された数の同期フラグに続く同期フ
ラグに対しては、メモリ制御回路７は書込みアドレスの
更新を行わず、同期フラグパターンが同じアドレスに重
ね書きされる。この間もメモリ９の読出しアドレスは更
新しないので、初期値アドレスのメモリ９の読出しを行
い、同期フラグパターンが読出しレジスタ10,トランス
ミッタ11を介して、回線インターフェイス４に送出され
る。

同期フラグが、比較器６で、任意に定められた時間内
に終了し、２番目のデータの先頭が入力された（同期フ
ラグパターン以外のキャラクタが入力された）場合は、
比較器６は、メモリ制御回路７に対して、メモリ９の書
込みアドレス＋１を指示し、順次書込みアドレスの更新
を行い、メモリ９への格納を続ける。一方、このタイミ
ングで、メモリ９の読出しアドレスを順次更新（＋１）
しながら、読出しを開始する。読出されたキャラクタ
は、読出しレジスタ10より、トランスミッタ11を介し
て、回線インターフェイス４に送出する。この動作は２
番目の電文の送出が完了するまで行う。

１番目と２番目の電文の間の同期フラグが、比較器６
で、任意に定められた時間内に終了しない場合、タイム
アウトとして、メモリ９の読出しアドレスを順次更新
（＋１）しながら、読出しを開始する。読出されたキャ
ラクタは、読出しレジスタ10より、トランスミッタ11を
介して、回線インターフェイス４に送出される。

タイムアウトとして読出しが開始され、読出し中に２
番目のデータの先頭が入力された場合は、メモリ９の読
出し動作と並行して、メモリ９の書込みアドレスの順次
更新（＋１）を行い、メモリ９への格納を行う。

２番目のデータの後の同期フラグは、該指定された数
の同期フラグに続く同期フラグに対しては、メモリ制御
回路７は書込みアドレスの更新を行わない。メモリ９の
読出しは、書込み時の開始アドレスより順次行われ、一
旦読出し動作を開始すると、書込みアドレスの現有値と
一致するまで続けられる。アドレスが一致した後は、書
込みアドレス、読込みアドレスの両方が、初期値に戻さ
れ、前述の動作が繰り返される。以上の動作により、連
続した２つの電文が入力されると、２つのデータにはさ
まれた同期フラグの数が任意の数に圧縮して出力され
る。

第３図は、入力された電文と出力される電文の関係を
説明する図である。第３図に示すように、通信回線試験
装置を通すことによって、入力した入力電文のデータa,
データｂにはさまれた同期フラグが圧縮され、出力電文
として出力される。また、同期フラグの長さを任意の長
さとした電文が出力される。

以上、本発明を実施例にもとづき具体的に説明した
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。

〔発明の効果〕

以上、説明したように、本発明によれば、通信データ
間の同機フラグの個数の任意に指定した個数に可変する
ことにより電文間隔を任意に可変できるため、被試験通
信制御装置や端末制御装置の受信に係わる限界能力を試
験でき、製品の品質検証を容易に行うことができる。ま
た、この試験装置をネットワークシステムの通信装置の
間の通信回線の間に挿入して通信装置の試験を行うこと
により、オンラインで通信装置のチェックを行うことが
できる。

【図面の簡単な説明】

第１図は、本発明の一実施例にかかる通信回線試験装置
のネットワークシステムおける位置を示す系統図、 第２図は、通信回線試験装置における１方向の電文の流
れを示すブロック図、 第３図は、入力された電文と出力される電文の状態を説
明する図である。 図において、１……通信制御装置、２……通信回線試験
装置、３……端末制御装置、４……回線インターフェイ
ス（通信回線）、５……レシーバ、６……比較器、７…
…メモリ制御回路、８……書込みレジスタ、９……メモ
リ、10……読出しレジスタ、11……トランスミッタ、12
……セレクタ、13……シフトレジスタ、14……制御回
路。

フロントページの続き (56)参考文献 特開 平２−305247（ＪＰ，Ａ) 特開 昭61−128642（ＪＰ，Ａ) 特開 昭62−245749（ＪＰ，Ａ) 特公 平２−20024（ＪＰ，Ｂ２)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】通信データの先頭に複数の同期フラグを有
   する電文を通信回線により送受信する通信装置の試験装
   置において、 受信した電文の同期フラグを検出する比較器と、受信し
   た電文の通信データを蓄積するメモリと、該メモリへの
   データ書き込みおよびデータ読出しを独立に制御し、前
   記比較器で検出した同期フラグに対し任意に指定した個
   数の同期フラグを前記メモリに書き込むと共に、該同期
   フラグに続いて受信した通信データを前記メモリに書き
   込み、その書き込んだ同期フラグおよび通信データを次
   の受信電文の同期フラグおよび通信データの前記メモリ
   への書き込み制御と独立して読出し、通信データ間に任
   意に指定した個数の同期フラグを有する電文群を再構成
   して送信する制御回路とを備えることを特徴とする通信
   装置の試験装置。
2. 【請求項２】通信データの先頭に複数の同期フラグを有
   する電文を通信回線により送受信する通信装置の試験方
   法において、 受信した電文の同期フラグを検出する比較器と、受信し
   た電文の通信データを蓄積するメモリと、該メモリへの
   データ書き込みおよびデータ読出しを独立に制御し、前
   記比較器で検出した同期フラグに対し任意に指定した個
   数の同期フラグを前記メモリに書き込むと共に、該同期
   フラグに続いて受信した通信データを前記メモリに書き
   込み、その書き込んだ同期フラグおよび通信データを次
   の受信電文の同期フラグおよび通信データの前記メモリ
   への書き込み制御と独立して読出し、通信データ間に任
   意に指定した個数の同期フラグを有する電文群を再構成
   して送信する制御回路とを備える試験装置を用い、連続
   して送受信する複数の電文の通信データ間の同期フラグ
   を任意に指定した個数に変え、通信装置の限界性能テス
   トを行うことを特徴とする通信装置の試験方法。