JP2576364B2 - ループ型伝送装置 - Google Patents
ループ型伝送装置Info
- Publication number
- JP2576364B2 JP2576364B2 JP5159197A JP15919793A JP2576364B2 JP 2576364 B2 JP2576364 B2 JP 2576364B2 JP 5159197 A JP5159197 A JP 5159197A JP 15919793 A JP15919793 A JP 15919793A JP 2576364 B2 JP2576364 B2 JP 2576364B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- address
- station
- response
- slave station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明はディジタル通信に利用す
る。ネットワーク構成が可変的に設定される通信網に利
用するに適する。特に、通信網立ち上げ時のスレーブ局
のアドレス割当て重複検出技術に関する。
る。ネットワーク構成が可変的に設定される通信網に利
用するに適する。特に、通信網立ち上げ時のスレーブ局
のアドレス割当て重複検出技術に関する。
【０００２】
【従来の技術】従来のループ型伝送装置のポーリング方
式は、マスタ局がスレーブ局に対する制御要求と、その
スレーブ局のアドレスとをデータフレーム内に挿入し、
スレーブ局では自アドレスとデータフレーム内のアドレ
スとが一致した場合に、この制御要求に応答する制御を
行っている（特開平３−３４０５９号公報、特開平３−
１４７４４２号公報参照）。
式は、マスタ局がスレーブ局に対する制御要求と、その
スレーブ局のアドレスとをデータフレーム内に挿入し、
スレーブ局では自アドレスとデータフレーム内のアドレ
スとが一致した場合に、この制御要求に応答する制御を
行っている（特開平３−３４０５９号公報、特開平３−
１４７４４２号公報参照）。
【０００３】
【発明が解決しようとする課題】このとき、スレーブ局
のアドレスが重複していたとすると、マスタ局から出力
されるデータフレームに対し、該当するスレーブ局が同
時に応答してしまうが、マスタ局においては無応答また
は一方の応答のみ認識することとなり、アドレスの重複
を識別できない。
のアドレスが重複していたとすると、マスタ局から出力
されるデータフレームに対し、該当するスレーブ局が同
時に応答してしまうが、マスタ局においては無応答また
は一方の応答のみ認識することとなり、アドレスの重複
を識別できない。
【０００４】本発明は、このような背景に行われたもの
であり、重複して付与されたスレーブ局のアドレスを検
出し、誤りのない通信を行うことができるループ型伝送
装置を提供することを目的とする。
であり、重複して付与されたスレーブ局のアドレスを検
出し、誤りのない通信を行うことができるループ型伝送
装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、マスタ局と、
複数のスレーブ局とがループ型伝送路で接続され、前記
マスタ局は、通信に先立ってその宛先スレーブ局の接続
状態を確認するための制御信号を前記ループ型伝送路に
送信する手段と、そのループ型伝送路を一巡した当該制
御信号を受信する手段とを備えたループ型伝送装置であ
る。
複数のスレーブ局とがループ型伝送路で接続され、前記
マスタ局は、通信に先立ってその宛先スレーブ局の接続
状態を確認するための制御信号を前記ループ型伝送路に
送信する手段と、そのループ型伝送路を一巡した当該制
御信号を受信する手段とを備えたループ型伝送装置であ
る。
【０００６】ここで、本発明の特徴とするところは、前
記制御信号は、宛先スレーブ局を表示するアドレス要求
フレームと、ビットシフトフレームと、その宛先スレー
ブ局が応答を表示するアドレス応答フレームとを含み、
前記マスタ局は、送信時に前記ビットシフトフレームの
その先頭ビットに符号“１”を送信する手段を備え、前
記複数のスレーブ局は、そのビットシフトフレームを中
継する毎にその符号“１”を１ビットづつ後にシフトさ
せる手段を備えたところにある。
記制御信号は、宛先スレーブ局を表示するアドレス要求
フレームと、ビットシフトフレームと、その宛先スレー
ブ局が応答を表示するアドレス応答フレームとを含み、
前記マスタ局は、送信時に前記ビットシフトフレームの
その先頭ビットに符号“１”を送信する手段を備え、前
記複数のスレーブ局は、そのビットシフトフレームを中
継する毎にその符号“１”を１ビットづつ後にシフトさ
せる手段を備えたところにある。
【０００７】前記アドレス要求フレームは、前記ビット
シフトフレームと等しいビット数構成であり、前記マス
タ局は、宛先スレーブ局が前記ループ型伝送路のｉ番目
に接続されている局であるときにはそのアドレス要求フ
レームのｉ番目に“１”を送信する手段を備え、前記ス
レーブ局は、受信する前記制御信号の前記アドレス要求
フレームと前記ビットシフトフレームの内容が等しいと
きに前記アドレス応答フレームに応答信号を送信する手
段を備えることが望ましい。
シフトフレームと等しいビット数構成であり、前記マス
タ局は、宛先スレーブ局が前記ループ型伝送路のｉ番目
に接続されている局であるときにはそのアドレス要求フ
レームのｉ番目に“１”を送信する手段を備え、前記ス
レーブ局は、受信する前記制御信号の前記アドレス要求
フレームと前記ビットシフトフレームの内容が等しいと
きに前記アドレス応答フレームに応答信号を送信する手
段を備えることが望ましい。
【０００８】前記応答信号を送信する手段は、そのスレ
ーブ局が前記ループ型伝送路の何番目に接続されている
かを設定する手段と、この設定する手段と前記ビットシ
フトフレームの表示とが一致しないときには前記応答フ
レームの送信を禁止する手段とを含む構成とすることも
できる。
ーブ局が前記ループ型伝送路の何番目に接続されている
かを設定する手段と、この設定する手段と前記ビットシ
フトフレームの表示とが一致しないときには前記応答フ
レームの送信を禁止する手段とを含む構成とすることも
できる。
【０００９】前記応答信号を送信する手段は、応答信号
を送信するときに前記制御信号の誤り検出符号を設計す
る手段を備え、前記マスタ局には、その制御信号を受信
したときにその誤り検出符号による信号の正否判断を実
行する手段を備えることが望ましい。
を送信するときに前記制御信号の誤り検出符号を設計す
る手段を備え、前記マスタ局には、その制御信号を受信
したときにその誤り検出符号による信号の正否判断を実
行する手段を備えることが望ましい。
【００１０】
【作用】マスタ局は、ネットワーク立ち上げ時に、アド
レス問合わせ用の制御信号を用いてスレーブ局のアドレ
スを確認する。このとき、制御信号内にアドレス要求フ
レームとビットシフトフレームとを挿入して被確認スレ
ーブ局に転送する。
レス問合わせ用の制御信号を用いてスレーブ局のアドレ
スを確認する。このとき、制御信号内にアドレス要求フ
レームとビットシフトフレームとを挿入して被確認スレ
ーブ局に転送する。
【００１１】被確認スレーブ局においてはアドレス要求
フレームとビットシフトフレームとを参照し、参照結果
が一致した場合のみ自アドレスの値を制御信号内のアド
レス応答フレームに挿入する。このビットシフトフレー
ムは、スレーブ局がＮ個あればＮビットのフレームで構
成されている。データフレームがマスタ局を出発すると
きのビットシフトフレームは先頭ビットが“１”であ
り、一つのスレーブ局を通過する毎に“１”のビット位
置はシフトされる。すなわち、ｉ番目のスレーブ局は、
ビットシフトフレームのｉ番目のビットが“１”であ
り、なおかつアドレス要求フレームのアドレス情報が自
局のものであればアドレス応答フレームに自局のアドレ
スを挿入する。
フレームとビットシフトフレームとを参照し、参照結果
が一致した場合のみ自アドレスの値を制御信号内のアド
レス応答フレームに挿入する。このビットシフトフレー
ムは、スレーブ局がＮ個あればＮビットのフレームで構
成されている。データフレームがマスタ局を出発すると
きのビットシフトフレームは先頭ビットが“１”であ
り、一つのスレーブ局を通過する毎に“１”のビット位
置はシフトされる。すなわち、ｉ番目のスレーブ局は、
ビットシフトフレームのｉ番目のビットが“１”であ
り、なおかつアドレス要求フレームのアドレス情報が自
局のものであればアドレス応答フレームに自局のアドレ
スを挿入する。
【００１２】したがって、例えばアドレスｉのスレーブ
局のビット位置は先頭からｉ番目というように、アドレ
ス情報とビット位置情報とを必ず一対の情報として各ス
レーブ局に付与することにすれば、ｉ番目とｉ−１番目
のスレーブ局との間にアドレスｉが重複したとき、ｉ−
１番目のスレーブ局はアドレス要求フレーム内のアドレ
ス情報は自局と一致してもシフトビットフレーム内の
“１”となっているビット位置がｉ番目であることか
ら、自局に対する問合わせではないことを認識し、アド
レス応答フレームに自局のアドレスの挿入は行わない。
局のビット位置は先頭からｉ番目というように、アドレ
ス情報とビット位置情報とを必ず一対の情報として各ス
レーブ局に付与することにすれば、ｉ番目とｉ−１番目
のスレーブ局との間にアドレスｉが重複したとき、ｉ−
１番目のスレーブ局はアドレス要求フレーム内のアドレ
ス情報は自局と一致してもシフトビットフレーム内の
“１”となっているビット位置がｉ番目であることか
ら、自局に対する問合わせではないことを認識し、アド
レス応答フレームに自局のアドレスの挿入は行わない。
【００１３】これにより、マスタ局はｉ−１番目のスレ
ーブ局からの回答が得られず、このスレーブ局のアドレ
スが誤っていることを認識することができる。
ーブ局からの回答が得られず、このスレーブ局のアドレ
スが誤っていることを認識することができる。
【００１４】
【実施例】本発明第一実施例の構成を図１および図２を
参照して説明する。図１は本発明第一実施例装置のブロ
ック構成図である。図２は制御信号のフレームフォーマ
ットを示す図である。
参照して説明する。図１は本発明第一実施例装置のブロ
ック構成図である。図２は制御信号のフレームフォーマ
ットを示す図である。
【００１５】本発明は、マスタ局１と、三局のスレーブ
局２１〜２３とがループ型伝送路に構成された通信パス
１０、２０、３０、４０で接続され、マスタ局１は、通
信に先立ってその宛先スレーブ局２１〜２３の接続状態
を確認するための制御信号を通信パス１０に送信する手
段としてアドレス要求フレーム挿入部１２、制御フレー
ム挿入部１３、同期フラグ挿入部１４と、通信パス１
０、２０、３０、４０を一巡した当該制御信号を受信す
る手段として同期フラグ検出部１５、アドレス応答フレ
ーム受信部１６とを備えたループ型伝送装置である。
局２１〜２３とがループ型伝送路に構成された通信パス
１０、２０、３０、４０で接続され、マスタ局１は、通
信に先立ってその宛先スレーブ局２１〜２３の接続状態
を確認するための制御信号を通信パス１０に送信する手
段としてアドレス要求フレーム挿入部１２、制御フレー
ム挿入部１３、同期フラグ挿入部１４と、通信パス１
０、２０、３０、４０を一巡した当該制御信号を受信す
る手段として同期フラグ検出部１５、アドレス応答フレ
ーム受信部１６とを備えたループ型伝送装置である。
【００１６】ここで、本発明の特徴とするところは、前
記制御信号は、宛先のスレーブ局２１〜２３を表示する
アドレス要求フレームＡＲと、ビットシフトフレームＢ
と、その宛先のスレーブ局が応答を表示するアドレス応
答フレームＡＡとを含み、マスタ局１は、送信時にビッ
トシフトフレームＢのその先頭ビットに符号“１”を送
信する手段としてビットシフトフレーム挿入部１１を備
え、三局のスレーブ局２１〜２３は、そのビットシフト
フレームＢを中継する毎にその符号“１”を１ビットづ
つ後にシフトさせる手段としてビットシフト部２１５を
備えたところにある。
記制御信号は、宛先のスレーブ局２１〜２３を表示する
アドレス要求フレームＡＲと、ビットシフトフレームＢ
と、その宛先のスレーブ局が応答を表示するアドレス応
答フレームＡＡとを含み、マスタ局１は、送信時にビッ
トシフトフレームＢのその先頭ビットに符号“１”を送
信する手段としてビットシフトフレーム挿入部１１を備
え、三局のスレーブ局２１〜２３は、そのビットシフト
フレームＢを中継する毎にその符号“１”を１ビットづ
つ後にシフトさせる手段としてビットシフト部２１５を
備えたところにある。
【００１７】アドレス要求フレームＡＲは、ビットシフ
トフレームＢと等しいビット数構成であり、マスタ局１
は、宛先のスレーブ局２１〜２３が通信パス１０、２
０、３０、４０のｉ番目に接続されている局であるとき
にはそのアドレス要求フレームＡＲのｉ番目に“１”を
送信する手段としてアドレス要求フレーム挿入部１２を
備え、スレーブ局２１〜２３は、受信する前記制御信号
のアドレス要求フレームＡＲとビットシフトフレームＢ
の内容が等しいときにアドレス応答フレームＡＡに応答
信号を送信する手段としてフレーム一致検出部２１８お
よびアドレス応答フレーム挿入部２１７を備えている。
トフレームＢと等しいビット数構成であり、マスタ局１
は、宛先のスレーブ局２１〜２３が通信パス１０、２
０、３０、４０のｉ番目に接続されている局であるとき
にはそのアドレス要求フレームＡＲのｉ番目に“１”を
送信する手段としてアドレス要求フレーム挿入部１２を
備え、スレーブ局２１〜２３は、受信する前記制御信号
のアドレス要求フレームＡＲとビットシフトフレームＢ
の内容が等しいときにアドレス応答フレームＡＡに応答
信号を送信する手段としてフレーム一致検出部２１８お
よびアドレス応答フレーム挿入部２１７を備えている。
【００１８】また、このアドレス応答フレーム挿入部２
１７は、応答信号を送信するときに前記制御信号の誤り
検出符号を設計する手段を備え、マスタ局１のアドレス
応答フレーム受信部１６には、その制御信号を受信した
ときにその誤り検出符号による信号の正否判断を実行す
る手段を備えている。
１７は、応答信号を送信するときに前記制御信号の誤り
検出符号を設計する手段を備え、マスタ局１のアドレス
応答フレーム受信部１６には、その制御信号を受信した
ときにその誤り検出符号による信号の正否判断を実行す
る手段を備えている。
【００１９】次に、本発明第一実施例の動作を説明す
る。通信網の立ち上げ時において、マスタ局１が３局の
スレーブ局２１〜２３に対し、アドレス確認を行うとき
に、マスタ局１では通信パス１０に図２に示すフレーム
フォーマットを有する制御信号を送出する。スレーブ局
２１では、同期フラグ検出部２１１でフレームの同期を
検出した後に、制御フレーム検出部２１２により、アド
レス検出モードであることを認識する。アドレス要求フ
レーム検出部２１３にてアドレス要求フレームＡＲを検
出し、ビットシフトフレーム検出部２１４にてビットシ
フトフレームＢをそれぞれ検出する。ここで、アドレス
要求フレームＡＲ内のデータは、３ビットの長さを有
し、例えばマスタ局１がｉ（ｉ＝１、２、３）番目のス
レーブ局２ｉに対し、アドレス確認を要求する場合は、
先頭からｉ番目のビットのみ“１”として、他はすべて
“０”とする。また、ビットシフトフレームＢ内のデー
タも３ビットの長さを有し、マスタ局１より出力され、
スレーブ局２１にて検出されるときは、先頭のみ“１”
であり、他は“０”である。この後、ビットシフトフレ
ームＢ内データは、ビットシフト部２１５において１ビ
ットシフトされ、ビットシフトフレーム挿入部２１６に
よってフレームフォーマットに対応する位置に挿入され
る。一方、アドレス要求フレームＡＲと、ビットシフト
フレームＢのデータは、それぞれフレーム一致検出部２
１８に入力され、比較された後で結果が一致すればスレ
ーブ局２１の有するアドレス値がアドレス応答フレーム
挿入部２１７によりフレームフォーマットの対応する位
置に挿入され、通信パス２０に出力される。
る。通信網の立ち上げ時において、マスタ局１が３局の
スレーブ局２１〜２３に対し、アドレス確認を行うとき
に、マスタ局１では通信パス１０に図２に示すフレーム
フォーマットを有する制御信号を送出する。スレーブ局
２１では、同期フラグ検出部２１１でフレームの同期を
検出した後に、制御フレーム検出部２１２により、アド
レス検出モードであることを認識する。アドレス要求フ
レーム検出部２１３にてアドレス要求フレームＡＲを検
出し、ビットシフトフレーム検出部２１４にてビットシ
フトフレームＢをそれぞれ検出する。ここで、アドレス
要求フレームＡＲ内のデータは、３ビットの長さを有
し、例えばマスタ局１がｉ（ｉ＝１、２、３）番目のス
レーブ局２ｉに対し、アドレス確認を要求する場合は、
先頭からｉ番目のビットのみ“１”として、他はすべて
“０”とする。また、ビットシフトフレームＢ内のデー
タも３ビットの長さを有し、マスタ局１より出力され、
スレーブ局２１にて検出されるときは、先頭のみ“１”
であり、他は“０”である。この後、ビットシフトフレ
ームＢ内データは、ビットシフト部２１５において１ビ
ットシフトされ、ビットシフトフレーム挿入部２１６に
よってフレームフォーマットに対応する位置に挿入され
る。一方、アドレス要求フレームＡＲと、ビットシフト
フレームＢのデータは、それぞれフレーム一致検出部２
１８に入力され、比較された後で結果が一致すればスレ
ーブ局２１の有するアドレス値がアドレス応答フレーム
挿入部２１７によりフレームフォーマットの対応する位
置に挿入され、通信パス２０に出力される。
【００２０】以上の処理は、同様に３局のスレーブ局２
１〜２３において実施されるが個々のスレーブ局２１〜
２３が有するアドレス値がいずれかのスレーブ局２１〜
２３と重複していた場合においても、１回のポーリング
シーケンスにおいて、アドレス応答フレームＡＡに自ア
ドレスを挿入するスレーブ局２１〜２３は唯一つに限定
される。
１〜２３において実施されるが個々のスレーブ局２１〜
２３が有するアドレス値がいずれかのスレーブ局２１〜
２３と重複していた場合においても、１回のポーリング
シーケンスにおいて、アドレス応答フレームＡＡに自ア
ドレスを挿入するスレーブ局２１〜２３は唯一つに限定
される。
【００２１】なお、以上の処理はスレーブ局２１〜２３
の数により、フレームフォーマットのビット長が長くな
るが、アドレス検出により正常なアドレスをマスタ局１
がアドレス応答フレーム受信部１６により認識した後
は、アドレス値を利用した効率のよいポーリングシーケ
ンスに移る。
の数により、フレームフォーマットのビット長が長くな
るが、アドレス検出により正常なアドレスをマスタ局１
がアドレス応答フレーム受信部１６により認識した後
は、アドレス値を利用した効率のよいポーリングシーケ
ンスに移る。
【００２２】次に、本発明第二実施例の動作を図３を参
照して説明する。図３は本発明第二実施例装置のブロッ
ク構成図である。本発明第二実施例装置は、スレーブ局
２１〜２３にアドレス設定記憶部２１９を設けている。
このアドレス設定記憶部２１９は、そのスレーブ局２１
〜２３に割当てられたアドレスを記憶している。アドレ
ス応答フレーム挿入部２１７は、アドレス設定記憶部２
１９およびビットシフトフレームＢの表示とが一致しな
いときにはアドレス応答フレームＡＡの送信を禁止する
手段を含んでいる。
照して説明する。図３は本発明第二実施例装置のブロッ
ク構成図である。本発明第二実施例装置は、スレーブ局
２１〜２３にアドレス設定記憶部２１９を設けている。
このアドレス設定記憶部２１９は、そのスレーブ局２１
〜２３に割当てられたアドレスを記憶している。アドレ
ス応答フレーム挿入部２１７は、アドレス設定記憶部２
１９およびビットシフトフレームＢの表示とが一致しな
いときにはアドレス応答フレームＡＡの送信を禁止する
手段を含んでいる。
【００２３】このように、あらかじめ割り当てられてい
る自局のアドレスも含めて比較対象とすることにより、
誤って割当てられたアドレス番号情報も含めて誤設定を
速やかに検出することができる。
る自局のアドレスも含めて比較対象とすることにより、
誤って割当てられたアドレス番号情報も含めて誤設定を
速やかに検出することができる。
【００２４】本発明実施例では説明を簡単にするため
に、スレーブ局２１〜２３を３局として説明したがスレ
ーブ局数に制限はない。
に、スレーブ局２１〜２３を３局として説明したがスレ
ーブ局数に制限はない。
【００２５】
【発明の効果】以上説明したように、本発明によればア
ドレスが重複するスレーブ局が存在しても、マスタ局か
らの１回のポーリングシーケンスでは、応答するスレー
ブ局が唯一つに限定されるため、重複するアドレス値を
有するスレーブ局を認識することができる。
ドレスが重複するスレーブ局が存在しても、マスタ局か
らの１回のポーリングシーケンスでは、応答するスレー
ブ局が唯一つに限定されるため、重複するアドレス値を
有するスレーブ局を認識することができる。
【００２６】特に、スレーブ局の数が固定的ではなく、
ネットワーク立ち上げ毎に各スレーブ局にアドレスを付
与するようなシステムにおいては、データ伝送の誤りを
防止する上で有用である。
ネットワーク立ち上げ毎に各スレーブ局にアドレスを付
与するようなシステムにおいては、データ伝送の誤りを
防止する上で有用である。
【図１】本発明第一実施例装置のブロック構成図。
【図２】データのフレームフォーマットの構成を示す
図。
図。
【図３】本発明第二実施例装置のブロック構成図。
【符号の説明】 １ マスタ局 １０、２０、３０、４０ 通信パス １１ ビットシフトフレーム挿入部 １２ アドレス要求フレーム挿入部 １３ 制御フレーム挿入部 １４ 同期フラグ挿入部 １５ 同期フラグ検出部 １６ アドレス応答フレーム受信部 ２１〜２３ スレーブ局 ２１１ 同期フラグ検出部 ２１２ 制御フレーム検出部 ２１３ アドレス要求フレーム検出部 ２１４ ビットシフトフレーム検出部 ２１５ ビットシフト部 ２１６ ビットシフトフレーム挿入部 ２１７ アドレス応答フレーム挿入部 ２１８ フレーム一致検出部 ２１９ アドレス設定記憶部
Claims (2)
- 【請求項１】 マスタ局と、複数のスレーブ局とがルー
プ型伝送路で接続され、前記マスタ局は、通信に先立っ
てその宛先スレーブ局の接続状態を確認するための制御
信号を前記ループ型伝送路に送信する手段と、そのルー
プ型伝送路を一巡した当該制御信号を受信する手段とを
備えたループ型伝送装置において、 前記制御信号は、宛先スレーブ局を表示するアドレス要
求フレームと、ビットシフトフレームと、その宛先スレ
ーブ局が応答を表示するアドレス応答フレームとを含
み、前記アドレス要求フレームは、前記ビットシフトフレー
ムと等しいビット数構成であり、 前記マスタ局は、送信時に前記ビットシフトフレームの
その先頭ビットに符号“１”を送信する手段と、宛先ス
レーブ局が前記ループ型伝送路のｉ番目に接続されてい
る局であるときにはそのアドレス要求フレームのｉ番目
に“１”を送信する手段とを備え、 前記複数のスレーブ局は、そのビットシフトフレームを
中継する毎にその符号“１”を１ビットづつ後にシフト
させる手段を備え、 前記宛先スレーブ局は、受信する制御信号の前記アドレ
ス要求フレームと前記ビットシフトフレームの内容が等
しいときに前記アドレス応答フレームに応答信号を送信
する手段を備え、 この応答信号を送信する手段は、応答信号を送信すると
きに前記制御信号の誤り検出符号を設計する手段を備
え、 前記マスタ局には、その制御信号を受信したときにその
誤り検出符号による信号の正否判断を実行する手段を備
えた ことを特徴とするループ型伝送路。 - 【請求項２】 前記応答信号を送信する手段は、そのス
レーブ局が前記ループ型伝送路の何番目に接続されてい
るかを設定する手段と、この設定する手段と前記ビット
シフトフレームの表示とが一致しないときには前記応答
フレームの送信を禁止する手段とを含む請求項１記載の
ループ型伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5159197A JP2576364B2 (ja) | 1993-06-29 | 1993-06-29 | ループ型伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5159197A JP2576364B2 (ja) | 1993-06-29 | 1993-06-29 | ループ型伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07143150A JPH07143150A (ja) | 1995-06-02 |
| JP2576364B2 true JP2576364B2 (ja) | 1997-01-29 |
Family
ID=15688449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5159197A Expired - Lifetime JP2576364B2 (ja) | 1993-06-29 | 1993-06-29 | ループ型伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576364B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57168555A (en) * | 1981-04-10 | 1982-10-16 | Fujitsu Ltd | Detecting system for overlapped setting of node number in loop network system |
| JPS63258134A (ja) * | 1987-04-15 | 1988-10-25 | Mitsubishi Electric Corp | ル−プ伝送網における被監視局の接続位置検索方式 |
-
1993
- 1993-06-29 JP JP5159197A patent/JP2576364B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07143150A (ja) | 1995-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4988990A (en) | Dual master implied token communication system | |
| US5122794A (en) | Dual master implied token communication system | |
| EP0228078B1 (en) | Limited multicast communication method and communication network system realizing the method | |
| US5166678A (en) | Dual master implied token communication system | |
| JP2576364B2 (ja) | ループ型伝送装置 | |
| EP0830766B1 (en) | A digital data bus system including arbitration | |
| JP3164402B2 (ja) | 多重伝送方式 | |
| US6026094A (en) | Digital data bus system including arbitration | |
| JP2000269988A (ja) | 同報通信データ転送システム | |
| JPH02148936A (ja) | 多重伝送装置 | |
| JP2644558B2 (ja) | 通信装置の試験装置および試験方法 | |
| JP3180594B2 (ja) | フレームアドレス一致検出方式 | |
| JPH04124933A (ja) | 順次同報データ検証方式 | |
| JP2870283B2 (ja) | アンダーラン検出方法 | |
| JP2775016B2 (ja) | 通信端末 | |
| JPH0784897A (ja) | 機器間のデータ転送に好適な情報処理システム | |
| JP3510810B2 (ja) | 調歩同期式通信方式及び調歩同期式通信装置 | |
| JPH05103033A (ja) | 同報通信方式及びそれに使用される同報通信応答回路 | |
| JP2000293454A (ja) | データ通信装置、データ通信方法、および記録媒体 | |
| JPH04150539A (ja) | 通信のプリアンブル検出装置 | |
| JPH05160836A (ja) | ローカルエリアネットワークの折返し試験方式 | |
| JPS6238637A (ja) | マルチドロツプにおける伝送制御方式 | |
| JPH03267845A (ja) | データ伝送システム | |
| JPS6161147B2 (ja) | ||
| JPH03254539A (ja) | データ伝送方式 |