JPS581235A - 通信バスデ−タ転送方式 - Google Patents
通信バスデ−タ転送方式Info
- Publication number
- JPS581235A JPS581235A JP56099477A JP9947781A JPS581235A JP S581235 A JPS581235 A JP S581235A JP 56099477 A JP56099477 A JP 56099477A JP 9947781 A JP9947781 A JP 9947781A JP S581235 A JPS581235 A JP S581235A
- Authority
- JP
- Japan
- Prior art keywords
- data
- side communication
- communication control
- transfer
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明ハ、通信パスを介して通信制御装置間でデータを
転送する通信パスデータ転送方式に関するものである。
転送する通信パスデータ転送方式に関するものである。
通信パスに複数の通傷制御ｌ装置が接続され、送信側の
通信制御装置が受信側通信制御５Ｉｌ１１を指定してデ
ータを転送する場合、従来は第１ｓに示すよ５に、送信
側通信制御装置ＣＣＵ１から通信パスを介して受信側通
信制御装置ＣＣＵ２へ転送ブロック単位でデータＤを転
送し、受信側通信制ｍｗｉ置ＣＣＵ２は誤りの有無を示
すアンチ情報Ａを送信側通信制御装置ＣＣＵ１へ返送す
る。送信側通信制御装置ＣＣＵ１は誤り無しのアン葉情
報ムを受信すると次のデータＤを転送する。゛従って、
データＤの転送に要する時間とアンチ情報ムの転送に要
する時間との和の時間を、転送回数倍した時間を全デー
タの転送に要することになる。
通信制御装置が受信側通信制御５Ｉｌ１１を指定してデ
ータを転送する場合、従来は第１ｓに示すよ５に、送信
側通信制御装置ＣＣＵ１から通信パスを介して受信側通
信制御装置ＣＣＵ２へ転送ブロック単位でデータＤを転
送し、受信側通信制ｍｗｉ置ＣＣＵ２は誤りの有無を示
すアンチ情報Ａを送信側通信制御装置ＣＣＵ１へ返送す
る。送信側通信制御装置ＣＣＵ１は誤り無しのアン葉情
報ムを受信すると次のデータＤを転送する。゛従って、
データＤの転送に要する時間とアンチ情報ムの転送に要
する時間との和の時間を、転送回数倍した時間を全デー
タの転送に要することになる。
本発明は、比較的転送データ量が少ない場合に於いて、
全データの受信終了時にのみアンチ情報を送出すること
により、全データの転送に要する時間を短縮することを
目的とするものである。以下実施例について詳細に説明
する・ 、 第２図は本発明の詳細な説明画であり、送信側通
信制御装置ＣＣＵ１から転送ブロック単位のデ−タＤを
通信パスを介して受信側通信制御装置ＣＣＵ２へ、受信
処理に要する時間間隔をおいて転送する。受信−個通信
制御装置ＣＣＵ２は、データＤの受信側に誤リゾニック
を行ない、その結果に応じて全データ受信後にアンチ情
報Ａを送信側通信制御装置ＣＣＵ１へ転送する。
全データの受信終了時にのみアンチ情報を送出すること
により、全データの転送に要する時間を短縮することを
目的とするものである。以下実施例について詳細に説明
する・ 、 第２図は本発明の詳細な説明画であり、送信側通
信制御装置ＣＣＵ１から転送ブロック単位のデ−タＤを
通信パスを介して受信側通信制御装置ＣＣＵ２へ、受信
処理に要する時間間隔をおいて転送する。受信−個通信
制御装置ＣＣＵ２は、データＤの受信側に誤リゾニック
を行ない、その結果に応じて全データ受信後にアンチ情
報Ａを送信側通信制御装置ＣＣＵ１へ転送する。
第３図は送信側通信制御装置ＣＣＵ１と受信側通信制御
装置ＣＣＵ２との要部ブロック線図であり、１はオーダ
作成部、２はバッフアメモジ、Ｓはメモリ制御回路、４
はデータ転送制御回路、５はアンチ情報受信回路、６は
オーダデコーダ、７はデータ転送制御回路、８はバッフ
アメモジ、９はメモリ制御回路、１０はパリテイデエツ
ク″ｖ’ｌ！、１１はパラティエラー記憶用のフリップ
フロップ、１２はアンド回路である。
装置ＣＣＵ２との要部ブロック線図であり、１はオーダ
作成部、２はバッフアメモジ、Ｓはメモリ制御回路、４
はデータ転送制御回路、５はアンチ情報受信回路、６は
オーダデコーダ、７はデータ転送制御回路、８はバッフ
アメモジ、９はメモリ制御回路、１０はパリテイデエツ
ク″ｖ’ｌ！、１１はパラティエラー記憶用のフリップ
フロップ、１２はアンド回路である。
送信側通信制御ｇ１１ＣＣＵ１のデータ転送制御回路４
からの制御信号により、オーダ作成部１からデータ転送
、転送終了等のオーダが送出され、受信側通信制御装置
ＣＣＵ２のオーダデコード６によりデコードされる。デ
ータ転送オーダによりデータ転送制御回路７が起動され
、メモ１制御回路９の制御が行なわれる。又データ転送
制御回路４からの同期クロツタが受信側通信制ｍ装置Ｃ
ＣＵ２のメモリ制御回路伊とブリッププロップ１１に加
えられる。このフ争ツブ′ｊａツブ１１は例えばＪ−に
フッツブプロップとし、クロック端子Ｋ１１ｌｌ述の同
期り１ツクを加え、Ｊ端子にパッチイブニック回路１０
の出力信号を加え、Ｘ端子を接地し、Ｑ端子の出力をア
ンド回路１２に加える構成とすることができる。
からの制御信号により、オーダ作成部１からデータ転送
、転送終了等のオーダが送出され、受信側通信制御装置
ＣＣＵ２のオーダデコード６によりデコードされる。デ
ータ転送オーダによりデータ転送制御回路７が起動され
、メモ１制御回路９の制御が行なわれる。又データ転送
制御回路４からの同期クロツタが受信側通信制ｍ装置Ｃ
ＣＵ２のメモリ制御回路伊とブリッププロップ１１に加
えられる。このフ争ツブ′ｊａツブ１１は例えばＪ−に
フッツブプロップとし、クロック端子Ｋ１１ｌｌ述の同
期り１ツクを加え、Ｊ端子にパッチイブニック回路１０
の出力信号を加え、Ｘ端子を接地し、Ｑ端子の出力をア
ンド回路１２に加える構成とすることができる。
転送データはバッフアメモジ２に格納されており、メモ
１制御回路３の制御によって順次読出されて転送ブロッ
ク単位でデー！が受信側通信制御装置ＣＣＵ２に転送さ
れ、メモリ制御回路９の制御によってバッフアメモジ８
に格納され、同時にパッチイブニック回路１０によりデ
エックされる。
１制御回路３の制御によって順次読出されて転送ブロッ
ク単位でデー！が受信側通信制御装置ＣＣＵ２に転送さ
れ、メモリ制御回路９の制御によってバッフアメモジ８
に格納され、同時にパッチイブニック回路１０によりデ
エックされる。
デエック結果誤りがあると、フリップフロップ１１がセ
ットされる。
ットされる。
複数回の転送ブロック単位のデータが転送され、オーダ
作成部１から転Ｒ＃Ｉ了オーダが送出されると、オーダ
デコーダ６のデコード出力がアンド回路１２に加えられ
、総てのデータに誤りがなければ、フッツブプロップ１
１はセットされないので、アンチ情報は″０”となり、
送信側通信制御装置ＣＣＵ１のアンチ情報受信回路５で
受信され、データ転送制御回路４に通知されて、データ
転送が終結する。又誤りがあった場合、フリップフロッ
プ１１がセットされるので、アンチ情報は“１＃となり
、アンチ情報受信回路５で受信してデータ転送制御回路
に通知することにより、データの再送処理が行なわれ、
アンチ情報送出後のフリップフロップはツセットされる
。
作成部１から転Ｒ＃Ｉ了オーダが送出されると、オーダ
デコーダ６のデコード出力がアンド回路１２に加えられ
、総てのデータに誤りがなければ、フッツブプロップ１
１はセットされないので、アンチ情報は″０”となり、
送信側通信制御装置ＣＣＵ１のアンチ情報受信回路５で
受信され、データ転送制御回路４に通知されて、データ
転送が終結する。又誤りがあった場合、フリップフロッ
プ１１がセットされるので、アンチ情報は“１＃となり
、アンチ情報受信回路５で受信してデータ転送制御回路
に通知することにより、データの再送処理が行なわれ、
アンチ情報送出後のフリップフロップはツセットされる
。
以上説明したよ５に、本発明は、送信側通信制御装置Ｃ
ＣＵ１から受信側通信制御装置ＣＣＵ２へ転送ブロック
単位でデータを、受信側通信制御装置ＣＣＵ２の受信処
理に要する時間間隔をおいて連続的に転送し、受信側通
信制ｍ装置ＣＣＵ２に於いて受信データの誤リゾニック
結果をフッツブプロップ１１等の記憶手段で記憶してお
き、全データの転送終了により、記憶内容をアンチ情報
として送信側通信制御装置ＣＣＵ１へ返送するものであ
り、例えば転送ブロック単位のデータの転送時間なＴ、
、アンチ情報の転送時間をＴＩとし、ｎブロック分のデ
ータを転送する場合、従来例の如く送信側通信制御装置
ＣＣＵ１がアンチ情報を受信して誤り無しを確認する毎
にデータ送出を行な５ときは全データの転送時間はａ（
Ｔ・＋’Ｉ’ｔ）となり、本発明の如くデータ転送終了
によりアンチ情報を返送する場合は、ｍＴ・＋Ｔ息とな
るから、本発明によれば（ｆｉ−１）Ｔｓだけ転送時間
を短縮することができることになる。
ＣＵ１から受信側通信制御装置ＣＣＵ２へ転送ブロック
単位でデータを、受信側通信制御装置ＣＣＵ２の受信処
理に要する時間間隔をおいて連続的に転送し、受信側通
信制ｍ装置ＣＣＵ２に於いて受信データの誤リゾニック
結果をフッツブプロップ１１等の記憶手段で記憶してお
き、全データの転送終了により、記憶内容をアンチ情報
として送信側通信制御装置ＣＣＵ１へ返送するものであ
り、例えば転送ブロック単位のデータの転送時間なＴ、
、アンチ情報の転送時間をＴＩとし、ｎブロック分のデ
ータを転送する場合、従来例の如く送信側通信制御装置
ＣＣＵ１がアンチ情報を受信して誤り無しを確認する毎
にデータ送出を行な５ときは全データの転送時間はａ（
Ｔ・＋’Ｉ’ｔ）となり、本発明の如くデータ転送終了
によりアンチ情報を返送する場合は、ｍＴ・＋Ｔ息とな
るから、本発明によれば（ｆｉ−１）Ｔｓだけ転送時間
を短縮することができることになる。
第１図は従来のデータ転送説明図、第２図は本発明の実
施例のデータ転送説明図、第３図は本発明の実施例の要
部ブロック線図である。 ＣＣＵｌは送信側通信制御装置、ＣＣＵ２は受信側通信
制御装置、１はオーダ作成部、２，８はバッファメモ９
、！、？はメモリ制御回路、４．７はデータ転送制御回
路、５はアンチ情報受信回路、６はオーダデコーダ、１
０はパツテイデエツク回路、１１はプリップフロップで
ある。 特許出願人 富士通株式会社 代理人弁理士 玉蟲久五部 外Ｓ名 菓１図 第２図 第３図
施例のデータ転送説明図、第３図は本発明の実施例の要
部ブロック線図である。 ＣＣＵｌは送信側通信制御装置、ＣＣＵ２は受信側通信
制御装置、１はオーダ作成部、２，８はバッファメモ９
、！、？はメモリ制御回路、４．７はデータ転送制御回
路、５はアンチ情報受信回路、６はオーダデコーダ、１
０はパツテイデエツク回路、１１はプリップフロップで
ある。 特許出願人 富士通株式会社 代理人弁理士 玉蟲久五部 外Ｓ名 菓１図 第２図 第３図
Claims (1)
- 複数の通信制御装置を通信パスにより接続し、該通信パ
スを介して送信側通信制御装置から受信−通信制御装置
にデータを転送する通信パスデータ転送方式に於いて、
前記送信側通信制御装置から前記受信側通信制御装置へ
転送ブロック単位でデータを、前記受信側通信制御装置
の受信処理に要する時間間隔をおいて連続的に転送し、
前記受信側通信制御装置に於いて受信データの誤りチェ
ック結果を記憶しておき、全データの転送終了により記
憶内容をアンチ情報として前記送信側通信制御装置に返
送することを特徴とする通信パスデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099477A JPS581235A (ja) | 1981-06-26 | 1981-06-26 | 通信バスデ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099477A JPS581235A (ja) | 1981-06-26 | 1981-06-26 | 通信バスデ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS581235A true JPS581235A (ja) | 1983-01-06 |
Family
ID=14248385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56099477A Pending JPS581235A (ja) | 1981-06-26 | 1981-06-26 | 通信バスデ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581235A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01157647A (ja) * | 1987-12-15 | 1989-06-20 | Nippon Steel Corp | シリアル伝送方式 |
| JPH06223015A (ja) * | 1993-01-27 | 1994-08-12 | Nec Corp | 情報処理装置 |
-
1981
- 1981-06-26 JP JP56099477A patent/JPS581235A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01157647A (ja) * | 1987-12-15 | 1989-06-20 | Nippon Steel Corp | シリアル伝送方式 |
| JPH06223015A (ja) * | 1993-01-27 | 1994-08-12 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS602813B2 (ja) | コンピュ−タ間通信方法及びそのシステム | |
| US5574865A (en) | System for data transfer protection during module connection/disconnection onto live bus | |
| JPS6043767A (ja) | インタ−フエ−ス回路 | |
| US5128666A (en) | Protocol and apparatus for a control link between a control unit and several devices | |
| JPH0691513B2 (ja) | データ伝送誤り検出方式 | |
| EP0034776A1 (en) | Diagnostic circuit for PCM connection networks | |
| JPS581235A (ja) | 通信バスデ−タ転送方式 | |
| US3428944A (en) | Error correction by retransmission | |
| JPS5829243A (ja) | 伝送システムの信号監視装置 | |
| JPS59195736A (ja) | 通信制御装置 | |
| KR0154470B1 (ko) | 보조제어장치와 외부장치간 정합회로 | |
| JPH0344465B2 (ja) | ||
| JP2843449B2 (ja) | データ転送装置 | |
| JPS60167052A (ja) | デ−タ転送方法 | |
| JP2644558B2 (ja) | 通信装置の試験装置および試験方法 | |
| JPH0234518B2 (ja) | ||
| JPS63136851A (ja) | デ−タ通信装置 | |
| JPH02264531A (ja) | データ通信方式 | |
| JPS58181131A (ja) | デ−タ転送方式 | |
| JPS60198931A (ja) | デ−タ通信方式 | |
| JPS61131632A (ja) | 多重伝送のデ−タフオ−マツト方式 | |
| JPS6242259A (ja) | プロセツサ間デ−タ転送方法 | |
| JPH01158554A (ja) | Ｄｍａ装置を備えたデータ処理システム | |
| JPS62217743A (ja) | 通信制御方式 | |
| JPS60114050A (ja) | デ−タ受信監視装置 |