JPS58181131A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS58181131A JPS58181131A JP57063395A JP6339582A JPS58181131A JP S58181131 A JPS58181131 A JP S58181131A JP 57063395 A JP57063395 A JP 57063395A JP 6339582 A JP6339582 A JP 6339582A JP S58181131 A JPS58181131 A JP S58181131A
- Authority
- JP
- Japan
- Prior art keywords
- data
- tag line
- register
- tag
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1695—Error detection or correction of the data by redundancy in hardware which are operating with time diversity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
- G06F11/167—Error detection by comparing the memory output
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野の説明〕
本発明は、タグ線によってパスライン上のデータを確定
させてデータ転送を行うデータ転送方式〔従来技術の説
明〕 従来、データ処理装置間でのデータ転送は１本のタグ線
により行われ、パスライン上のデータが確定されると転
送データ数だけタグ線上に引取要求信号を送出すること
か行われている。また、パスライン上のデータ保証のた
めに送信側装置はデータビットにパリティビットを付加
して送信１〜、受信側装置はデータ受信時にパリティチ
ェックを行っている。さらに、パスライン上の雑音ビッ
トの混入によりパリティチェックではデータ誤りを完全
に検出できない場合もあり、ソフトウェア等の手段によ
り受信装置からの転送データの読出し全行い送信側と受
信側との転送データの一致確認を行っている。
させてデータ転送を行うデータ転送方式〔従来技術の説
明〕 従来、データ処理装置間でのデータ転送は１本のタグ線
により行われ、パスライン上のデータが確定されると転
送データ数だけタグ線上に引取要求信号を送出すること
か行われている。また、パスライン上のデータ保証のた
めに送信側装置はデータビットにパリティビットを付加
して送信１〜、受信側装置はデータ受信時にパリティチ
ェックを行っている。さらに、パスライン上の雑音ビッ
トの混入によりパリティチェックではデータ誤りを完全
に検出できない場合もあり、ソフトウェア等の手段によ
り受信装置からの転送データの読出し全行い送信側と受
信側との転送データの一致確認を行っている。
このような従来方式では結果的に２度のデータ転送と一
致確認動作とが必要であり、ソフトウェアへの負担と２
倍の転送時間を要する欠点がある。
致確認動作とが必要であり、ソフトウェアへの負担と２
倍の転送時間を要する欠点がある。
本発明はこの点を改良するもので、２本のタグ線によっ
て同一データを２度転送することにより、パスライン上
におけるデータ誤り全ソフトウェア等の手段を用いるこ
となく完全に検出することのできるデータ転送方式を提
供すること全目的とする。
て同一データを２度転送することにより、パスライン上
におけるデータ誤り全ソフトウェア等の手段を用いるこ
となく完全に検出することのできるデータ転送方式を提
供すること全目的とする。
本発明は、自装置が受信装置である場合に、送信装置か
らの第一のタグ線によりパスライン上のデータを記憶す
る第一の受信用バッファレジスタと、第二のタグ線によ
り再度パスライン上の前記ブータラ配憶する第二の受信
用バッファレジスタと、パスライン十におけるデータ誤
りを検出するために前配両バッファレジスタ出力の一致
確認動作うための比較回路と、自装置が送信装置である
場合に、転送データ全送信用バッファレジスタにセット
したことにより受信装置に対［７バスライン上のデータ
をとりこむことを要求する第三のタグ線と前記タグ線信
号全入力としである一定時間の信号遅延を行わせる遅延
回路と、前記回路の出力であり再度パスライン上のデー
タをとりこむことを要求する第四のタグ線と全備えたこ
とを特徴とする。
らの第一のタグ線によりパスライン上のデータを記憶す
る第一の受信用バッファレジスタと、第二のタグ線によ
り再度パスライン上の前記ブータラ配憶する第二の受信
用バッファレジスタと、パスライン十におけるデータ誤
りを検出するために前配両バッファレジスタ出力の一致
確認動作うための比較回路と、自装置が送信装置である
場合に、転送データ全送信用バッファレジスタにセット
したことにより受信装置に対［７バスライン上のデータ
をとりこむことを要求する第三のタグ線と前記タグ線信
号全入力としである一定時間の信号遅延を行わせる遅延
回路と、前記回路の出力であり再度パスライン上のデー
タをとりこむことを要求する第四のタグ線と全備えたこ
とを特徴とする。
本発明の一実施例を図面に基づいて説明する。
第１図は、本発明一実施例の要部ブロック構成図である
。第１図は自装置内に送信部および受信部全備えている
。第１図で、１はデータバス、２は他装置からの第１の
タグ線、３は他装置からの第２のタグ線、４は他装置へ
の第１のタグ線、５は他装置への第２のタグ′ｍをそれ
ぞれ示す。
。第１図は自装置内に送信部および受信部全備えている
。第１図で、１はデータバス、２は他装置からの第１の
タグ線、３は他装置からの第２のタグ線、４は他装置へ
の第１のタグ線、５は他装置への第２のタグ′ｍをそれ
ぞれ示す。
このデータバス１からのデータを、受信用バッファレジ
スタ６および７にそれぞれ導く。また、受信用バンファ
レジスタ６のラッチパルス入力端子に上記他装置からの
第１のタグ線を接続し、受（１バツフアレジスタ７のラ
ッチパルス入力端子に上記他装置からの第２のタグ線を
接続する。この受信用バッファレジスタ６および７の出
力を比較回路８の入力端子にそれぞれ導く。また、受信
用バンファレジスタ６の出力を外部のデータ処理装置に
導く。
スタ６および７にそれぞれ導く。また、受信用バンファ
レジスタ６のラッチパルス入力端子に上記他装置からの
第１のタグ線を接続し、受（１バツフアレジスタ７のラ
ッチパルス入力端子に上記他装置からの第２のタグ線を
接続する。この受信用バッファレジスタ６および７の出
力を比較回路８の入力端子にそれぞれ導く。また、受信
用バンファレジスタ６の出力を外部のデータ処理装置に
導く。
転送データバスＩＯの出力を転送用バンファレジスタ１
１に導き、この出力を上記データバスｌに導く。
１に導き、この出力を上記データバスｌに導く。
また、ストローブ信号が入力する信号線１２を上記転送
用バッファレジスタ１１のランチパルス入力端子および
バスドライバ１３の入力端子にそれぞれ導き、このバス
ドライバ１３の出力を上記他装置への第１のタグ線４に
導く。また、信号線１２を遅延回路１４の入力端子に接
続し、この出力をバスドライバ１５０入力端子に導き、
この出力を上記他装置への第２のタグ線５に導く。
用バッファレジスタ１１のランチパルス入力端子および
バスドライバ１３の入力端子にそれぞれ導き、このバス
ドライバ１３の出力を上記他装置への第１のタグ線４に
導く。また、信号線１２を遅延回路１４の入力端子に接
続し、この出力をバスドライバ１５０入力端子に導き、
この出力を上記他装置への第２のタグ線５に導く。
第２図は、第１図にＸ印で示した点の入力あるいは出力
波形を示す動作タイムチャートである。
波形を示す動作タイムチャートである。
第２図は、受信動作のタイムチャートラ示ｊ７ている。
このような回路構成で、最初に自装置が送信側として動
作する場合について説明する。外部のデータ処理装置か
ら転送データバスＩＯで送られてくる転送データＤは信
号線１２からのストローブ信号Ｓ［より転送用バッファ
レジスタ１１にセットされデータバス１上に送出される
。同時に、ストローブ信号Ｓが受信側に対してデータバ
ス１上に確定した転送データＤの受信を要求するために
、バスドライバ１３ヲ駆動しバス上の第１のタグ線４十
に送信される。
作する場合について説明する。外部のデータ処理装置か
ら転送データバスＩＯで送られてくる転送データＤは信
号線１２からのストローブ信号Ｓ［より転送用バッファ
レジスタ１１にセットされデータバス１上に送出される
。同時に、ストローブ信号Ｓが受信側に対してデータバ
ス１上に確定した転送データＤの受信を要求するために
、バスドライバ１３ヲ駆動しバス上の第１のタグ線４十
に送信される。
さらに、ストローブ信号Ｓは遅延回路１４により一定時
間（時間設定は任意に可能）信号遅延された後に、バス
ドライバ１５を駆動して受信側に対して再度データバス
１上に送出されている転送データＤの受信全要求するた
めに、バス上の第２０りグ線５上に送信される。
間（時間設定は任意に可能）信号遅延された後に、バス
ドライバ１５を駆動して受信側に対して再度データバス
１上に送出されている転送データＤの受信全要求するた
めに、バス上の第２０りグ線５上に送信される。
次に、自装置が受信側として動作する場合について説明
する。外部送信装ｆｉｔ内の転送用バツファレジヌタに
転送データがセットされ、送信側からのタグｌＲ２によ
りデータバス１上に確定された転送データの受信全要求
してきた場合には、転送ブールｈ受ｉ＝用バッファレジ
スタ６に格納される。
する。外部送信装ｆｉｔ内の転送用バツファレジヌタに
転送データがセットされ、送信側からのタグｌＲ２によ
りデータバス１上に確定された転送データの受信全要求
してきた場合には、転送ブールｈ受ｉ＝用バッファレジ
スタ６に格納される。
さらに、外部送信装置が第１のタグ線２の遅延信号全第
２のタグ線３により、再度テータバスｌ上の一ヒ記転送
データの受信を要求［７てきた場合には、転送データは
受信用バンファレジスタ７に格納される。第１および第
２のタグ線２および３により転送データの受信が完了す
ると、受信用バッファ１／ジスタロおよび７の内容が比
較回路８で一致確認される。データバス１＋でのデータ
誤りが検出された場合には、エラ検出信号ｆにより外部
データ処理装置にエラー報告される。また、受信テーク
として受信用バンファレジスタ６の出力が外部データ処
理装置で使用される。
２のタグ線３により、再度テータバスｌ上の一ヒ記転送
データの受信を要求［７てきた場合には、転送データは
受信用バンファレジスタ７に格納される。第１および第
２のタグ線２および３により転送データの受信が完了す
ると、受信用バッファ１／ジスタロおよび７の内容が比
較回路８で一致確認される。データバス１＋でのデータ
誤りが検出された場合には、エラ検出信号ｆにより外部
データ処理装置にエラー報告される。また、受信テーク
として受信用バンファレジスタ６の出力が外部データ処
理装置で使用される。
以上説明したように本発明によれば、２本のタグ線と２
個のｔ／レジスタを備え、データバス−トの転送データ
をタグ線から一定時間間隔を有して送出されるデータ引
を要求信号に応じてそれぞれ上記レジスタに格納しこの
内容を比較することとした。
個のｔ／レジスタを備え、データバス−トの転送データ
をタグ線から一定時間間隔を有して送出されるデータ引
を要求信号に応じてそれぞれ上記レジスタに格納しこの
内容を比較することとした。
したがって、パスライン上のデータ誤りを正確に検出す
ることができ、しかも装置も複雑とならず、ソフトウェ
アの負担も軽減することができる等の効果を有する。
ることができ、しかも装置も複雑とならず、ソフトウェ
アの負担も軽減することができる等の効果を有する。
第１図は本発明一実施例の要部ブロック構成図。
第２図は上記実施例の受信時の動作タイムチャート。
ｌ・・・データバス、２・・・他装置からの第１のタグ
線、３・・・他装置からの第２のタグ線、４・・・他装
置への第１のタグ線、５・・・他装置への第２のタグ線
、６．７・・・受信用バッファレジスタ、８・・・比較
回路、１１・・・転送用バンファレジスタ、１３．１５
・・・バスドライバ、１４・・・遅延回路。 特許出願人 日本電気株式会社１、 兇 １ 図
線、３・・・他装置からの第２のタグ線、４・・・他装
置への第１のタグ線、５・・・他装置への第２のタグ線
、６．７・・・受信用バッファレジスタ、８・・・比較
回路、１１・・・転送用バンファレジスタ、１３．１５
・・・バスドライバ、１４・・・遅延回路。 特許出願人 日本電気株式会社１、 兇 １ 図
Claims (1)
- （１） 送信俳装置と受信側装置と全接続するデータ
バスと、タグ線とを備え、上記送信側装置から上記デー
タバス全弁して送出されるデータを上記タグ線に送出さ
れるデータ引取要求信号に応じて受信側装置で受信する
データ転送方式において、上記タグ線が第一のタグ線お
よび第二のタグ線を含み、受信側装置に、上記第一のタ
グ線に接続された第一のレジスタと、上記第二のタグ線
に接続された第二のレジスタと、上記第一および第二の
レジスタの出力がそれぞれ導かれた比較回路とを備え、
送信側装置には、上記第二のタグ線に接続された遅延回
路を備え、上記第一のタグ線にデータ引取要求信号が送
出されたとき上記データバスを介して送出されるデータ
を上記第一のレジスタに格納し、上記第二のタグ線に上
記遅延回路で遅延された上記データ引取要求信号が送出
されたとき一ヒ記データを上記第二のレジスタに格納し
、この第一および第二のレジスタに格納されたデータ内
容を上記比較回路で比較するよう圧制御されることを特
徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57063395A JPS58181131A (ja) | 1982-04-15 | 1982-04-15 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57063395A JPS58181131A (ja) | 1982-04-15 | 1982-04-15 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58181131A true JPS58181131A (ja) | 1983-10-22 |
Family
ID=13228071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57063395A Pending JPS58181131A (ja) | 1982-04-15 | 1982-04-15 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58181131A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4951819A (ja) * | 1972-09-19 | 1974-05-20 |
-
1982
- 1982-04-15 JP JP57063395A patent/JPS58181131A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4951819A (ja) * | 1972-09-19 | 1974-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5758073A (en) | Serial interface between DSP and analog front-end device | |
| AU617446B2 (en) | Improved parity checking apparatus | |
| JPH025665A (ja) | アダプタ | |
| US4954983A (en) | Data driver for multiple mode buffered processor-peripheral data transfer with selective return of data to processor | |
| JPS58181131A (ja) | デ−タ転送方式 | |
| US4744024A (en) | Method of operating a bus in a data processing system via a repetitive three stage signal sequence | |
| JPS5936837A (ja) | デ−タ転送方式 | |
| JP2764452B2 (ja) | バス転送応答方法 | |
| US4855948A (en) | Bypass booster mechanisms for the line scanners of a communication controller | |
| JPS61237544A (ja) | 非同期シリアル伝送方式 | |
| EP0132645A2 (en) | Method and apparatus for facilitating collision detection | |
| JP2731878B2 (ja) | 通信装置 | |
| JPH01147765A (ja) | データ転送制御装置 | |
| JPS581235A (ja) | 通信バスデ−タ転送方式 | |
| JPS5918897B2 (ja) | 送信局における伝送結果判定装置 | |
| JPS63161741A (ja) | デ−タ伝送システム | |
| SU1300482A1 (ru) | Устройство дл сопр жени ЭВМ с абонентом | |
| JPH0276339A (ja) | 伝送制御システム | |
| EP0265571B1 (en) | Receive and transmit mechanisms for the line scanners of a communication controller | |
| JP2949118B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
| JPS63260235A (ja) | 送信制御方式 | |
| JPS5987528A (ja) | 連結デ−タの保証方式 | |
| JPH0231828B2 (ja) | ||
| JPS5814105B2 (ja) | 半二重伝送方式 | |
| JPS6154521A (ja) | デ−タ伝送方法 |