JPH0276339A - 伝送制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は複、数の伝送装置間に接続された共通のイン
タフェース・バスにより、各装置間のデータ伝送を制御
する伝送制御システムに関するものである。

（従来の技術） 第２図は、従来の伝送制御システムの一例を示すもので
、図中、（１）はデータの送信装置又は受信装置となり
得る伝送装置、（２）は他の伝送装置（１）へ信号を出
力するためのドライバ、（３）　は他の伝送装置（１）
からの信号を入力するためのレシーバ、（４）は上記ド
ライバ（２）とレシーバ（３）とをベアにした送受信回
路、（５）は送信線（９）の送信信号の有無を検出し受
信線（ｌＯ）へ送信信号に対する応答としての受信信号
を出力するための同期回路、（６）は伝送装置（１）の
各々に別々に割当てられたアドレスを発生するアドレス
発生器、（７）は複数の信号線で構成されたデータ線（
１１）上のデータとアドレス発生器（６）の内容とを比
較し両者が等しいか否かを出力する比較器、（８）は同
期回路（５）から受信線（１０）への受信信号出力時に
比較器（７）の出力状態を保持する一時記憶回路として
のラッチである。

従来の伝送制御システムは上記のように構成され、送信
線（９）とデータ線（１１）とを使ってデータを送信す
る場合、送信できるのは、伝送装置（１）間では同時に
１台のみであり、そのとき他の伝送装置（１）はデータ
受信状態となる。

データ送信状態となった伝送装置（１）は、データ線（
１１）にデータを乗せ、送信線（９）に送信信号を出力
する。一方、データ受信状態の伝送装置（１）は、同期
回路（５）で送信信号有りを検出すると、回路内同期化
後、送信信号を受取ったことを示すために、受信線（ｌ
Ｏ）に受信信号を出力する。

データ線（１］）上のデータが、アドレス発生器（６）
の持つ内容と同一であれば、比較器（７）の出力に一致
信号が現われ、ラッチ（８）はセットされてアドレス一
致状態となる。データ線（１１）の内容が装置のアドレ
ス指定外のとき、又は指定されたアドレスが受信装置自
身のアドレスでないときは、ラッチ（８）はリセットさ
れる。受信線（１０）は、全ての受信状態の装置から受
信信号が出力されたときに有意状態となり、送信状態の
装置は、全ての・受信装置で応答がなされたことが判る
。

〔発明が解決しようとする課題〕

上記のような従来の伝送制御システムでは、送信装置が
、出力データで受信装置の中から新たに送信を担当する
装置を指定するような場合、上記出力データに含まれる
装置アドレスが受信装置のいずれも指定していないと、
次に送信を担当する装置がなくなフてしまい、伝送装置
（１）間でのデータ交換が止まってしまうという課題が
あった。この発明は、かかる課題を解決するためになさ
れたもので、データ送信装置からの出力データが、指定
した受信装置で受信したか否かを検知できる伝送制御シ
ステムを得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る伝送制御システムは、制御線、データ線
で構成されるインタフェース・バスで接続され互いにデ
ータ伝送制御情報を交換してデータの送信装置あるいは
受信装置となり得る複数の伝送装置から構成され、各伝
送装置は、相互に異なる装置アドレスを有し、かつ受信
装置は、送信装置からのデータ送信信号の受信により送
信装置に受信信号を出力する同期回路と、受信信号出力
時に受信データが自身の装置アドレスを含む制御情報で
ある場合に受信データの装置アドレス部と装置自身のア
ドレスとを比較しその結果を一時記憶する一時記憶回路
とを備えた伝送制御システムにおいて、上記受信装置に
、全受信装置が受信信号出力時にインタフェース・バス
から得られる受信完了信号と上記一時記憶回路の比較一
致状態とを人力する論理積回路、およびこの論理積回路
出力が有意のときに装置するアドレスをデータ線上に出
力する選択回路をそれぞれ設け、かつ上記送信装置に、
上記受信完了信号の検知によりデータ線へのデータ出力
を無意状態にする論理積回路、および出力データの装置
アドレス部とデータ線のアドレス部とを比較する比較器
をそれぞれ設けるようにしたものである。

〔作用〕

この発明における送信装置は、出力データで指定したア
ドレスを持った受信装置を、データ線上のデータと出力
データとを比較器で比較しその出力を調べることにより
、出力データの正誤を判定することができ、よって装置
間のデータ交換の停止を未然に防止することが可能とな
る。

（実施例〕 以下、この発明の一実施例を第１図に基づいて説明する
。この第１図はこの発明の一実施例を示すもので、図中
、第２図と同一符号は同−又は相当部分を示し、同図に
おいて（１２）は入力信号がともに有意状態のときに有
意信号を出力する論理積回路、（１３）はＳ人力が無意
状態のときに出力して六入力が現われるとともにＳ入力
が有意状態のときに出力としてＢ入力が現われる選択回
路である。なお、論理積回路（１２）の入力の丸印記号
は、信号レベルの反転を意味する。

上記のように構成された伝送制御システムにおいて、デ
ータ受信状態の伝送装置（１）は、送信線（９）の送信
信号を同期回路（５）で受信し、受信線（１０）へ受信
信号を出力する。これと同時に、データ線（１１）のデ
ータとアドレス発生器（６）の内容とが比較器（７）で
比較され、−散出力が得られてラッチ（８）がセットさ
れると、論理積回路（１２）から有意出力が出る。する
と、選択回路（１３）は、Ａ側に入った入力信号である
アドレス発生器（６）の内容をデータ線（１１）へ出力
する。

一方、データ送信状態の伝送装置（１）は、受信線（ｌ
Ｏ）に受信信号を得ると、伝送装置側に設けた論理積回
路（１２）によりデータ線（１１）へ無意信号を出力す
る。このようにして、データ線（１１）には、アドレス
が一致したときの受信装置から出力されるアドレス情報
が乗っているため、送信装置は、受信線（１０）に受信
信号が現われた後、送信装置側に設けた比較器（７）の
出力をチエツクすれば、出力データが意味あるものとし
て有効に作用したか否かを知ることができる。

〔発明の効果〕

この発明は以上説明したとおり、送信装置から特定の装
置に有効なデータを出力したとき、指定した装置に受信
されたか否かを検知することができるので、データに含
まれた装置アドレスに対応する装置がシステムに存在し
なくても、以後のデータ交換動作が止まることを防止す
ることができる等の効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す伝送制御システムの
説明図、第２図は従来の伝送制御システムを示す説明図
である。 （１）・・・伝送装置、（４）・・・送受信回路、（５
）・・・同期回路、（６）・・・アドレス発生器、（７
）・・・比較器（８）・・・ラッチ、（９）・・・送信
線、（１０）・・・受信線、（１１）・・・データ線、
（１２）・・・論理積回路、（１３）・・・選択回路。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 制御線、データ線で構成されるインタフェース・バスで
   接続され互いにデータ伝送制御情報を交換してデータの
   送信装置あるいは受信装置となり得る複数の伝送装置か
   ら構成され、各伝送装置は、相互に異なる装置アドレス
   を有し、かつ受信装置は、送信装置からのデータ送信信
   号の受信により送信装置に受信信号を出力する同期回路
   と、受信信号出力時に受信データが自身の装置アドレス
   を含む制御情報である場合に受信データの装置アドレス
   部と装置自身のアドレスとを比較しその結果を一時記憶
   する一時記憶回路とを備えた伝送制御システムにおいて
   、上記受信装置は、全受信装置が受信信号出力時にイン
   タフェース・バスから得られる受信完了信号と上記一時
   記憶回路の比較一致状態とを入力とする論理積回路、お
   よびこの論理積回路出力が有意のときに装置アドレスを
   データ線上に出力する選択回路を有し、かつ上記送信装
   置は、上記受信完了信号の検知によりデータ線へのデー
   タ出力を無意状態にする論理積回路、および出力データ
   の装置アドレス部とデータ線のアドレス部分とを比較す
   る比較器を有していることを特徴とする伝送制御システ
   ム。