JPS5936837A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS5936837A JPS5936837A JP57146366A JP14636682A JPS5936837A JP S5936837 A JPS5936837 A JP S5936837A JP 57146366 A JP57146366 A JP 57146366A JP 14636682 A JP14636682 A JP 14636682A JP S5936837 A JPS5936837 A JP S5936837A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- buffer register
- transfer
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1695—Error detection or correction of the data by redundancy in hardware which are operating with time diversity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
- G06F11/167—Error detection by comparing the memory output
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明はデータ転送方式、特にタグ線によってパスライ
ン上のデータを確定させてデータ転送を行うデータ転送
方式に関するものである。
ン上のデータを確定させてデータ転送を行うデータ転送
方式に関するものである。
従来、データ転送装置間でのデータ転送は、１本のタグ
線によりパスライン上のデータを確定させて、これを転
送データ数だけタグ線上に信号を送出することで実現し
ていた。
線によりパスライン上のデータを確定させて、これを転
送データ数だけタグ線上に信号を送出することで実現し
ていた。
また、パスライン上のデータ保証のために送信側装置は
データビットにパリティビットを付加して、受信側装置
はデータ受信時にパリティチェックを行っていた。
データビットにパリティビットを付加して、受信側装置
はデータ受信時にパリティチェックを行っていた。
更にパスライン上の複数ビットによるデータ化けを完全
に検出できないので、ソフトウェア等の手段により受信
側装置からの転送データの読出しを行い、送信側と受信
側との転送データの一致確詔を行っていた。
に検出できないので、ソフトウェア等の手段により受信
側装置からの転送データの読出しを行い、送信側と受信
側との転送データの一致確詔を行っていた。
この方法では結果的に２度のデータ転送と一致確認動作
とが必要であり、ソフトウェアへの負担と２倍の転送時
間を要するという欠点があった。
とが必要であり、ソフトウェアへの負担と２倍の転送時
間を要するという欠点があった。
本発明の目的は、１＠で転送できるデータを時間的に奇
数回目および偶数回目の２度に時分割して転送できるよ
うにタグ線上に２回データ受信要求パルスを送信してデ
ータ転送を行い、両受信データの比較上行うことで、パ
スライン上におりる複数ビットによるデータ誤りをソフ
トウェア等の手段を用いることなく完全に検出すること
のできるデータ転送方式を提供することにある。
数回目および偶数回目の２度に時分割して転送できるよ
うにタグ線上に２回データ受信要求パルスを送信してデ
ータ転送を行い、両受信データの比較上行うことで、パ
スライン上におりる複数ビットによるデータ誤りをソフ
トウェア等の手段を用いることなく完全に検出すること
のできるデータ転送方式を提供することにある。
本発明によると送信側装置は転送データをセットする転
送用バッファレジスタと、受信側装置に対しパスライン
上のデータをとりこむことを要求するための１回目のデ
ータ受信要求パルスと前記要求パルスからある一定時間
遅延した２回目のデータ受信要求パルスをタグ線上に送
信できるパルス送信手段とを含み、受信側装置は１回目
と２回目の転送データの受信を選択できる手段と、タグ
線上に送信されｌｔｃ前記１回目のデータ受信要求パル
スによりパスライン上のデータを記憶する第１の受信用
バッファレジスタと、前記２回目のデータ受信要求パル
スにより再度パスライン上の前記データを記憶する第２
の受信用バッファレジスタと、前記両バッファレジスタ
出力の一致確認を行うための比較回路とを含むことを特
徴とするデータ転送方式が得られる。
送用バッファレジスタと、受信側装置に対しパスライン
上のデータをとりこむことを要求するための１回目のデ
ータ受信要求パルスと前記要求パルスからある一定時間
遅延した２回目のデータ受信要求パルスをタグ線上に送
信できるパルス送信手段とを含み、受信側装置は１回目
と２回目の転送データの受信を選択できる手段と、タグ
線上に送信されｌｔｃ前記１回目のデータ受信要求パル
スによりパスライン上のデータを記憶する第１の受信用
バッファレジスタと、前記２回目のデータ受信要求パル
スにより再度パスライン上の前記データを記憶する第２
の受信用バッファレジスタと、前記両バッファレジスタ
出力の一致確認を行うための比較回路とを含むことを特
徴とするデータ転送方式が得られる。
次に本発明について図面を参照して詳細に説明する。
第１図は本発明の一実施例を示すブロック図である。
図において１はデータバス（双方向性バス）、２は受信
側装置へのタグ線、３は送信側装置へのタグ線、４は第
１の受信用バッファレジスタ、５は第１の受信用バッフ
ァレジスタの出方、６は第２の受信用バッファレジスタ
、７は第２の受信用バッファレジスタの出力、８は比較
回路、９は比較回路の出力（エラー検出信号）、１０は
受信側装置のタグ線用レシーバ、１１はレシーノく出力
、１２はフリップフロップ、１３はフリップ７０ツブ出
力（負論理出力）、１４は７リツブフａツブ出力（正論
理出力）、１５はＡＮＤゲート（第２受信用バツフアレ
ジスタ）、１６はＡＮＤゲート（第１受信用バツフアレ
ジスタ）、１７はゲート出力ｃ第２受信用バッファレジ
スタ）、１８はゲート出力（第１受信用バツフアレジス
タ）、１９は転送データ、２０は転送用バッファレジス
タ、２１はストローブ信号、２２は遅延回路、２３は遅
延回路の出力、２４はＯＲゲート、２５はＯＲゲート出
力、２６はバスドライバである。
側装置へのタグ線、３は送信側装置へのタグ線、４は第
１の受信用バッファレジスタ、５は第１の受信用バッフ
ァレジスタの出方、６は第２の受信用バッファレジスタ
、７は第２の受信用バッファレジスタの出力、８は比較
回路、９は比較回路の出力（エラー検出信号）、１０は
受信側装置のタグ線用レシーバ、１１はレシーノく出力
、１２はフリップフロップ、１３はフリップ７０ツブ出
力（負論理出力）、１４は７リツブフａツブ出力（正論
理出力）、１５はＡＮＤゲート（第２受信用バツフアレ
ジスタ）、１６はＡＮＤゲート（第１受信用バツフアレ
ジスタ）、１７はゲート出力ｃ第２受信用バッファレジ
スタ）、１８はゲート出力（第１受信用バツフアレジス
タ）、１９は転送データ、２０は転送用バッファレジス
タ、２１はストローブ信号、２２は遅延回路、２３は遅
延回路の出力、２４はＯＲゲート、２５はＯＲゲート出
力、２６はバスドライバである。
最初に送信側装置の動作について説明する。データ処理
装置（図示していない）からの転送データ１９はストロ
ーブ信号２１を入力としたＯＲゲート２４の出力２５に
より転送用バッファレジスタ２０にセットされ、データ
バス上１に送出される。
装置（図示していない）からの転送データ１９はストロ
ーブ信号２１を入力としたＯＲゲート２４の出力２５に
より転送用バッファレジスタ２０にセットされ、データ
バス上１に送出される。
同時にＯＲゲート２４の出力２５はバスドライバ２６を
駆動して受信側に対してデータノくス上１に確定した転
送データ１９の受信を要求するために、バス上のタグ線
−ヒ２に１回目の要求ノぐシスとして送信される。
駆動して受信側に対してデータノくス上１に確定した転
送データ１９の受信を要求するために、バス上のタグ線
−ヒ２に１回目の要求ノぐシスとして送信される。
更にストローブ信号２１は遅延回路２２により一定時間
（時間設定は任意に可能）信号遅延され、その出力２３
はＯＲゲート２４を経てノくスドライバ２６を駆動して
受信側に対して、再度前記データバス上１に送出されて
いる転送データ１９の受信を要求するために、バス上の
タグ線上２に２回目の要求パルスとして送信される。
（時間設定は任意に可能）信号遅延され、その出力２３
はＯＲゲート２４を経てノくスドライバ２６を駆動して
受信側に対して、再度前記データバス上１に送出されて
いる転送データ１９の受信を要求するために、バス上の
タグ線上２に２回目の要求パルスとして送信される。
次に受信側装置の動作について説明する。送信側装置の
転送用バクファレジスタ２０に転送データ１９がセット
され、バス上のタグ線２により送信側から１回目のデー
タバス上１に確定した転送データ１９の受信を要求して
きた場合、前記データ受信要求パルスはレシーバ１０で
受信され、その出力１１はフリップ・フロップ１２の出
力１３とＡＮＤゲート１６で論理積がとられ、その出力
１８により前記データバス上１に確定された転送データ
１９が第１の受信用バッファレジスタ４に格納される。
転送用バクファレジスタ２０に転送データ１９がセット
され、バス上のタグ線２により送信側から１回目のデー
タバス上１に確定した転送データ１９の受信を要求して
きた場合、前記データ受信要求パルスはレシーバ１０で
受信され、その出力１１はフリップ・フロップ１２の出
力１３とＡＮＤゲート１６で論理積がとられ、その出力
１８により前記データバス上１に確定された転送データ
１９が第１の受信用バッファレジスタ４に格納される。
フリップ・フロップ１２は、入力信号１３が論理１であ
るために、前記１回目のデータ受信要求パルスの立下り
でセットされる。
るために、前記１回目のデータ受信要求パルスの立下り
でセットされる。
次に２回目のデータ受信要求パルスがレシーバ１０で受
信され、その出力１１がフリップ・フロップ１２の出力
１４とＡＮＤゲート１５で論理積がとられ、その出力１
７により前記データバス上１に確定された転送データ１
９が第２の受信用バッファレジスタ６に格納される。
信され、その出力１１がフリップ・フロップ１２の出力
１４とＡＮＤゲート１５で論理積がとられ、その出力１
７により前記データバス上１に確定された転送データ１
９が第２の受信用バッファレジスタ６に格納される。
フリップ・フロップ１２は、入力信号１３が論理０であ
るために、前記２回目のデータ受信要求パルスの立下り
でリセットされる。
るために、前記２回目のデータ受信要求パルスの立下り
でリセットされる。
前記２度にわたるデータ受信要求パルスによる転送デー
タ１９の受信が完了すると、第１と第２の受信用バッフ
ァレジスタ４と６の出力５および７は比較回路８で一致
確認され、データバス上１でのデータ誤りが検出された
場合には、出力９によりデータ処理装置にエラー報告さ
れる。
タ１９の受信が完了すると、第１と第２の受信用バッフ
ァレジスタ４と６の出力５および７は比較回路８で一致
確認され、データバス上１でのデータ誤りが検出された
場合には、出力９によりデータ処理装置にエラー報告さ
れる。
また受信用データとして第１の受信用バッファレジスタ
４の出力５がデータ処理装置で使用される。
４の出力５がデータ処理装置で使用される。
送信側装置が受信側、受信側装置が送信側として機能す
る場合の動作については、双方向性バス１上のデータ送
信方向が逆のこととバス上のタグ線３が使用されること
を除き、前譜可様に考えることができる。
る場合の動作については、双方向性バス１上のデータ送
信方向が逆のこととバス上のタグ線３が使用されること
を除き、前譜可様に考えることができる。
本発明は以上説明したように、パスライン上のデータ誤
りを完全に検出できるので、ソフトウェア等の手段によ
る送信側と受信側との転送データの一致確認動作を削減
できる効果がある。
りを完全に検出できるので、ソフトウェア等の手段によ
る送信側と受信側との転送データの一致確認動作を削減
できる効果がある。
第１図は本発明の一実施例の概略ブロック図である。
１・・・・・・データバス（双方向性バス）、２・・・
・・・受信側装置へのタグ線、３・・・・・・送信側装
置へのタグ線、４°°°°°°第１の受信用バッファレ
ジスタ、５°°゛・・・第１の受信用バッファレジスタ
の出力、６°・・・°・第２の受信用バッファレジスタ
、７・・・・・・第２の受信用バッファレジスタの出力
、８・・・・・・比較回路、９・・・・・・比較回路の
出力（エラー検出信号）、１０・・・・・・受信側装置
のタグ線用レシーバ、１１・・・・・・レジ−＞＜出力
、 １２・・・・・・フリップフロップ、１３・・・
・・・フリップフロップ出力（負論理出力）、１４・・
・・・・フリップフロップ出力（正論理出力）、１５・
・・・・・ＡＮＤゲート（第２受信用バツフアレジスタ
）、１６・・・・・・ＡＮＤゲート（第１受信用バツフ
アレジスタ）、１７・・・・・・ゲート出力（第２受信
用バツフアレジスタ）、１８・・・・・・ゲート出力（
第１受信用バツフアレジスタ）、１９・・・・・・転送
データ、２０・・・・・・転送用、（ッファレジスタ、
２１・・・・・・ストローブ信号、２２・・・・・・遅
延回路、２３・・・・・・遅延回路の出ツバ ２４・・
・・・・ＯＲゲート、２５・・・・・・ＯＲゲート出ツ
バ ２６・・・・・・バスドライバ。
・・・受信側装置へのタグ線、３・・・・・・送信側装
置へのタグ線、４°°°°°°第１の受信用バッファレ
ジスタ、５°°゛・・・第１の受信用バッファレジスタ
の出力、６°・・・°・第２の受信用バッファレジスタ
、７・・・・・・第２の受信用バッファレジスタの出力
、８・・・・・・比較回路、９・・・・・・比較回路の
出力（エラー検出信号）、１０・・・・・・受信側装置
のタグ線用レシーバ、１１・・・・・・レジ−＞＜出力
、 １２・・・・・・フリップフロップ、１３・・・
・・・フリップフロップ出力（負論理出力）、１４・・
・・・・フリップフロップ出力（正論理出力）、１５・
・・・・・ＡＮＤゲート（第２受信用バツフアレジスタ
）、１６・・・・・・ＡＮＤゲート（第１受信用バツフ
アレジスタ）、１７・・・・・・ゲート出力（第２受信
用バツフアレジスタ）、１８・・・・・・ゲート出力（
第１受信用バツフアレジスタ）、１９・・・・・・転送
データ、２０・・・・・・転送用、（ッファレジスタ、
２１・・・・・・ストローブ信号、２２・・・・・・遅
延回路、２３・・・・・・遅延回路の出ツバ ２４・・
・・・・ＯＲゲート、２５・・・・・・ＯＲゲート出ツ
バ ２６・・・・・・バスドライバ。
Claims (1)
- 送信側装置は転送データをセットする転送用ノくッファ
レジスタと、受信側装置に対しノ臂スライン上のデータ
をとりこむことを要求するための１回目のデータ受信要
求パルスと前記要求１０レスからある一定時間遅延した
２回目のデータ受信要求ノ々シスをタグ線上に送信でき
るパルス送信手段とを含み、受信側装置は１回目と２回
目の転送データの受信を選択できる手段と、タグ線上に
送信された前記１回目のデータ受信要求パルスによりノ
くスライン上のデータを記憶する第１の受信用ノ臂ツフ
ァレジスタと、前記２回目のデータ受信要求ノぐシスに
より再度パスライン上の前記データを記憶する第２の受
信用バッファレジスタと、前記両ノ（ツファレジスタ出
力の一致確認を行うための比較回路とを含むことを特徴
とするデータ転送方式０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57146366A JPS5936837A (ja) | 1982-08-24 | 1982-08-24 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57146366A JPS5936837A (ja) | 1982-08-24 | 1982-08-24 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5936837A true JPS5936837A (ja) | 1984-02-29 |
Family
ID=15406090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57146366A Pending JPS5936837A (ja) | 1982-08-24 | 1982-08-24 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936837A (ja) |
-
1982
- 1982-08-24 JP JP57146366A patent/JPS5936837A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4390969A (en) | Asynchronous data transmission system with state variable memory and handshaking protocol circuits | |
| US4999769A (en) | System with plural clocks for bidirectional information exchange between DMA controller and I/O devices via DMA bus | |
| US5155735A (en) | Parity checking apparatus with bus for connecting parity devices and non-parity devices | |
| JPH0664564B2 (ja) | データ・インタフェース装置およびデータ処理方法 | |
| EP0492072A1 (en) | Data transfer bus system and method serving multiple parallel asynchronous units | |
| US4744024A (en) | Method of operating a bus in a data processing system via a repetitive three stage signal sequence | |
| JPS5936837A (ja) | デ−タ転送方式 | |
| US5602537A (en) | Technique for eliminating data transmit memory underruns | |
| US6282593B1 (en) | Extension of electronic buses and their bus protocols using signal-propagation timing compensation | |
| US4959843A (en) | Content induced transaction overlap (CITO) block transmitter | |
| JPS58181131A (ja) | デ−タ転送方式 | |
| JP2953878B2 (ja) | データ転送システム | |
| JP2004013395A (ja) | Ｄｍａコントローラ | |
| JP2764452B2 (ja) | バス転送応答方法 | |
| SU1667088A1 (ru) | Устройство дл сопр жени абонента с каналом св зи | |
| JP3497179B2 (ja) | データ処理システムのバス管理方式 | |
| JPS5918897B2 (ja) | 送信局における伝送結果判定装置 | |
| JPS6043699B2 (ja) | デ−タ送受信装置 | |
| JPS6049465A (ja) | マイクロコンピユ−タ間のデ−タ転送方法 | |
| JP2551100B2 (ja) | 通信制御装置 | |
| JP2752456B2 (ja) | チャネル装置 | |
| SU1649557A2 (ru) | Устройство дл контрол интерфейса ввода-вывода | |
| JPH06161793A (ja) | パリティエラ発生時の対処装置 | |
| JPH01194624A (ja) | データ信号用バツフアの有効データ検出センタリング方式 | |
| JP2002082843A (ja) | バースト転送制御回路及びバースト転送制御方法 |