JPS6359294B2 - - Google Patents

Info

Publication number
JPS6359294B2
JPS6359294B2 JP55053050A JP5305080A JPS6359294B2 JP S6359294 B2 JPS6359294 B2 JP S6359294B2 JP 55053050 A JP55053050 A JP 55053050A JP 5305080 A JP5305080 A JP 5305080A JP S6359294 B2 JPS6359294 B2 JP S6359294B2
Authority
JP
Japan
Prior art keywords
bit
synchronization
frame
bits
match
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55053050A
Other languages
English (en)
Other versions
JPS55145450A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of JPS55145450A publication Critical patent/JPS55145450A/ja
Publication of JPS6359294B2 publication Critical patent/JPS6359294B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0605—Special codes used as synchronising signal
    • H04J3/0608—Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
本発明は、デイジタル時分割多重通信方式
（TDM通信方式）のフレーム同期方法に関する
ものである。より詳しくは、Ｎ個の連続するタイ
ムスロツトの列により１個のフレームが構成され
るとともに、これらＮ個の連続するタイムスロツ
トのうちの少なくとも１個のタイムスロツトが所
定同期パターンを構成する同期ビツト列における
少なくとも１個の同期ビツトを有して、Ｍ個の前
記フレーム（Ｍ≧２）により完全なその所定同期
パターンが有されるようなデイジタル時分割多重
通信方式のフレーム同期方法に関するものであ
る。 このような方法は、特に、“ビツト・インター
リーブ時分割多重（bit−interleaved TDM）”
通信方式に使用されている。このような方式でも
つてデータはフレームで伝送される。このフレー
ムは複数個Ｎのタイムスロツトを有し、これらタ
イムスロツトの夫々は複数個のビツトを有してい
る。フレームおよびタイムスロツトは順次に伝送
される。これらタイムスロツトのうちの１個が所
定同期パターンを伝送するために用いられる。こ
の目的のために用いられるタイムスロツトはしば
しば１ビツトの長さである。受信端では、例えば
デマルチプレクス装置を同期化するため、または
現存の同期を管理するために、夫々のタイムスロ
ツトが識別される必要がある。Ｎ個のタイムスロ
ツトから成るフレームにおいてＭビツトの同期パ
ターンを探す間に、Ｎ×Ｍビツトの容量を有する
シフトレジスタが通常用いられる。 本発明の目的は、このフレーム同期を簡単に実
行するデイジタル時分割多重通信方式のフレーム
同期方法を提供することである。 本発明によるデイジタル時分割多重通信方式の
フレーム同期方式は、前述されたものにおいて、 (a) 前記Ｎ個の連続するタイムスロツトの列にお
ける各ビツトを、前記フレームに関してのその
各ビツト位置において、記録された前記同期ビ
ツト列における同期ビツトと順次的にかつ連続
的に一致があつた回数に応じてその順番目に当
たるその記録された同期ビツトと比較する第１
ステツプ、 (b) この第１ステツプにおける比較により前記各
ビツト位置に対してビツトの一致の有無を判断
する第２ステツプ、 (c) この第２ステツプにおける一致の判断にもと
づき、前記フレームに関してのそのビツト位置
における検出された連続的なビツトの一致の回
数を記録する第３ステツプ、 (d) この第３ステツプにおける記録にもとづき、
Ｍ個の前記連続的なビツトの一致の回数を検出
する第４ステツプおよび (e) この第４ステツプにおいて検出されたＭ個の
連続的なビツトの一致があつたビツト位置にお
けるビツトを同期ビツトとしてみなす第５ステ
ツプ を具えることを特徴とするものである。 本発明によるデイジタル時分割多重通信方式の
フレーム同期方法では、Ｎ個のタイムスロツトか
ら成るフレームにおいて、例えばＭビツトの同期
パターンが用いられるシステムの同期が、Ｎ×
ENTIRE log2Mビツトの容量を有する記憶装置
だけを必要すると利点がある（なお、ENTIRE
log2Mはlog2M以上の整数である）。 次に、本発明によるデイジタル時分割多重通信
方式のフレーム同期方法につき、図面を参照しつ
つ詳細に説明する。 第１図には、デイジタルTDM通信方式に関し
てＭ個の連続したフレーム列がどのように分割さ
れているかが図式的に示されている。フレーム
１，２……等の夫々は例えばＮ個のタイムスロツ
トを有し、またタイムスロツトの夫々は少なくと
も、１ビツトを収容する。また、タイムスロツト
のうちの１個は同期スロツトとして供される。フ
レームにおいて同一関連位置に関して連続するタ
イムスロツトはデータチヤネルを形成する。同期
目的に向けられたタイムスロツトは、他のタイム
スロツトが数個のビツトを有する場合（例えば８
ビツトPCMワード）でさえ１ビツトだけしか有
しない場合がばしばしばある。第１図において
は、この同期スロツトＳは例としてフレームのＮ
の位置に置かれ、次の説明においては、各同期ス
ロツトにおいて１ビツトが存在し、したがつてＭ
個のフレーム列には順次に配されるＭビツトより
成る１個の同期パターンを有するものとする。 次に、受信端においては、フレームにおける各
タイムスロツトは識別されなければならない。こ
の識別を達成するために、受信したデータをＮ×
Ｍビツト長を有するシフトレジスタに供給するこ
とがすでに提案されている。このシフトレジスタ
にはＮビツト離間したＭ個のタツプが設けられて
いる。これらのタツプは一致回路に接続され、ま
たその一致回路に同期パターンが供給される。デ
ータビツトがシフトレジスタにおいて１つの位置
シフトされた後に、そのときのＭ個のタツプの領
域に存在するＭ個のデータビツトが同期パターン
のＭ個のビツトと比較される。一致する場合に
は、同期があるとともに、デマルチプレクス装置
が例えば同期チヤネルと一致する位置に調整され
る。この方法は比較的大きな記憶容量を必要とす
るという欠点がある。 デイジタル時分割多重通信方式のフレーム同期
方法においては、最初に受信されたデータビツト
は第１の同期ビツトであるとする。この仮定が正
しいものである場合には、第２の同期ビツトが次
のフレームで予期される。受信されたビツトが予
期された同期ビツトと一致しない場合には、それ
まで受信されたパターンは明らかに同期パターン
でなかつたことになる。そこで新たな探索動作が
開始される。この方法は（部分的に）受信された
同期パターンを保持する必要がなくて、関連する
スロツトにおいて予期された同期ビツトの順序番
号、言い換えれば同期パターンを構成する順次に
配される同期ビツト（以下においては、同期ビツ
ト列という。）における同期ビツトの順序番号を
保持するだけで十分であるという利点がある。 フレーム同期方法の実施例が第２図に図示され
るようなフレーム同期に対するフローチヤートで
示されている。 次の説明は、フレーム同期方法の機能および状
態を経時的に説明する幾何学的図形における表示
に関する。ここで明記すべき点は、フレーム同期
方法の機能および関連状態のそのような経時的系
列は、関連記憶装置および周辺装置を有する市販
されているマイクロプロセツサのような、継続的
にプログラミング可能な論理回路を一般的に実現
させ得ることである。
【表】 には；
【表】 更に、フレーム同期方法を第３図に示されてい
るフレーム同期の例について説明する。第３図ａ
には多数の連続するフレームから成るデイジタル
信号の構成が示されているとともに、夫々のフレ
ームは４個のタイムスロツトを有している。各フ
レームの１個のタイムスロツトは同期ビツトを有
している。同期パターンは４個のビツト、言い換
えれば順次に配されるS0，S1，S2およびS3のビツ
ト列から成つている。第３図ｂには受け取られた
データ信号のいくつかのフレーム，，……
が示されているとともに、これらのフレームは第
３図ａに図示された正しい信号との同期化の欠如
を示している。ラインＡは、現在のフレームの前
のフレームに関しての現在のタイムスロツト位置
でのデータビツトおよび同期ビツトとの間に一致
があつた回数を示している。フレームは開始状
態を示し、言い換えれば総てのスロツトにおいて
ビツトの一致は０回である。ラインＢは、ビツト
の一致があつた前記回数により定まる順序番号で
もつて指定される、同期パターンを構成する同期
ビツト列における同期ビツトを示している。フレ
ームは開始状態を示している（各スロツトにお
けるS0である）。ラインＣは関連の同期ビツトが
瞬時のデータビツトと比較されることを示してい
る。ラインＤはその比較の結果を数字の形で示し
ている。すなわち、０は一致がなかつたこと、ま
た１は一致があつたことを示している。ビツトの
一致があるかないかの選択は第３図ａに示されて
いる同期パターンにおける同期ビツトと一致しな
く（第３図ｂの）それらのタイムスロツトに対し
ては任意のものである。第３図ａにおける同期ビ
ツトと“一致”する（第３図ｂの）それらのタイ
ムスロツトに対して、この判断は図示の比較から
明らかなものである。図示の例では、フレーム
における示されている例C2において、S0とS1と
が比較され、この結果は０である。フレームに
おいて、瞬時のデータビツトは再び各タイムスロ
ツトにおいて選択された同期ビツトと比較され
る。第１および第２のスロツトにおいてはどんな
ビツトの一致もないのでC0＝C1＝０であり、第
３のスロツトにおいてはビツトの一致がある
（C2＝１）。しかしながら、フレームにおける
対応するスロツトでは一致がない。したがつて、
（フレーム、ラインＡにおいて示された）次の
フレームに対する開始状態は１回の一致となる。
第３スロツトと同様にフレームの第４スロツト
では、一致が存在する。しかしながら、これに対
応する前のスロツト（フレーム、スロツト４）
においても一致がある。したがつて、次のフレー
ム（フレーム、ラインＡに示されている）次の
フレームに対する開始状態は２界の一致が存在す
る。その後で、フレームのビツトが比較等され
る。図示の例から、フレーム，，および
において、連続した一致がタイムスロツトC2に
発生することは明らかである。したがつて、第４
の連続したフレーム（フレーム）におけるタイ
ムスロツトC2は同期ビツトを有するスロツトと
して明示される。 第４図には、本発明の方法を実行するための装
置が示されている。入力端子１に供給されたデー
タは比較器２の第１入力端子２−１に供給される
とともに、これによつてそれらのデータは第１記
憶装置３により比較器２の第２入力端子２−２に
供給される同期ビツトとビツト方法で比較され
る。第１記憶装置３は同期パターンのＭビツト
（Ｍ≧２）を記憶している。この比較器２に供給
される同期ビツト列における同期ビツトの順序番
号は、第２記憶装置４に記憶された数によつて決
定される。この数は次のように番号指定されて決
定される。入力端子１はまたタイミング装置５に
も接続されている。このタイミング装置５は受け
取られたデータ信号からクロツク情報を抽出す
る。次のタイムスロツトへの変り目において、こ
のタイミング装置５は計数パルスをタイムスロツ
トカウンタ６の入力端子６−１に供給する。タイ
ムスロツトカウンタ６の計数装置は次のタイムス
ロツトを識別し、このタイムスロツトは比較器２
によつて処理される。このタイムスロツトカウン
タ６の計数位置は、さらに第２記憶装置４におけ
る次の記憶装置を番地指定する。この目的のため
に、タイムスロツトカウンタ６の出力端子は第２
記憶装置４の入力端子４−１に接続されている。
フレームがＮ個のタイムスロツトから成る場合に
は、このタイムスロツトカウンタ６は、例えばモ
ジユローＮカウンタであり得るとともに、番地指
定が可能な第２記憶装置４は少なくとも、Ｎ個の
記憶位置の容量を有するものである。このＮ個の
記憶位置はＮ個のワードを収容できるとともに、
このようなワードは第１記憶装置３によつて比較
器２へ供給されるべきである同期ビツトが有さな
ければならない同期ビツト列における順序番号を
示す。この目的のために、第２記憶装置４の出力
端子は第１記憶装置３の入力端子に接続されてい
る。第２記憶装置４の出力端子はさらにビツトカ
ウンタ７の第２入力端子７−２に接続されてい
る。第２記憶装置４から受け取られたワードはビ
ツトカウンタ７によつて引き継がれる。このビツ
トカウンタ７の第１入力端子７−１は、ビツトの
一致が検知された場合にそのビツトカウンタ７の
計数位置を１だけ進めるために比較器２の出力端
子に接続されている。また、比較器２の出力端子
は、ビツトの一致がない場合にそのビツトカウン
タ７を０にリセツトするためにゲート８を介して
ビツトカウンタ７の第３入力端子７−３に接続さ
れている。この動作の結果、すなわち、ビツトカ
ウンタ７の計数位置は第２記憶装置４に記憶され
ている。この目的のために、ビツトカウンタ７の
出力端子７−４は第２記憶装置４の第２入力端子
４−２に接続されている。ビツトカウンタ７の出
力端子７−５は、タイムスロツトカウンタ６およ
びフレームカウンタ９をビツトカウンタ７が（同
期化が達成されている）値Ｍに到達すると直ぐに
Ｎにセツトするためにそれらタイムスロツトカウ
ンタ６のリセツト入力端子６−２およびフレーム
カウンタ９のリセツト入力端子９−２夫々に接続
されている。 前の連続したフレームにおいてビツトの一致が
決定された回数は第２記憶装置４に記憶される。
ビツトの一致の回数はＭを超えることはない。数
Ｍを記憶するためにはlogM2以上の整数に等しい
ビツト数が必要である。このことは、長い同期パ
ターンについて相当小さな記憶容量で十分である
ことを意味するものである。 フレーム同期化が達成されている場合には、同
一の方法およびその方法を実行する装置は同期を
管理するために用いることができる。この場合、
同期タイムスロツトを同期させるにおいて識別で
きるようなビツトの一致が存在するか否かに関係
なく、同期ビツトを含むタイムスロツトにおいて
チエツクするだけで十分である。Ｍビツトの同期
パターンが受け取られた後で、同期が正しいもの
であるならば、ビツトカウンタ７およびフレーム
カウンタ９の計数位置Ｍは、値Ｍを示さねばなら
ない。もし、これらの値とは異つたものであるな
らば、同期が妨害されていることになる。（ただ
し、伝送および検出エラーを無視する）。 ビツトカウンタ７は本質的に必要な構成要素で
はない。すなわち、番地指定可能な第２記憶装置
４が、“直接”付加がその記憶装置で実行される
ように設けられるならば、このビツトカウンタ７
は省略できるとともに、比較器２の出力端子は直
接またはタイミング装置５を介して第２記憶装置
４の第２入力端子４−２に接続される。
【図面の簡単な説明】
第１図は時分割多重通信方式のフレーム構成を
表わす線図、第２図は本発明によるフレーム同期
方法の実施例におけるフローチヤート図、第３図
は本発明によるフレーム同期サイクルの一例を示
す線図、第４図は本発明によるフレーム同期方法
を実行するための装置のブロツク線図である。 １……入力端子、２……比較器、３，４……記
憶装置、５……タイミング装置、６……タイムス
ロツトカウンタ、７……ビツトカウンタ、８……
ゲート、９……フレームカウンタ、fr１，fr２，
Ｍ……フレーム、S0〜S3……同期パターンの同期
ビツト。

Claims (1)

  1. 【特許請求の範囲】 １ Ｎ個の連続するタイムスロツトの列により１
    個のフレームが構成されるとともに、これらＮ個
    の連続するタイムスロツトのうちの少なくとも１
    個のタイムスロツトが所定同期パターンを構成す
    る同期ビツト列における少なくとも１個の同期ビ
    ツトを有して、Ｍ個の前記フレーム（Ｍ≧２）に
    より完全なその所定同期パターンが有されるよう
    なデイジタル時分割多重通信方式のフレーム同期
    方法において、 (a) 前記Ｎ個の連続するタイムスロツトの列にお
    ける各ビツトを、前記フレームに関してのその
    各ビツト位置において、記録された前記同期ビ
    ツト列における同期ビツトと順次的にかつ連続
    的に一致があつた回数に応じてその順番目に当
    たるその記録された同期ビツトと比較する第１
    ステツプ、 (b) この第１ステツプにおける比較により前記各
    ビツト位置に対してビツトの一致の有無を判断
    する第２ステツプ、 (c) この第２ステツプにおける一致の判断にもと
    づき、前記フレームに関してのそのビツト位置
    における検出された連続的なビツトの一致の回
    数を記録する第３ステツプ、 (d) この第３ステツプにおける記録にもとづき、
    Ｍ個の前記連続的なビツトの一致の回数を検出
    する第４ステツプおよび (e) この第４ステツプにおいて検出されたＭ個の
    連続的なビツトの一致があつたビツト位置にお
    けるビツトを同期ビツトとしてみなす第５ステ
    ツプ を具えることを特徴とするデイジタル時分割多重
    通信方式のフレーム同期方法。
JP5305080A 1979-04-26 1980-04-23 Method of synchronizing frame of digital time division multiplex communication system Granted JPS55145450A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7903284A NL7903284A (nl) 1979-04-26 1979-04-26 Werkwijze voor framesynchronisatie van een digitaal tdm communicatiestelsel en inrichting voor het uitvoeren van de werkwijze.

Publications (2)

Publication Number Publication Date
JPS55145450A JPS55145450A (en) 1980-11-13
JPS6359294B2 true JPS6359294B2 (ja) 1988-11-18

Family

ID=19833059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5305080A Granted JPS55145450A (en) 1979-04-26 1980-04-23 Method of synchronizing frame of digital time division multiplex communication system

Country Status (13)

Country Link
US (1) US4347606A (ja)
JP (1) JPS55145450A (ja)
AU (1) AU530656B2 (ja)
BE (1) BE882970A (ja)
CA (1) CA1157975A (ja)
CH (1) CH650628A5 (ja)
DE (1) DE3015744C2 (ja)
ES (1) ES8101345A1 (ja)
FR (1) FR2455404B1 (ja)
GB (1) GB2048617B (ja)
IT (1) IT1141315B (ja)
NL (1) NL7903284A (ja)
SE (1) SE443692B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2951914C2 (de) * 1979-12-21 1982-04-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Übertragung von Daten mit Hilfe eines Start-Stopsignals
DE3044620A1 (de) * 1980-11-27 1982-07-08 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Digitales nachrichtenuebertragungssystem
US4468752A (en) * 1981-09-21 1984-08-28 Tandy Corporation Data synchronization apparatus
US4443883A (en) * 1981-09-21 1984-04-17 Tandy Corporation Data synchronization apparatus
US4453260A (en) * 1982-06-15 1984-06-05 Tokyo Shibaura Denki Kabushiki Kaisha Synchronizing circuit for detecting and interpolating sync signals contained in digital signal
US4493093A (en) * 1982-11-08 1985-01-08 Eastman Kodak Company Zero overhead sync in data recording
JPS59117838A (ja) * 1982-12-24 1984-07-07 Sony Corp マ−カ−信号検出回路
US4611336A (en) * 1984-02-21 1986-09-09 Calculagraph Company Frame synchronization for distributed framing pattern in electronic communication systems
US4688215A (en) * 1985-06-05 1987-08-18 Calculagraph Company Demultiplexer for two-stage framing
US4740962A (en) * 1985-12-23 1988-04-26 Motorola, Inc. Synchronizer for time division multiplexed data
US4829462A (en) * 1986-06-13 1989-05-09 International Business Machines Corporation Communication bit pattern detection circuit
DE3623910A1 (de) * 1986-07-15 1988-01-21 Siemens Ag Verfahren und anordnung zur empfangsseitigen synchronisierung eines zeitmultiplexsignals
ATE66556T1 (de) * 1986-09-29 1991-09-15 Siemens Ag Verfahren zur rahmensynchronisierung der vermittlungsstelle eines pcm-zeitmultiplexfernmeldesystems.
US4847877A (en) * 1986-11-28 1989-07-11 International Business Machines Corporation Method and apparatus for detecting a predetermined bit pattern within a serial bit stream
USRE34241E (en) * 1987-02-12 1993-05-04 Dallas Semiconductor Corp. Method and apparatus for extracting a predetermined pattern from a serial bit stream
US4727558A (en) * 1987-02-12 1988-02-23 Dallas Semiconductor Corporation Method and apparatus for extracting a predetermined bit pattern from a serial bit stream
US4730346A (en) * 1987-02-12 1988-03-08 Dallas Semiconductor Corporation Method and apparatus for extracting a predetermined bit pattern from a serial bit stream
US4899383A (en) * 1987-09-08 1990-02-06 Westinghouse Electric Corp. Apparatus and method for secure digital communication
DE3806429C2 (de) * 1988-02-29 1994-09-22 Siemens Ag Verfahren und Schaltungsanordnung zum Ermitteln einer in einem Serienbitstrom enthaltenen Bitkombination
DE3806428C2 (de) * 1988-02-29 1994-07-28 Siemens Ag Verfahren und Schaltungsanordnung zum Ermitteln einer in einem Serienbitstrom enthaltenen Bitkombination
US5010559A (en) * 1989-06-30 1991-04-23 Sgs-Thomson Microelectronics, Inc. System for synchronizing data frames in a serial bit stream
DE4012762A1 (de) * 1990-04-21 1991-10-24 Standard Elektrik Lorenz Ag Verfahren zur synchronisation eines nach einer digitalen synchronen hierarchie rahmenstrukturierten systemes
GB2293949B (en) * 1994-10-08 1999-05-26 Plessey Telecomm Fast serial pattern recognition
EP0771090A1 (en) * 1995-10-16 1997-05-02 Loral Aerospace Corporation Programmable PCM/TDM Demultiplexer
JP2940454B2 (ja) * 1995-12-28 1999-08-25 日本電気株式会社 スロット受信同期回路
SE515911C2 (sv) * 1996-03-26 2001-10-29 Ericsson Telefon Ab L M Förfarande och anordning för mottagning av en symbolsekvens
US5960048A (en) * 1996-03-26 1999-09-28 Telefonaktiebolaget Lm Ericsson Method and an arrangement for receiving a symbol sequence
KR100476897B1 (ko) * 1996-03-26 2005-07-25 텔레폰악티에볼라겟엘엠에릭슨(펍) 심벌시퀀스를수신하는방법및장치
US6362737B1 (en) * 1998-06-02 2002-03-26 Rf Code, Inc. Object Identification system with adaptive transceivers and methods of operation
US6246736B1 (en) 1998-08-19 2001-06-12 Nortel Networks Limited Digital signal framing systems and methods
JP2000131474A (ja) * 1998-10-27 2000-05-12 Fujitsu Ltd 時刻同期システム，時刻同期システムに適用される衛星システム，時刻同期システムに適用される地上システム，時刻同期方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
KR100327983B1 (ko) * 1999-02-22 2002-03-12 박종섭 메모리를 이용한 프레임 동기장치
JP3793724B2 (ja) * 2001-10-29 2006-07-05 沖電気工業株式会社 受信回路及び受信方法
KR100498502B1 (ko) * 2003-06-09 2005-07-01 삼성전자주식회사 기준 데이터를 스택시켜 레이턴시를 보상하는 반도체메모리 장치 및 그 테스트 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2517481C3 (de) * 1975-04-19 1978-07-13 Siemens Ag, 1000 Berlin U. 8000 Muenchen Verfahren zur Verkürzung der Synchronisierzeit in Zeitmultiplexsystemen, insbesondere Datenmultiplexsystemen
DE2657365C2 (de) * 1976-12-17 1978-11-02 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren und Schaltungsanordnung zur Durchführung des Verfahrens zur Rahmensynchronisierung eines Zeitmultiplexsystems
DE2740997C2 (de) * 1977-09-12 1979-09-13 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Zeitmultiplex-Rahmensynchronisierung mit Hilfe variabler Synchronisierworte
NL176420C (nl) * 1977-09-29 1985-04-01 Nederlanden Staat Synchronisatieinrichting voor het afgeven van een met een in een inkomend digitaal signaal aanwezig synchronisatieteken overeenkomend synchronisatiesignaal.
US4230911A (en) * 1978-08-28 1980-10-28 International Telephone And Telegraph Corporation Carrier terminal unit

Also Published As

Publication number Publication date
DE3015744C2 (de) 1985-02-14
AU5771080A (en) 1980-10-30
BE882970A (fr) 1980-10-24
NL7903284A (nl) 1980-10-28
IT1141315B (it) 1986-10-01
IT8021605A0 (it) 1980-04-23
CA1157975A (en) 1983-11-29
GB2048617A (en) 1980-12-10
FR2455404B1 (fr) 1987-07-31
ES490849A0 (es) 1980-12-01
DE3015744A1 (de) 1980-11-06
ES8101345A1 (es) 1980-12-01
FR2455404A1 (fr) 1980-11-21
GB2048617B (en) 1983-03-16
CH650628A5 (de) 1985-07-31
JPS55145450A (en) 1980-11-13
SE443692B (sv) 1986-03-03
SE8003027L (sv) 1980-10-27
US4347606A (en) 1982-08-31
AU530656B2 (en) 1983-07-21

Similar Documents

Publication Publication Date Title
JPS6359294B2 (ja)
JPH0452019B2 (ja)
US7936792B2 (en) Method and circuit for asynchronous transmission
JPH04286233A (ja) スタッフ同期回路
JP2940454B2 (ja) スロット受信同期回路
JPH05300114A (ja) マルチフレーム同期多点監視回路
FI73346C (fi) Anordning foer att synkronisera multiplexrar vid en digitalstation.
JP3048504B2 (ja) 信号検出回路及びフレーム同期回路
JPH05276153A (ja) フレーム同期回路
KR100280202B1 (ko) 프레임 추출회로
JP3010634B2 (ja) フレーム同期多重処理方式
JP3978898B2 (ja) マルチフレーム同期検出方法及び装置
JPS61214633A (ja) ス−パ−・フレ−ムの同期方式
JP2548709B2 (ja) 多重フレ−ムアライナ
SU441558A1 (ru) Устройство дл ввода информации
JPS6232854B2 (ja)
JPS5939192A (ja) 時分割スイツチの同期回路
JPS62169539A (ja) 多点監視フレ−ム同期方式
JPH08125649A (ja) フレーム同期検出方式
JPH05300141A (ja) データ転送装置
JPS581917Y2 (ja) 複数記憶回路の位相同期回路
JPH02288741A (ja) フレーム同期引込み回路
JPH04249937A (ja) フレーム同期引き込み回路
JPH0448839A (ja) 受信データ同期回路
JPH065832B2 (ja) 受信同期回路