FI73346C - Anordning foer att synkronisera multiplexrar vid en digitalstation. - Google Patents
Anordning foer att synkronisera multiplexrar vid en digitalstation. Download PDFInfo
- Publication number
- FI73346C FI73346C FI801369A FI801369A FI73346C FI 73346 C FI73346 C FI 73346C FI 801369 A FI801369 A FI 801369A FI 801369 A FI801369 A FI 801369A FI 73346 C FI73346 C FI 73346C
- Authority
- FI
- Finland
- Prior art keywords
- output
- register
- input
- counter
- memory
- Prior art date
Links
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 description 8
- 241000009328 Perro Species 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
- H04J3/0629—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators in a network, e.g. in combination with switching or multiplexing, slip buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Signal Processing (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
ΓΓϋ^ΤΙ KUULUTUSJULKAISU π 7 7 / «ISI? ^ (11) utläqgn,nqsskr,ft ' w ~ϋ Q l^gj Γ ~ t ' ··· *·, i 'r J' 1 u y (51) Kv.lk4/lnt.CI.4 H OA Q 11/OA, H OA J 3/06
SUO MI-FI N LAN D
(Fl) (21) Patenttihakemus - Patentansökning 801 369 (22) Hakemispäivä - Ansökningsdag 28.0^.80
Patentti-ja rekisterihallitus (23) Alkupäivä-Giltighetsdag 28.0A.80
Patent- och registerstyrelsen (41) Tullut julkiseksi - Biivit offentiig OA.11.80 (44) Nähtäväksipanon ja kuul.julkaisun pvm. - 29.05.87
Ansökan utlagd och utl.skriften pubhcerad (86) Kv. hakemus - Int. ansökan (32)(33)(31) Pyydetty etuoikeus - Begärd priontet 03-05.79 Ranska-Frankr i ke (FR) 79Π09Α (70 Compagnie Industrielle des Telecommunications Cit-Alcatel, 12. rue de la Baume, Paris, Ranska-Frankrike(FR) (72) Bernard Le Dieu, Perros Guirec, Jean-Rene Herledan, Lannion,
Ranska-Frankr i ke(FR) (7A) Oy Jalo Ant-Wuorinen Ab (5A) Laite kanavien tahdistamiseksi a ikäjakokeskuksissa -
Anordning för att synkronisera multiplexrar vid en digita 1station
Keksintö kohdistuu laitteeseen kanavien tahdistamiseksi, jotka kanavat yhdistävät aikajakokeskuksen muihin aikajako- tai sähkömekaanisiin keskuksiin tai satelliittikeskuksiin, joihin on yhdistetty useita tilaajia. Aikajakokeskus välittää puhe- ja merkinantosignaaleja pulssikoodimodulaation avulla. Signaalit sisältyvät kanavien siirtämien kehysten aikaväleihin. Jokainen aikajakokeskukseen kytketty kanava muodostaa yhteyden toiseen keskukseen tai satelliittikeskukseen, jolla on oma "kaukainen" kello. Aikajakokeskuksella on oma "paikallainen" kellonsa. Kuten tunnettua kaukaiset kellot ja paikallinen kello eivät ole samassa vaiheessa ja ne ovat plesiokronisia. Kanavissa esiintyy myös värinänä "jitter", tunnettu ilmiö. Värinää syntyy digitaalista siirtotekniikkaa käytettäessä ja siihen liittyy pulssien keskikohtia vastaavien ajanhetkien harhamodulaatio. Ennen kuin aikajakokeskus voi käsitellä toiselta keskukselta tai satel-liittikeskukselta tulevaa dataa on tästä syystä kaukaisen kellon wd kanssa samassa vaiheessa oleva tuleva data tahdistettava uudelleen paikalliseen kelloon w.
Tahdistuslaitteet ovat aikaisemmin tunnettuja erityisesti _ - γ" ." ' 2 73346 artikkelista D.Feuerstein, J.B.Jacob, R.Renoulin, J.Guezou: "Groupement d'equipment desynchronisation deu systöme de commutation temporelle Platon", joka on julkaistu aikakausilehdessä "Commutation et Electronique" N° 34, Juillet 1971, pp. 7-24.
Nämä tunnetut laitteet ovat monimutkaisia eivätkä ne poista täydellisesti värinää, kun sitä esiintyy merkittävästi.
Keksinnön tarkoituksena on saada aikaan tahdistuslaite, joka on yksinkertaisempi kuin tunnetut laitteet ja joka poistaa paremmin värinän.
Keksinnön kohteena on tahdistuslaite, joka tahdistaa tulo-kanavien kehyksen ja jossa on tulorekisteri, paikallis- ja kau-kolaskurit, muisti, jonka kapasiteetti on kaksi kehystä, kehys-lukitussananilmaisin, kirjoitusajanvalintapiiri, päätöspiiri, joka aikaansaa kehyksen väliinjättäisen tai kehyksen toistamisen muistia luettaessa, muistin osoituspiiri kirjoitus- ja lu-kutoimintoja varten sekä parittoman pariteetin injektiopiiri.
Keksinnön kohteena on laite kanavien tahdistamiseksi aika-jakokeskuksessa, jotka kanavat siirtävät PCM-koodattuja puhe-signaaleja, jotka on sovitettu kehyksiksi ryhmitettyihin aika-väleihin, jossa laitteessa on paikallislaskuri, kaukolaskuri, jonka laskukapasiteetti on kaksi kehystä, tulorekisteri, muisti, jonka kapasiteetti on kaksi kehystä, muistin lähtöön kytketty lähtörekisteri, osoituspiiri, kirjoitusajanvalintapiiri, päätöspiiri sen havaitsemiseksi, että paikallislaskurin ja kau-kolaskurin antamien arvojen välinen ero on määrättyä arvoa pienempi, joka siten reagoi aikaansaamalla toisen kehyksen uudel-leenlukemisen muistissa ja kehyslukituspiiri multipleksiyhtey-den kehyslukitussanan havaitsemiseksi ja tarkistamiseksi.
Laitteelle on keksinnön mukaisesti tunnusomaista, että paikallislaskurin laskukapasiteetti on yhtä suuri kuin kehyksessä olevien bittien lukumäärä, että kaukolaskuria ohjaa multipelksiin kytketty invertoitu kaukainen kellosignaali, että muistin tulo on kytketty rinnakkaisen rekisterin lähtöön kirjoitus-JA-portin kautta, jonka rekisterin tulo on kytketty tulorekisterin lähtöön, ja jonka lähtö on kytketty lähtö-rekisteriin luku-JA-portin kautta, että muistin osoituspiirin muistiin kirjoittamista ja sii- 3 73346 tä lukemista varten tulo on kytketty paikallislaskuriin, joka antaa lukuosoitteet ja kaukolaskuriin, joka antaa kirjoitusosoit-teet, ja jonka piirin lähtö on kytketty muistin osoituksen oh-jaustuloon, että kirjoitusajanvalintapiirin tulo on kytketty paikal-lislaskuriin ja kaukolaskuriin ja lähtö muistin osoituspiiriin ja kirjoitus-JA-porttiin, että päätöspiirin tulo on kytketty paikallislaskuriin, kaukolaskuriin ja kirjoitusajanvalintapiirin lähtöön ja jonka päätöspiirin lähtö on kytketty muistin osoituspiirin tuloon, ja että kehyslukituspiirin tulo on kytketty kaukolaskuriin ja tulorekisteriin ja lähtö JA-portin tuloon, johon toiseen tuloon viedään jatkuva signaali yhteyden välityksellä, ja jonka lähtö on kytkety kaukolaskurin tuloon tämän laskurin asettamiseksi alkutilaan kun kehyslukitussana havaitaan.
Keksintö selitetään yksityiskohtaisemmin seuraavassa liittyen määrättyyn toteutusesimerkkin, joka on esitetty oheistetussa piirustuksessa, jossa: kuvio 1 esittää keksinnön mukaisen tahdistuslaitteen lohkokaavioita , kuvio 2 esittää yksityiskohtaisesti kuvion 1 kehyslukitus-sananilmais intä, kuvio 3 esittää kuvion 1 laitteen parittoman pariteetin injektiopiiriä, kuvio 4 esittää kuvion 1 laitteen kirjoitusajanvalintapii-riä ja kuvio 5 esittää kuvion 1 laiteen päätöspiiriä.
Kuviossa 1 on esitetty keksinnön mukainen tahdistuslaite. Paikallis laskuria 1 ohjaa paikallisen kellon antama signaali w. Kaukolaskuria 2 ohjaa tahdistettavan kanavan vastaanottavan koo-dimuuntimen antama signaali wd, joka vastaa kaukaista kelloa. Tu-lorekisteri 3 vastaanottaa koodimuuntimelta kanavan M koodin ja sitä ohjaa signaali wd. Tahdistuslaitteeseen sisältyy myös kirjoitusa janavalintapiiri 4, päätöspiiri 5, joka sallii kehyksen väliin jättämisen tai kehyksen toistamisen muistia luettaessa, parittoman pariteetin injektiopiiri 6, neljän bitin rekisteri 7, muisti 8, jonka kapasiteetti on 128 sanaa, joiden pituus on neljä bittiä osoituspiiri 17, neljän bitin rinnakkais/sarjalähtörekisteri 9 4 73346 ja kehyslukitussananilmaisin 10.
Paikallislaskuri 1 on kahdeksan bitin laskuri. Kaukolaskuri 2 on yhdeksän bitin laskuri. Tulorekisteri 3 on kahdeksan bitin rekisteri.
Signaalien w ja wd kesto on 245 ns ja jakso 490 ns. Kanavassa M on 125 ^as kehys, joka on jaettu 32 aikaväliin, joissa kussakin on kahdeksan bittiä.
Kirjoitusajanvalintapiiri 4 vastaanottaa signaalin w ja sen tulo on kytketty kaukolaskuriin 2 yhteyden Li välityksellä, joka vastaa laskurin bittiä 2, paikallislaskuriin 1 yhteyden L2 välityksellä, joka vastaa laskurin bittiä 1. Kirjoitusajanvalintapiiri antaa lähtösignaalin yhteydelle L3.
Päätöspiiri 5 vastaanottaa signaalin w ja sen tulo on kytketty kirjoitusajanvalintapiirin 4 lähtöön, paikallislaskuriin 1 yhteyden L5 välityksellä, joka vastaa tämän laskurin bittejä 1-8, ja kaukolaskuriin 2 yhteyden L4 välityksellä, joka vastaa laskurin bittejä 5-9. Päätöspiiri 5 antaa lähtösignaalin yhteyden L6 kautta.
Parittoman pariteetin injektiopiiri 6 vastaanottaa signaalin wd ja sen tulo on kytketty tulorekisteriin 3 yhteyden L13 välityksellä, joka vastaa rekisterin bittiä 3 ja kaukolaskuriin 2 yhteyksien L14 ja L15 kautta, jotka vastaavat laskurin bittejä 1-8 vastaavasti 9. Parittoman pariteetin injektiopiiri antaa läh-tösignaalin yhteyden L16 kautta.
Kehyslukitussananilmaisimen 10 tulo on kytketty tulorekis-teriin 3 yhteyden L10 välityksellä, joka vastaa rekisterin bittejä 3-8, ja yhteyden L20 välityksellä, joka vastaa rekisterin bittiä 2, sekä lisäksi kaukolaskuriin 2 yhteyden LII välityksellä, joka vastaa laskurin bittejä 1-8, ja yhteyden L12 välityksellä, joka vastaa laskurin bittiä 9. Kehyslukitussananilmaisin antaa lähdöstään signaalin INIT, jota käytetään kaukolaskurin 2 asettamiseksi alkutilaan 1, JA-portin 26 kautta, joka saa jatkuvan signaalin toiseen tuloon yhteyden 27 välityksellä.
Rekisterin 7 tulo on kytketty JA-portin 11 lähtöön, jonka portin tulo on kytketty tulorekistepiin 3 yhteyden L18 välityksellä, joka vastaa tulorekisterin bittejä 2, 4 ja 5, parittoman pariteetin injektiopiirin 6 lähtöön yhteyden L16 välityksellä ja JA-portin 12 lähtöön invertterin 13 kautta. JA-portin 12 tulo on kytketty kaukolaskuriin 2 yhteyden L19 välityksellä, joka vastaa laskurin bittejä 1 ja 2, ja portille tulee signaali wd. Rekisterin 5 73346 7 lähtö on kytketty JA-portin 14 toiseen tuloon sen toisen tulon ollessa kytketty kirjoitusajanvalintapiiriin 4 yhteyden L3 välityksellä .
JA-portti 11 saa yhteyden L16 kautta yhden bitin parittoman pariteetin injektiopiiristä, joka siirtää edelleen tulorekisterin bitin 3 tai synnyttää bitin, jonka arvo on 0 tai 1 parittoman pariteetin palauttamiseksi.
Muistin 8 tulo on kytketty JA-portin 14 lähtöön, ja muistin lähtö on kytketty JA-portin 16 tuloon. Muistin 8 osoitetulo on kytketty osoituspiirin 17 lähtöön.
Osoituspiiri 17 sisältää lähdössä TAI-portin 18, jonka toinen tulo on kytketty JA-portin 19 lähtöön ja toinen tulo JA-portin 20 lähtöön. JA-portin 19 toinen tulo on kytketty kaukolaskuriin 2 yhteyden L7 välityksellä, joka vastaa tämän laskurin bittejä 3-9, ja toinen tulo on kytketty JA-portin 20 yhteen tuloon invert-terin 21 kautta ja myös invertterin 22 kautta JA-portin 23 lähtöön. JA-portin 23 toinen tulo on kytketty invertterin 15 kautta kirjoitusajanvalintapiirin 4 lähtöön ja toinen tulo paikallis-laskuriin 1 yhteyden L21 kautta, joka vastaa laskurin bittiä 1. JA-portin 20 yksi tulo on kytketty paikallislaskuriin 1 yhteyden L8 välityksellä, joka vastaa laskurin bittejä 3-8, ja yksi tulo päätöspiirin 5 lähtöön yhteyden L6 välityksellä. Tämän yhteyden kautta annetaan bitti, jonka arvo on 0 muistin 8 ensimmäisen puoliskon osoittamiseksi (sanat 0-63) ja jonka arvo on 1 muistin 8 toisen puolen osoittamiseksi (sanat 64-127).
Lähtörekisterin 9 rinnakkaistulo on kytketty JA-portin 16 lähtöön, jonka portin toinen tulo on kytketty invertterin 24 kautta JA-portin 25 lähtöön. JA-portin 25 toinen tulo on kytketty paikallislaskur iin 1 yhteyden L9 kautta, joka vastaa paikallislasku-rin bittejä 1 ja 2. Sen toiseen tuloon tulee signaali w. Lähtö-rekisteriä askelletaan signaalilla w. Lähtörekisterin lähtö on kytketty kanavaan Ml, joka siirtää tulokanavan M dataa (tulorekis-teristä 3) paikalliseen kelloon tahdistettuna.
Kuviossa 2 on esitetty kuvion 1 kehyslukitussanan ilmaisin 10. Osoitedekooderin 30 tulo on kytketty yhteyden LlO kautta tulo-rekisterin 3 bitteihin 3-8. Sen lähtö on kytketty lukumuistin 32 osoituspiiriin 31. Muistin 32 kapasiteetti on 128 sanaa, joiden pituus on neljä bittiä. Osoituspiiri on kytketty myös invertterin 33 kautta yhteyteen L20, joka on kytketty tulorekisterin bittiin 2, yhteyteen L12, joka on kytketty kaukolaskurin bittiin ________— 1 ...__ 6 73346 9, yhden bitin rekisterin 34 lähtöön ja kolmen bitin rekisterin 35 lähtöön. Yhden bitin rekisteriä 34 ohjaa signaali wd ja se on kytketty JA-portin 36 lähtöön, jonka portin toiseen tuloon signaali wd ja jonka toinen tulo on kytketty yhteyden LII välityksellä kaukolaskurin bitteihin 1-8. Rekisterin 35 tulo on kytketty JA-portin 37 lähtöön, jonka portin toinen tulo on kytketty lukumuistin 32 lähdön (eniten merkitseviin) bitteihin 2,3 ja 4 ja jonka toinen tulo on kytketty vastaanottamaan signaalin wd.
Muistia 38 ohjaa signaali wd invertterin 40 kautta ja lukumuistin 32 lähdön vähiten merkitsevä bitti (bitti 1). Muistin 38 lähtö on kytketty JA-portin 39 toiseen tuloon, jonka portin toinen tulo on kytketty vastaanottamaan signaali wd. JA-portin 39 lähtö muodostaa alkuasetussignaalin INIT, joka asettaa kaukolaskurin alkutilaan. Osoituspiirin yksi osoitustulo vastaanottaa signaalin wd invertterin 41 kautta. Lukumuisti 32 on jaettu kahdeksaan sektoriin, joissa kussakin on 16 sanaa, joiden kunkin pituus on neljä bittiä. Ensimmäinen sektori liittyy tahdistuneeseen tilaan. Toinen sektori liittyy tahdistuneeseen tilaan, jossa yksi kehyslu-kitussana puuttuu. Kolmas sektori liittyy tahdistuneeseen tilaan kahden peräkkäisen kehyslukitussanan puuttuessa. Neljäs sektori liittyy tilaan, jossa kehyslukitus on kadotettu. Viides sektori liittyy uudelleen tahdistettuun tilaan, joka on varmistettava. Kuudes sektori liittyy uudelleen tahdistettuun tilaan, joka on varmistettu. Seitsemäs sektori liittyy uudelleen tahdistettuun tilaan, jota ei ole varmistettu. Kahdeksatta sektoria ei käytetä. Lukumuistin 32 lähdössä bittiä 1 käytetään kaukolaskurin 2 asettamiseen alkutilaan ja bitit 2, 3 ja 4 kirjoitetaan rekisteriin 35 ja niitä käytetään muistin osoitteena. Jos oletetaan, että alkutilanteessa tahdistus puuttuu, rekisterin 35 lähtö, jonka biteillä 2,3 ja 4 on arvot 0,0,1, valitsee neljännen sektorin. Tämä neljäs sektori valitaan niin kauan kunnes dekooderi 30 ja invertteri 33 antavat signaalin, jonka arvo on 1, joka vastaa tunnistettua kehysluki-tussanaa. Lukumuistin lähdön bitti 1 saa arvon 1 ja kaukolaskuri tulee asetetuksi alkutilaan. Lukumuistin antamat bitit 2, 3 ja 4 saavat arvot 1,0,1, ja osoitetuksi tulee viides sektori. Seu-raavalla kehyksellä yhteys L12 antaa signaalin, jonka arvo on 1.
Jos tulorekisterin 3 bitillä 2 on arvo 1 (yhteys 20), lukumuistin lähtöbitit 2,3 ja 4 saavat arvot 1,1,1, ja osoitetuksi tulee kuudes sektori. Muulloin valitaan seitsemäs sektori.
7 73346
Kun kuudes sektori osoitetaan parillisen kehyksen tapauksessa (yhteydellä 12 olevan signaalin arvo=0) ja jos kehyslukitus-sana on olemassa (dekooderin 30 ja invertterin 33 lähdöissä on 1) , lukumuistin antamat bitit 2,3 ja 4 saavat arvot 0,0,0 ja osoitetuksi tulee ensimmäinen sektori, joka vastaa tahdistunutta tilaa. Niin kauan kuin kehyslukitus ei häviä, lukumuistin antamat bitit 2,3 ja 4 pysyvät arvoissa 0,0,0, joten ensimmäinen sektori pysyy osoitettuna.
Jos kehyslukitussanaa ei havaita parillisen kehyksen aikana kuudennen sektorin ollessa osoitettuna, lukumuistin antamat bitit 2.3 ja 4 saavat arvot 0,0,1 ja neljäs sektori valitaan kehysluki-tussanan etsimisen aloittamiseksi uudelleen. Jos kuudennen sektorin sijasta osoitettuna olisi seitsemäs sektori, seitsemäs sektori pysyisi osoitettuna yhden kehyksen ajan ja tämän jälkeen heti parillisen kehyksen esiintyessä lukumuistin antamat bitit 2,3 ja 4 saisivat arvot 0,0,1 neljännen sektorin osoittamiseksi ke-hyslukitussanan etsimistä varten.
Jos tahdistettua tilaa vastaavan ensimmäisen sektorin ollessa osoitettuna, ei havaita kehyslukitussanaa parillisella kehyksellä, lukumuistin antamat bitit 2,3 ja 4 saavat arvot 1,0,0 ja toinen sektori tulee osoitetuksi. Jos kehyslukitussana havaitaan seuraavalla parillisella kehyksellä, lukumuistin antamat bitit 2.3 ja 4 saavat arvot 0,0,0 ja ensimmäinen sektori tulee valituksi. Jos kehyslukitussignaalila ei löydetä parillisella kehyksellä, lukumuistin antamat bitit 2,3 ja 4 saavat arvot 0,1,0 ja kolmas sektori tulee osoitetuksi. Jos kehyslukitussignaali havaitaaan myöhemmin parillisella kehyksellä, lukumuistin antamat bitit 2,3 ja 4 saavat arvot 0,0,0 ja ensimmäinen sektori tulee osoitetuksi.
Jos kehyslukitussanaa ei havaita parillisella kehyksellä, lukumuistin antamat bitit 2,3 ja 4 saavat arvot 0,0,1 ja neljäs sektori tulee osoitetuksi kehyslukitussanan etsimiseksi. On ilmeistä, että sektoreiden osoitus perustuu lukumuistin antamien bittien 2.3 ja 4 arvoihin ja että sektori vaihtuu vain tiettyjen ehtojen toteutuessa. Jos näitä ehtoja ei ole täytetty, sama sektori mutta ei kuitenkaan välttämättä sama sana, pysyy osoitettuna. Jotta sektoreiden osoitus toimisi oikealla tavalla, sektorissa osoitetun sanan biteillä on oltava tietyt arvot. Siten neljännessä sektorissa bitillä 1 on arvo 0 ja biteillä 2,3 ja 4 arvot 0,0,1, jos kehyslukitussanaa ei ole havaittu. Kehyslukitussana havaittaessa dekooderin 30 lähtö saa arvon 1 ja jos rekisterin 3 bitin 2 arvo on 0, invertterin 33 lähtö saa arvon 1. Tämä antaa neljännessä 8 73346
Sektorissa olevan sanan osoitteen. Tämän lukumuistin sanan biteillä 1,2,3 ja 4 on arvot 1,1,0,1. Tämä asettaa kaukolaskurin 2 alkutilaan ja muutta sektoria, koska bittien 2,3 ja 5 arvot 1,0,1 vastaavat viidennen sektorin osoitetta. Myös lukumuistin muiden sektoreiden sanat antavat saman sektorin osoitteen niin kauan kuin ei valita sanaa, joka sisältää uuden sektorin osoitteen eli niin kauan kuin ehtoja sektorin vaihtamiselle ei ole täytetty (erikoisesti edellytetään, että yhden bitin rekisterin 34 lähtö-signaalin arvo on 0, lukuunottamatta siirtymistä neljännestä viidenteen sektoriin).
Kuvio 3 esittää kuvion 1 parittoman pariteetin injektiopii-riä 6. Se sisältää ehdottoman TAI-portin 45, jonka toinen tulo on kytketty yhteyden L13 välityksellä tulorekisterin bittiin 3 ja toinen tulo yhden bitin rekisterin 51 lähtöön. Ehdottoman TAI-portin 45 lähtö on kytketty JA-portin 46 toiseen tuloon, jonka portin toinen tulo on kytketty invertterin 47 kautta JA-portin 48 lähtöön. JA-portin 48 yhteen tuloon tulee signaali wd ja yksi tulo on kytketty yhteyden L14 välityksellä kaukolaskurin hitteihin 1-8, Portin 48 yksi tulo on yhdistetty invertterin 58 ja yhteyden L15 kautta kaukolaskurin bittiin 9. JA-portin 46 lähtö on kytketty TAI-portin 50 toiseen tuloon, jonka portin toinen tulo on kytketty JA-portin 49 lähtöön. JA-portin 49 toinen tulo on kytketty invertterin 57 kautta invertterin 47 lähtöön. Portin toiseen tuloon tulee yhteyden L22 kautta signaali, jonka arvo on jatkuvasti 1.
TAI-portin 50 lähtö on kytketty yhden bitin rekisterin 51 tuloon, jota rekisteriä ohjaa signaali wd. Yhden bitin rekisterin 51 lähtö on kytketty JA-portin 54 toiseen tuloon, jonka toinen tulo on kytketty invertterin 53 kautta invertterin 47 lähtöön. JA-portin 54 lähtö on kytketty TAI-portin 55 toiseen tuloon, jonka portin toinen tulo on kytketty JA-portin 52 lähtöön.
JA-portin 52 toinen tulo on kytketty yhteyteen L13 ja se vastaanottaa kaukolaskurin bitin 3. Toinen tulo on kytketty invertterin 47 lähtöön. TAI-portin 55 lähtö on kytketty yhteyteen L16.
Niin kauan kuin JA-portin 48 lähdön arvo on 1 ja invertterin 47 lähdön arvo on 1 yhteyden L13 ollessa kytketty tulorekisterin 3 bittiin 3 ja JA-portin 52 saadessa arvon 1 invcrtteriltä 47, tulorekisterin bitin 3 arvo siirtyy JA-portin 52, TAI-portin 55 ja yhteyden L16 kautta JA-portille 11 (kuvio 1). JA-portti 46 saa signaalin 1 invertteriltä 47. Heti kun tulorekisterin bitti 73346 3 saa arvon 1, ehdoton TAI-portti 45 antaa arvon 0 JA- portille 46 ja TAI-portin 50 kautta yhden bitin rekisterille 51, kun viimeksi mainitun lähdössä on arvo 1, jonka arvon JA-portti 49 on asettanut TAI-portin 50 kautta tämän toimintasekvenssin alussa. Tämä 0-arvo tulee siten syötetyksi ehdottoman TAI-portin 45 tuloon, kun signaali wd saa arvon 1.
Kun bitti 3 (yhteys L13) saa arvon 1, ehdoton TAI-portti 45 antaa arvon 1 ja yhden bitin rekisteri 51 asettuu tilaan 1. Hetikun bitti 3 saa uudelleenarvon 0, yhden bitin rekisteri asettuu tilaan 0. Samat toiminnat pätevät tulorekisterin bitin 3 arvojen mukaisina. Kun kaukolaskuri 2 on laskenut 256 bittiä, JA-portin 48 lähtö saa arvon 1 (signaali wd), joka sulkee JA-portit 46 ja 52 ja avaa JA-portit 49 ja 54. Yhden bitin rekisterin 51 lähdössä on arvo 0 tai 1, joka arvo viedään JA-portin 54, TAI-portin 55 ja yhteyden L16 kautta jA-portille 11 (kuvio 1). Tulorekisterin 3 bitti 3 tulee siten siirretyksi muistiin 8 (kuvio 1), paitsi järjestysluvultaan parittoman kehyksen alussa, jolloin sen sijaan tulee siirretyksi yhden bitin rekisterin 51 lähtöarvo. Tulorekisterin 3 bitti 3 vastaa parittoman kehyksen ensimmäisen aikavälin toista bittiä. Parittoman pariteetin injek-tiopiiri määrää siten arvon, jonka järjestysluvultaan parittoman kehyksen ensimmäisen aikavälin toinen bitti saa siten, että tämän bitin ja edeltävän 511 bitin muodostamassa joukossa on pariton lukumäärä bittejä, joilla on arvo 1.
Kuviossa 4 on esitetty kuvion 1 kirjoitusajanvalintapii-ri 4. Kahden bitin sarja/rinnakkaisrekisterin 60 tulo on kytketty yhteyden Li välityksellä kaukolaskurin bittiin 2. Rekisterin lähtö on kytketty dekooderin 61 tuloon, jonka lähtö on kytketty in-vertterin 62 kautta JA-portin 63 yhteen tuloon. JA-portin 63 lähtö on kytketty yhteyteen L3.
JA-portin 63 yksi tulo on kytketty invertterin 66 kautta yhteyteen L2 ja sen yhteen tuloon tulee signaali w. Sarja/rinnakkaisrekisterin 60 ohjaustulo on kytketty JA-portin 65 lähtöön, jonka portin toiseen tuloon tulee signaali w ja jonka toinen tulo on kytketty yhteyden L2 välityksellä paikallislaskurin bittiin 1.
Paikallislaskurin bitin 1 antama signaali on signaalin w ensimmäisen kertaluvun jakotulos, joka on merkitty Ω 1. JA-portti 65 syöttää siten ohjaussignaalin w,Ω 1 sarja/rinnakkaisre-kisterille 60, jonka tuloon tulee signaali ,Qd(2) , joka on kaukaisen signaalin wd toisen kertaluvun jakotulos. Dekooderin 61 läh- 10 73346 döstä saadaan signaali vain kun sarja/rinnakkaisrekisterin dekoodattu lähtö on eri suuri kuin kaksi. JA-portti 63 saa signaalit w ja Q 1. Se antaa signaalin, kun näillä kahdella signaalilla on arvo 1 ja kun dekooderin lähtösignaalin arvo on 0.
Sarja/rinnakkaisrekisteriä 60 ohjaa signaali w.Ω 1, joka on siirtynyt signaalin Ω 1 puolijakson verran signaalin w. a 1 suhteen, joka syötetään JA-portille 63. Dekooderin lähtösignaalin muutokset, jotka liittyvät signaaliin Ud(2), sattuvat siten ennen tai jälkeen signaaliin v/.Ω 1 verrattuna, joka syötetään JA-portille 63, jonka lähtösignaali ohjaa muistin 8 kirjoitustoimintoja yhteyden L3 välityksellä. Kullakin signaalilla d(2) on kaksi mahdollista kirjoitusajankohtaa paikallisen ja kaukaisen kellon jakson ollessa lähes yhtä suuria. Jos signaali pd(2) on siirtynyt signaalin Ω 2 suhteen (signaalin w toisen kertaluvun jakotulos, kaukainen kello nopeampi tai hitaampi kuin paikallinen kello) signaalin ^d(2) siirtymät sattuvat tietyllä hetkellä, jolloin kirjoittaminen on mahdollista. Koska dekooderi 61 antaa lähtö-signaalin vain, jos sarja/rinnakkaisrekisterin 60 dekoodattu lähtö on eri suuri kuin kaksi, kirjoitushetki, joka vastaa signaalin ^d(2) muutosta arvosta 1 arvoon 0, tulee estetyksi. Tämä siirtymä vastaa kirjoitustoimintaa rekisterissä 7 (kuvio 1) ja muistin 8 tulosta saatavat näytteet olisivat epästabiileja, jos kirjoitus suoritettaisiin tällä hetkellä.
Kuviossa 5 on esitetty kuvion 1 päätöspiiri. Dekooderin 69 tulo on kytketty yhteyden L4 kautta kaukolaskurin 2 bitteihin 6-9. Dekooderi dekoodaa kaksi osoitetta: 0 ja 31. Dekooderin lähdössä on osoite 0 16 bitin aikana (2 aikaväliä, joissa kummassakin on 8 bittiä), ts. luettaessa muistin 8 (kuvio 1) sanoja 0, 1, 2 ja 3. Osoite 31 on dekooderin lähdössä 16 bitin ajan (luettaessa muistin 8 sanoja 124, 125 126 ja 127). Dekooderin lähdöt (osoitteet 0 ja 31) on kytketty TAI-portin 70 yhteen tuloon, jonka portin lähtö on kytketty JA-portin 71 toiseen tuloon. JA-portin 71 toinen tulo on kytketty kirjoitusajanvalintapiiriin 4 lähtöön yhteyden L3 välityksellä invertterin 64 kautta. JA-portin 71 lähtö on kytketty yhden bitin rekisterin 72 tuloon. Rekisterin 72 lähtö on kytketty JA-portin 74 toiseen tuloon. Toinen Ja-portti 75 saa toiseen tuloonsa signaalin, joka on jatkuvasti tilassa 1. JA-portin 75 toinen tulo on kytketty invertterin 76 kautta JA-portin 74 toiseen tuloon. JA-porttien 74 ja 75 lähdöt on kytketty kumpikin omaan tuloonsa TAI-portissa 77. TAI-portin 77 lähtö on kytketty JA-portin 78 toiseen tuloon, jonka portin 11 73346 toinen tulo on kytketty invertterin 79 kautta JA-portin 80 lähtöön. JA-portin 80 toiseen tuloon tuodaan signaali w ja sen toinen tulo on kytketty yhteyden L5 välityksellä paikallis-laskurin 1 hitteihin 1-8. JA-portin 78 lähtö on kytketty yhden bitin rekisteriin 81, jonka lähtö on kytketty dekooderin 69 ohjaustuloon ja invertterille 76 ja yhteyden L6 välityksellä JA-porttiin 20 (kuvio 1). Yhden bitin rekisterin 81 lähtösignaalia käytetään, kun muistille 8 annetaan osoite JA-portin 20 välityksellä, eniten merkitsevää bittiä (bittiä 9) merkitsevänä signaalina mainitun JA-portin 20 paikallislaskuritulon bittien 3-8 signaalien rinnalla. Tätä signaalia käytetään osoittamaan muistin ensimmäistä tai toista puoliskoa täydellistä kehystä vastaten.
Kun paikallislaskurin 1 biteillä 1-8 (yhteys L5) on arvo 1 ja kun signaalilla w on arvo 1, JA-portin 80 lähtösignaalilla on arvo 1. Tämän lähtösignaalin muuttuessa arvosta 1 arvoon O JA-portti 78 aktivoituu. JA-portin 75 ollessa avoimena ja kun oletetaan, että yhden bitin rekisterin lähdössä on 0, yhden bitin rekisteriin 81 tulee ladatuksi arvo 1. Yhden bitin rekisterin 81 lähtö aktivoi dekooderin 69 ja JA-portin 74 ja sulkee JA-portin 75 ja antaa käskyn yhteyden L6 välityksellä lukutoimenpiteestä muistin 8 toisessa puoliskossa.
Osoitteet 0 ja 31 ovat olemassa dekooderin 69 lähdössä 16 bitin laskemiseen kuluvan ajan. Muistin 8 (kuvio 1) kirjoitus-toiminnan lopussa dekoodataan ensin osoite 31, jota seuraa osoite 0. TAI-portin 70 lähtösignaali on olemassa kaikkiaan vain 32 bitin laskemisen ajan ja tämä signaali kirjoitetaan rekisteriin 72, kun yhteydellä L3 oleva signaali muuttuu arvosta 1 arvoon 0. Kun paikallislaskuri 1 lopettaa muistin 8 sanojen laskemisen, tämän laskurin biteillä 1-8 on arvo 1 ja JA-portti 78 aktivoituu jälleen JA-portin 80 lähtösignaalin siirtymällä 1-0. Tämän seurauksena voi olla kaksi mahdollista lopputulosta. Ensimmäisessä tapauksessa dekooderin 69 lähdössä ei ole osoitetta 0 tai osoitetta 31. Rekisteri 72 antaa siten signaalin 0, joka syötetään JA-portin 78 tuloon. JA-portin 78 aktivoituessa yhden bitin rekisteri 81 tulee palautetuksi nollaan muistin 8 ensimmäisen puoliskon osoittamisen mahdollistamiseksi, jolloin yhteydellä L6 on signaali 0. Toisessa tapauksessa dekooderin lähdössä on osoite 0 tai osoite 31, kun JA-portti 78 aktivoituu. JA-portti 78 saa siten signaalin 1 rekisteristä 72 ja yhden bitin rekisteri 81 pysyy tilassa 1. Yhteydellä L6 on signaali 1, joka määrää lukutoiminnan 12 73346 muistin ensimmäisessä puoliskossa, mikä vastaa kehyksen väliin jättämistä tai kehyksen toistamista riippuen siitä onko paikallinen kello hitaampi tai nopeampi kuin kaukana oleva kello.
Kuviossa 1 esitetyn tahdistuslaitteen toiminta esitetään seuraavassa olettaen, että kehyslukitussana on havaittu. Tulo-kanavan M data kirjoitetaan tulorekisteriin 3 signaalin wd ohjaamana. Tämä data siirretään rekisteriin 7 kaukolaskurilta 2 saadun signaalin ^d(2) ohjaamana. Data siirretään rekisteristä 7 muistiin 8 kirjoitusajanvalintapiirin 4 lähtösignaalin ohjaamana. Muistin 8 osoitteet antaa kirjoitustoimintamuodossa kaukolaskuri JA-portin 19 vastaanottaessa yhteyden L7 kautta nelibittisten muistipaikkojen osoitteet (bitit 3-9). Tämä osoitusmuoto on voimassa, kun JA-portin 23 lähtösignaalilla on arvo 0 eli kun kirjoitusajanvalintapiiri antaa signaalin ja signaalin Ω 1 niiden puolijateojen aikana, jolloin signaalilla on arvo 0. Invertte-ri 21 estää lukutoimintamuotoa vastaan osoitteen antamisen, kun muistille 8 annetaan osoite kirjoitustoimintamuodossa. JA-porttia 20 käytetään osoitukseen lukutoimintamuodossa paikallislaskuria käyttäen. Se vastaanottaa paikallislaskurin bitit 3-8 yhteyden L8 välityksellä. JA-portti 20 saa myös päätöspiiriltä 5 "eniten merkitsevän" signaalin, joka yhdessä paikallislaskurin bittien 3-8 kanssa mahdollistaa koko muistin 8 osoittamisen. Kuten päätös-piirin selityksen yhteydessä todettiin päätöspiirin lähtösignaa-li aikaansaa normaalin lukutoiminnan muistissa ja kun kaukana olevan ja paikallisen kellon siirtymä toistensa suhteen on pienempi tai yhtäsuuri kuin kaksi aikaväliä, se aikaansaa sanojen 64-127 lukemisen, heti kun muistin viimeinen sana on luettu. Tästä seuraa kehyksen jättäminen väliin, jos kaukana oleva kello on nopeampi kuin paikallinen kello tai kehyksen toistaminen, jos kaukainen kello on hitaampi kuin paikallinen kello. Muistista 8 luettu data ladataan rinnakkaismuodossa lähtörekisteriin 9 signaalin Ω 2 ohjaamana tämän signaalin 1-0 siirtymillä. Data lähetetään tämän jälkeen sarjamuodossa kanavan Ml kautta.
Tässä selityksessä ja patenttivaatimuksissa on käytetty termiä pariton pariteetti, koska se vastaa edullisinta toteutusmuotoa. Luonnollisesti tämän tilalla voitaisiin käyttää myös parillista pariteettia piirejä sopivasti muuttamalla.
Il
Claims (6)
1. Laite kanavien tahdistamiseksi aikajakokeskuksessa, jotka kanavat siirtävät PCM-koodattuja puhesignaaleja, jotka on sovitettu kehyksiksi ryhmitettyihin aikaväleihin, jossa laitteessa on paikallislaskuri (1), kaukolaskuri (2), jonka laskukapasiteetti on kaksi kehystä, tulorekisteri (3), muisti (8), jonka kapasiteetti on kaksi kehystä, muistin lähtöön kytketty lähtörekisteri (9), osoituspiiri (17), kirjoitusajanvalintapiiri (4), päätöspiiri (5) sen havaitsemiseksi, että paikallislaskurin (1) ja kaukolaskurin (2) antamien arvojen välinen ero on määrättyä arvoa pienempi, joka siten reagoi aikaansaamalla toisen kehyksen uudelleenlukemisen muistissa ja kehyslukituspiiri (10) multipleksiyhteyden kenyslu-kitussanan havaitsemiseksi ja tarkastamiseksi, tunnettu siitä, että paikallislaskurin (1) laskukapasiteetti on yhtä suuri kuin kehyksessä olevien bittien lukumäärä, että kaukolaskuria (2) ohjaa multipleksiin kytketty invertoitu kaukainen kellosignaali, että muistin (8) tulo on kytketty rinnakkaisen rekisterin (7) lähtöön kirjoitus-JA-portin (14) kautta, jonka rekisterin tulo on kytketty tulorekisterin (3) lähtöön, ja jonka lähtö on kytketty lähtörekisteriin (9) luku-JA-portin (16) kautta, että muistin osoituspiirin (17) muistiin (8) kirjoittamista ja siitä lukemista varten tulo on kytketty paikallislaskuriin (1), joka antaa lukuosoitteet ja kaukolaskuriin (2), joka antaa kirjoi-tusosoitteet, ja jonka piirin lähtö on kytketty muistin osoituksen ohjaustuloon, että kirjoitusajanvalintapiirin (4) tulo on kytketty paikallislaskuriin (1) ja kaukolaskuriin (2) ja lähtö muistin osoituspii-riin (17) ja kirjoitus-JA-porttiin (14), että päätöspiirin (5) tulo on kytketty paikallislaskuriin (1), kaukolaskuriin (2) ja kirjoitusajanvalintapiirin (4) lähtöön ja jonka päätöspiirin lähtö on kytketty muistin osoituspiirin tuloon, ja että kehyslukituspiirin (10) tulo on kytketty kaukolaskuriin (2) ja tulorekisteriin (3) ja lähtö JA-portin (26) tuloon (INIT), 14 73346 Γ _ johon toiseen tuloon viedään jatkuva signaali yhteyden (27) välityksellä, ja jonka lähtö on kytketty kaukolaskurin (2) tuloon tämän laskurin asettamiseksi alkutilaan kun kehyslukitussana havaitaan .
2. Patenttivaatimuksen 1 mukainen tahdistuslaite, tunnettu siitä, että muistin kapasiteetti on 128 sanaa, joiden kunkin pituus on neljä bittiä, ja että rinnakkaisrekisterin (7) ja lähtörekisterin (9) kapasiteetti on neljä bittiä, että tulo-rekisterin (3) bitit siirretään rinnakkaismuodossa neljän ryhmissä rinnakkaisrekisteriin, että kirjoitusajanvalintapiiri (4) antaa ainakin yhden signaalin peräkkäisten neljän bitin siirtojen välillä tulorekisteristä (3) rinnakkaisrekisteriin (7) ja että osoituspiiri (17) antaa kirjoitusosoitteen ja lukuosoitteen mainittujen siirtojen välillä.
3. Patenttivaatimuksen 1 mukainen tahdistuslaite, tunnettu siitä, että kirjoitusajanvalintapiiri (4) käsittää kahden bitin sarja/rinnakkaisrekisterin (60), joka vastaanottaa kaukolaskurilta (2) kaukaisen kellosignaalin toisen kertaluvun jakotuloksen ja jota ohjaa invertoitu paikallinen kellosignaali ja paikallislaskurin (1) antama, paikallisen kellosignaalin ensimmäisen kertaluvun jakotulos, dekooderin (61), joka antaa signaalin, kun mainitun sarja/rinnakkaisrekisterin (60) dekoodattu lähtö on eri suuri kuin 2, ja JA-portin (63), joka antaa signaalin, kun invertoidulla kellosignaalilla, invertoidulla paikal-lislaskurin ensimmäisen kertaluvun jakotuloksella ja invertoidulla dekooderin (61) lähtösignaalilla on arvo 1, mainitun JA-portin (63) antaman signaalin muodostaessa kirjoitusajanvalintapiirin (4) lähdön.
4. Patenttivaatimuksen 1 mukainen tahdistuslaite, tunnettu siitä, että päätöspiiri (5) sisältää dekooderin (69), joka on kytketty kaukolaskurin (2) lähtöön ja yhden bitin rekisteriin (72), dekooderin antaessa signaalin muistiin (8) tallennettujen kahden viimeisen aikavälin ja kahden ensimmäisen aikavälin aikana yhden bitin rekisterin (72) saadessa signaalin, jonka arvo on 1, kun paikallislaskuri (1) on laskenul muistiss? olevan ensimmäisen kehyksen bitit, ja dekooderin (69) lähtösignaalin, kun paikallislaskuri on laskenut muistissa olevan toisen kehyksen bitit mainitun yhden bitin rekisterin (72) antaessa signaalin, 15 73346 joka vapauttaa muistissa olevan ensimmäisen kehyksen osoittamisen, jossa sillä on arvo 0 ja muistissa olevan toisen kehyksen osoittamisen, jossa sillä on arvo 1.
5. Patenttivaatimuksen 1 mukainen tahdistuslaite, tunnettu siitä, että kehyslukituspiiri (10) sisältää osoite-kooderin (30), joka on kytketty tulorekisterin (3) lähtöön, lukumuistin (32), jossa on kahdeksan sektoria, joissa kussakin on 16 sanaa, joiden kunkin pituus on neljä bittiä, joista sektoreista seitsemää käytetään, kolmen eniten merkitsevän bitin ollessa kytketty rekisteriin (35) vähiten merkitsevän bitin ollessa kytketty yhden bitin rekisteriin (38) kaukolaskurin (2) asettamiseksi alkutilaan, osoituspiirin (31) ollessa myös kytketty dekooderiin (30), tulorekisterin (3) yhteen bittiin ja kauko-laskuriin (2), jolta se vastaanottaa ensimmäisen signaalin, kun laskuri laskee paritonta kehystä ja toisen sigaanlin, kun laskuri on päättänyt kehyksen laskemisen, eniten merkitsevien bittien määrätessä sektorin osoitteen ja muiden osoituspiirin (31) kytkentöjen määrätessä sanan sektorin sisällä käytettyjen seitsemän sektorin vastatessa kehyslukituksen ilmaisinpiirin eri tiloja.
6. Patenttivaatimuksen 1 mukainen tahdistuspiiri, tunnettu siitä, että tulorekisterin (3) yhteen bittiin on kytketty parittoman pariteetin injektiopiiri (6), joka saa kaukolas-kurilta (2) signaalin, kun mainittu laskuri siirtyy parillisesta kehyksestä parittomaan kehykseen, tulorekisterin (3) bitin tullessa siirretyksi tahdistuslaitteen muistiin (8) ensimmäisen JA-portin (52) ja TAI-portin (55) välityksellä, joka mainittu ensimmäinen JA-portti (52) on valmistettuna jatkuvasti paitsi siirryttäessä parillisesta kehyksestä parittomaan kehykseen, yhden bitin rekisterin (51) lähdön ollessa kytketty eksklusiivisen TAI-portin (45) tuloon, jonka toinen tulo on kytketty tulorekis-terin bittiin, yhden bitin rekisterin (5) vastaanottaessa eksklusiivisen TAI-portin (45) lähtösignaalin paitsi siirryttäessä parillisesta kehyksestä parittomaan kyhykseen, jona aikana se saa signaalin, jonka arvo on 1, jolloin yhden bitin rekisterin (3) arvo ennen mainittua siirtymistä syötetään mainitulle TAI-portil-le (55) toisen JA-portin (54) kautta, joka on valmistettuna siirtymän aikana ja joka arvo korvaa mainitun ensimmäisen JA-portin 16 73346 (52) vastaanottaman bitin arvon, jolloin toiselle portille (54) syötetyn yhden bitin rekisterin (5) arvo on sellainen, että se muodostaa ensimmäisen JA-portin (52) siirtämän tulorekisterin bitin 511 edellisen arvon kanssa joukon, jossa bittien, joiden arvo on 1, lukumäärä on pariton.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7911094A FR2455822B1 (fr) | 1979-05-03 | 1979-05-03 | Dispositif de synchronisation de multiplex dans un central de commutation temporelle |
| FR7911094 | 1979-05-03 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| FI801369A FI801369A (fi) | 1980-11-04 |
| FI73346B FI73346B (fi) | 1987-05-29 |
| FI73346C true FI73346C (fi) | 1987-09-10 |
Family
ID=9224947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI801369A FI73346C (fi) | 1979-05-03 | 1980-04-28 | Anordning foer att synkronisera multiplexrar vid en digitalstation. |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US4352181A (fi) |
| EP (1) | EP0018618B1 (fi) |
| JP (1) | JPS55149592A (fi) |
| CA (1) | CA1150431A (fi) |
| DE (1) | DE3068171D1 (fi) |
| FI (1) | FI73346C (fi) |
| FR (1) | FR2455822B1 (fi) |
| IE (1) | IE49777B1 (fi) |
| MX (1) | MX146859A (fi) |
| PL (1) | PL130196B1 (fi) |
| RO (1) | RO79974A (fi) |
| ZA (1) | ZA802661B (fi) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ZA804386B (en) * | 1979-08-10 | 1981-07-29 | Plessey Co Ltd | Frame aligner for digital telecommunications exchange system |
| US4965794A (en) * | 1987-10-05 | 1990-10-23 | Dallas Semiconductor Corporation | Telecommunications FIFO |
| US5263057A (en) * | 1990-05-09 | 1993-11-16 | Ant Nachrichtentechnik Gmbh | Method of reducing waiting time jitter |
| DE4027968A1 (de) * | 1990-09-04 | 1992-03-05 | Philips Patentverwaltung | Schaltungsanordnung zur bitratenanpassung zweier digitaler signale |
| US5440591A (en) * | 1992-04-10 | 1995-08-08 | The Grass Valley Group, Inc. | Switching apparatus for digital signals |
| US7447931B1 (en) * | 2005-12-09 | 2008-11-04 | Rockwell Automation Technologies, Inc. | Step time change compensation in an industrial automation network |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB946254A (en) * | 1961-02-23 | 1964-01-08 | British Telecomm Res Ltd | Improvements in or relating to electrical signalling systems |
| GB997835A (en) * | 1962-05-16 | 1965-07-07 | British Telecomm Res Ltd | Improvements in or relating to electrical signalling systems |
| AU415841B2 (en) * | 1966-03-28 | 1971-08-03 | Improvements in signalling systems | |
| US3867579A (en) * | 1973-12-21 | 1975-02-18 | Bell Telephone Labor Inc | Synchronization apparatus for a time division switching system |
| US3928727A (en) * | 1974-12-23 | 1975-12-23 | Roche Alain | Synchronization device for time-multiplexed signal transmission and switching systems |
| FR2326102A2 (fr) * | 1975-09-29 | 1977-04-22 | Constr Telephoniques | Procede et dispositif de resynchronisation d'informations entrantes structurees en trames |
| FR2320023A1 (fr) * | 1975-07-28 | 1977-02-25 | Constr Telephoniques | Procede et dispositif de resynchronisation d'informations entrantes structurees en trames |
| FR2379204A1 (fr) * | 1977-01-28 | 1978-08-25 | Materiel Telephonique | Dispositif de resynchronisation d'informations numeriques |
-
1979
- 1979-05-03 FR FR7911094A patent/FR2455822B1/fr not_active Expired
-
1980
- 1980-04-28 FI FI801369A patent/FI73346C/fi not_active IP Right Cessation
- 1980-04-28 EP EP80102281A patent/EP0018618B1/fr not_active Expired
- 1980-04-28 DE DE8080102281T patent/DE3068171D1/de not_active Expired
- 1980-04-30 CA CA000351015A patent/CA1150431A/fr not_active Expired
- 1980-04-30 RO RO80101027A patent/RO79974A/ro unknown
- 1980-05-02 ZA ZA00802661A patent/ZA802661B/xx unknown
- 1980-05-02 IE IE895/80A patent/IE49777B1/en not_active IP Right Cessation
- 1980-05-02 PL PL1980223963A patent/PL130196B1/pl unknown
- 1980-05-05 US US06/146,852 patent/US4352181A/en not_active Expired - Lifetime
- 1980-05-06 JP JP6048080A patent/JPS55149592A/ja active Pending
- 1980-05-06 MX MX182206A patent/MX146859A/es unknown
Also Published As
| Publication number | Publication date |
|---|---|
| FI73346B (fi) | 1987-05-29 |
| PL223963A1 (fi) | 1981-02-27 |
| FI801369A (fi) | 1980-11-04 |
| FR2455822A1 (fr) | 1980-11-28 |
| FR2455822B1 (fr) | 1987-06-26 |
| CA1150431A (fr) | 1983-07-19 |
| ZA802661B (en) | 1981-05-27 |
| DE3068171D1 (en) | 1984-07-19 |
| IE800895L (en) | 1980-11-03 |
| EP0018618A1 (fr) | 1980-11-12 |
| RO79974A (ro) | 1983-11-01 |
| PL130196B1 (en) | 1984-07-31 |
| JPS55149592A (en) | 1980-11-20 |
| EP0018618B1 (fr) | 1984-06-13 |
| IE49777B1 (en) | 1985-12-11 |
| US4352181A (en) | 1982-09-28 |
| MX146859A (es) | 1982-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4107469A (en) | Multiplex/demultiplex apparatus | |
| JPS6359294B2 (fi) | ||
| CA2031055A1 (en) | Programmable multiplexing techniques for mapping a capacity domain into a time domain within a frame | |
| EP0144351A1 (en) | SYSTEM FOR SWITCHING DIGITAL VOICE SIGNALS AND MULTI-FLOW DATA. | |
| CA2217589C (en) | Digital transmission framing system | |
| US4392234A (en) | PCM Signal interface apparatus | |
| CA1253639A (en) | Frame alignment of tributaries of a t.d.m. bit stream | |
| CA1212743A (en) | Digital transmission systems | |
| SE439406B (sv) | Telekommunikationsomkopplingssystem | |
| US4899339A (en) | Digital multiplexer | |
| US5483539A (en) | Programmable PCM/TDM demultiplexer | |
| FI73346C (fi) | Anordning foer att synkronisera multiplexrar vid en digitalstation. | |
| US4755971A (en) | Buffer memory for an input line of a digital interface | |
| US4949339A (en) | Multiplexer apparatus adaptable for two kinds of transmission rates | |
| US4135060A (en) | Circuit arrangement for a time division multiplex communication system for the channel by channel combination at the receiving end of information transmitted in the form of multiframes | |
| GB2063626A (en) | Improvements in or relating to circuit arrangements for identifying alignment words for use in digital signal transmission systems | |
| US4829518A (en) | Multiplexing apparatus having BSI-code processing and bit interleave functions | |
| US6775294B2 (en) | Time slot assigner for communication system | |
| US4122309A (en) | Sequence generation by reading from different memories at different times | |
| CA1184325A (en) | Method and apparatus for establishing frame synchronization | |
| US4267407A (en) | Method and apparatus for the transmission of speech signals | |
| FI63140C (fi) | Genomkopplingsenhet foer bitgrupper inom ett programstyrt elektroniskt dataoeverfoeringssystem | |
| US5305322A (en) | Phase alignment circuit for stuffed-synchronized TDM transmission system with cross-connect function | |
| GB1336542A (en) | System for tranferring information | |
| IE44287B1 (en) | Improvements in or relating to asynchronous p.c.m. multiplexers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM | Patent lapsed |
Owner name: COMPAGNIE INDUSTRIELLE DES |