JPH05300141A - データ転送装置 - Google Patents

Abstract

(57)【要約】 【目的】区切り符号識別のためのハードウェア構成が簡
単で高速性能が実現できるデータ転送装置を提供するこ
とを目的とする。 【構成】有効データを識別するための区切り符号で囲ま
れたシリアルデータを伝送媒体を介して受信，中継して
転送を行うデータ転送装置において、受信クロックに同
期して受信シリアルデータから前記区切り符号を抽出し
て区切りタイミング信号を発生する手段を、受信シリア
ルデータの先頭を検出してスタートタイミング信号を発
生するする先頭検出回路１１と、得られたスタートタイ
ミング信号を受けて区切り符号をシリアルデータとして
発生する区切り符号発生器１３、得られた区切り符号と
受信シリアルデータを１ビットずつ比較してそれらの一
致検出により前記区切りタイミング信号を発生する比較
器１２とにより構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、有効データを識別す
る区切り符号で囲まれたディジタルデータを扱うデータ
転送装置に関する。

【０００２】

【従来の技術】ＬＡＮは通常、単一組織により専有され
る通信ネットワークであり、このネットワークを介して
相互接続された装置の間でビットシリアルなデータ通信
が行われる。ＬＡＮの構成方式には、リング型ネットワ
ークとバス型ネットワークがある。リング型ネットワー
クでは、図７(a) に示すように、複数の端末７２が伝送
媒体７１によりリング状に接続される。ある端末から送
出された信号は、隣接端末で再生，中継されて順次転送
され、最後に元の端末に戻る。通常すべての端末は対等
の関係で、分散制御によって伝送媒体７１を共有して、
任意の端末間でデータを転送することができる。

【０００３】この様なリング型ネットワークにおいて転
送されるシリアルデータは、図７(b) に示すように、伝
送媒体に対するアクセス権を表すトークンと、転送すべ
き情報を表すフレームにより構成される。トークンとフ
レームは図に斜線で示すように、有効データを識別する
ための２ビット以上で構成される区切り符号７３で囲ま
れており、これが所定ビット分のプリアンブル（無効期
間）７４を挟んで転送される。トークンアクセスの動作
には、トークンを捕捉してフレームを送信した端末が、
伝送媒体を一巡して戻ってきたフレームを回収すると同
時にトークンを伝送媒体に送出する方式と、フレームの
送信直後にトークンを解放送出する方式とがある。

【０００４】この様なリング型ネットワークで従来、受
信シリアルデータから区切り符号を抽出して区切りタイ
ミング信号を発生するには、一旦受信シリアルデータを
シリアルにストアして、これをチェックするという方法
が一般に行われている（例えば、米国特許第４６７４０
８６号明細書）。例えば、区切り符号が“１０１０”と
いう４ビット構成の場合、図８に示すように、受信シリ
アルデータをシフトレジスタ８１に取り込み、その区切
り符号部のビットパターンをデコーダ８２により検出し
て、区切りタイミング信号を発生する。

【０００５】

【発明が解決しようとする課題】上述のような従来の区
切りタイミング信号発生手段は、構成は比較的簡単であ
るが、シリアルデータの転送レートが高くなったり、区
切り符号長が長くなった場合には、ハードウェア構成が
複雑になる。また、デコーダを構成する多入力のＡＮ
Ｄ，ＯＲ等のゲート回路の遅延のため、高速のハードウ
ェア構成が困難になる。そして端末での高速処理ができ
なければ、データが伝送媒体を一周して戻って来るまで
の時間が長くなり、伝送システム全体の高速性能を阻害
するという不都合をもたらす。この発明はこの様な事情
を考慮してなされたもので、簡単な構成で区切りタイミ
ング信号を発生させることを可能としたデータ転送装置
を提供することを目的とする。

【０００６】

【課題を解決するための手段】この発明は、第１に、有
効データを識別するための区切り符号で囲まれたシリア
ルデータを受信し、中継，転送するデータ転送装置にお
ける区切りタイミング信号発生手段が、受信シリアルデ
ータから区切り符号の先頭を検出してスタートタイミン
グ信号を発生する手段と、得られたスタートタイミング
信号を受けて前記区切り符号をシリアルデータとして発
生する区切り符号発生手段と、発生された区切り符号と
前記受信シリアルデータとを１ビットずつ比較してその
一致検出により区切りタイミング信号を発生する比較手
段とを有することを特徴とする。

【０００７】この発明は、第２に、有効データを識別す
るための区切り符号で囲まれたシリアルデータを受信
し、中継，転送するデータ転送装置における区切りタイ
ミング信号発生手段が、受信シリアルデータの遷移状態
を記憶するための区切り符号のビット数に対応した数の
記憶手段と、受信シリアルデータのビット毎に、その状
態と前記記憶手段に記憶された状態との一致，不一致検
出により前記受信シリアルデータの遷移状態を検出する
ゲート手段と、このゲート手段の出力に応じて前記記憶
手段の記憶状態を順次書き替える書込み制御手段とを備
え、前記記憶手段が前記区切り符号により決まる特定の
状態になったときに区切りタイミング信号を発生するよ
うに構成されていることを特徴とする。

【０００８】

【作用】この発明においては、受信シリアルデータを一
旦ストアすることなく、これを１ビット毎に比較判定し
て区切りタイミング信号を発生する。したがって、デー
タ転送レートが高い場合でもハードウェアが構成しやす
い。また、データ転送システム全体の高速性能を保証す
ることが可能になる。

【０００９】

【実施例】以下、図面を参照しながらこの発明の実施例
を説明する。図１は、この発明の一実施例に係るデータ
転送装置の区切りタイミング信号発生回路部の構成であ
る。１１は受信シリアルデータの先頭を検出する先頭検
出回路、１３はこの先頭検出回路の出力であるスタート
タイミング信号を受けて、区切り符号をシリアルに発生
する区切り符号発生器であり、比較器１２は、受信シリ
アルデータと区切り符号発生器１３から得られる区切り
符号とを受信クロックに同期して１ビット毎に比較して
区切りタイミング信号を発生するものである。

【００１０】図１の比較器１２は例えば、区切り符号が
４ビット構成の場合、図２のように構成される。ＥＸ・
ＮＯＲゲート２１は、受信シリアルデータと区切り符号
発生器１３から得られる区切り符号との一致，不一致を
検出するもので、一致した時には“１”出力を出す。ク
ロック発生器２２は、このＥＸ・ＮＯＲゲート２１の
“１”出力を受けて、受信クロックに同期して内部クロ
ックを発生するもので、この内部クロックが２ビットカ
ウンタ２３に入力される。２ビットカウンタ２３には、
先頭検出回路１１から得られる検出信号または、区切り
符号発生器１３から、受信シリアルデータの４ビット毎
に発生される比較信号がＯＲゲート２４を介してリセッ
ト信号として供給される。２ビットカウンタ２３のオー
バーフロー出力と比較信号とがＡＮＤゲート２５に入
り、これらが“１”の時に区切りタイミング信号が出力
されるようになっている。

【００１１】この様に構成された区切りタイミング信号
発生回路の動作を、図３を用いて説明する。区切り符号
が“１０１０”の場合、先頭検出回路１１がその最初の
“１”を検出すると、先頭検出信号（スタートタイミン
グ信号）が出力される。これに応じて、区切り符号発生
器１３が受信クロックのタイミングで“１０１０”なる
区切り符号をシリアルに発生する。これが、受信シリア
ルデータと１ビット毎に比較され、図３(a) に示すよう
に、４ビット続けて一致すれば、比較器１２の２ビット
カウンタ２３はオーバーフローして、これと比較信号と
の積により区切りタイミング信号が発生する。それ以外
の場合、２ビットカウンタ２３は先頭検出信号または４
ビット毎の比較信号によりリセットされるから、オーバ
ーフロー出力は得られない。したがって例えば、図３
(b) に示すような例では区切りタイミング信号は発生し
ない。

【００１２】こうしてこの実施例では、受信シリアルデ
ータを一旦シリアルに蓄積することなく、先頭検出によ
り発生される区切り符号と１ビットずつ比較されて、区
切りタイミング信号が得られる。したがって、ハードウ
ェア構成は簡単であり、またシステムの高速性能を損な
うことがない。

【００１３】図４は、この発明の別の実施例のデータ転
送装置における区切りタイミング発生回路の構成であ
る。この実施例でも、区切り符号が“１０１０”という
４ビット構成の場合を示している。区切り符号のビット
パターンの遷移状態を記憶するためにこの実施例では、
３個のデータラッチ４１ａ，４１ｂ，４１ｃが設けられ
ている。それぞれ二つのＡＮＤゲートＧ1 ，Ｇ2 からな
るゲート回路４２ａ，４２ｂ，４２ｃは、受信シリアル
データまたはこれをインバータ４４により反転したデー
タと、データラッチ４１ａ，４１ｂ，４１ｃの記憶して
いるデータとの一致，不一致検出を行って、受信シリア
ルデータのビットパターンの遷移状態を検出するための
ものである。各データラッチ４１ａ，４１ｂ，４１ｃに
は、それぞれＮＯＲゲートＧ3 ，ＡＮＤゲートＧ4 およ
びＯＲゲートＧ5 により構成される書込み制御回路４３
ａ，４３ｂ，４３ｃが設けられている。これらの書込み
制御回路４３ａ，４３ｂ，４３ｃは、受信シリアルデー
タの遷移状態に応じて、データラッチ４１ａ，４１ｂ，
４１ｃへのデータ書込みや書替え、またはそれらの禁止
を行うものである。

【００１４】この実施例の区切りタイミング信号発生回
路の動作を、図５および図６を用いて説明する。図５は
受信シリアルデータのビットパターンによるデータラッ
チ４１ａ，４１ｂ，４１ｃで示される状態遷移の様子で
あり、図６(a) (b) は正しい区切り符号を検出した場合
と誤った区切り符号の場合の波形図である。図４のタイ
ミング信号発生回路は、受信シリアルデータに含まれる
“１０１０”という区切り符号の変化に対応して、状態
０から状態４までの状態変化を示す。状態０は、データ
ラッチ４１ａ，４１ｂ，４１ｃがすべて“０”を記憶し
た初期状態である。この状態０から、受信シリアルデー
タの“１”が入ると、これが書込み制御回路４３ａのＯ
ＲゲートＧ5 を通して最初のデータラッチ４１ａに転送
される。これが状態１である。受信シリアルデータが次
に“１”から“０”に変化すると、この変化がノードａ
の状態との比較でゲート回路４２により検出され、デー
タラッチ４１ａから次のデータラッチ４１ｂに“１”デ
ータが転送される。これが状態２である。この時、デー
タラッチ４１ａには、再度“０”が書込まれる。

【００１５】次に受信シリアルデータが“０”から
“１”に変化すると、この変化がノードｂとの比較でゲ
ート回路４２ｂにより検出され、データラッチ４１ｂか
ら次のデータラッチ４１ｃに“１”データが転送され
る。この時、データラッチ４１ｂには、上のデータラッ
チ４１ａからの“０”データが転送され、またデータラ
ッチ４１ａには受信シリアルデータからの直接の“１”
データが書込まれる。更に受信シリアルデータが“１”
から“０”に変化すると、この変化がノードｃとの比較
でゲート回路４２ｃにより検出されて、ノードｄに
“１”データ、すなわち区切りタイミング信号が出力さ
れる。これが状態４である。

【００１６】受信シリアルデータの連続する４ビットの
パターンが“１０１０”以外の場合には、データラッチ
４１ａ，４１ｂ，４１ｃはこの様なデータ変化を示さな
い。例えば状態０で次に“０”データが入った場合に
は、状態変化は示さない。最初のデータラッチ４１ａが
“１”データを保持した状態１で、次に“１”が入った
場合は、最初のデータラッチ４１ａはやはり変化なく、
またゲート回路４１ａの二つの出力は共に“０”であっ
て、次のデータラッチ４１ｂに“１”が書き込まれるこ
ともない。すなわち状態１が保持される。状態２、すな
わちデータラッチ４１ａが“０”、データラッチ４１ｂ
が“１”データを保持している場合に次に“０”データ
が入ったときは、これが直接最初のデータラッチ４１ａ
に転送されて、初期の状態０に戻る。状態３で再度デー
タ“１”が入った場合には、最初のデータラッチ４１ａ
に“１”が転送され、２番目のデータラッチ４１ｂに
は、ゲート回路４２ａの“０”出力が転送されるため、
状態１に戻る。図６(b) はこの場合を示しており、区切
りタイミング信号は発生しない。以上のように、受信シ
リアルデータが“１０１０”という変化を示さない限
り、データラッチ４１ａ，４１ｂ，４１ｃに順次“１”
データが転送されて、出力ノードｄに“１”が出力され
ることはない。

【００１７】この実施例によっても、受信シリアルデー
タをシリアルにストアすることなく、ビット毎にその遷
移状態を検出して速やかに区切りタイミング信号を発生
させることができる。したがってリング状伝送媒体をデ
ータが一巡する時間を短縮して、高速データ伝送ができ
るという効果が得られる。

【００１８】

【発明の効果】以上説明したようにこの発明によれば、
受信シリアルデータを一度ストアすることなく、ビット
毎に比較判定を行って区切り符号を識別し、区切りタイ
ミング信号を発生するため、データ転送装置のハードウ
ェア構成が簡単になり、またデータ伝送システム全体の
高速性能が向上する。

【図面の簡単な説明】

【図１】この発明の一実施例のデータ転送装置における
区切りタイミング信号発生回路を示す図。

【図２】同実施例の比較器の構成を示す図。

【図３】同実施例の区切りタイミング信号発生の動作を
示す図。

【図４】別の実施例の区切りタイミング信号発生回路を
示す図。

【図５】同実施例の動作を説明するための状態遷移の様
子を示す図。

【図６】同実施例の動作を説明するための信号波形図。

【図７】リング型ネットワークとそのデータ構成を示す
図。

【図８】従来の区切り符号識別回路の構成を示す図。

【符号の説明】

１１…先頭検出回路、１２…比較器、１３…区切り符号
発生器、２１…ＥＸ・ＮＯＲゲート、２２…クロック発
生器、２３…２ビットカウンタ、２４…ＯＲゲート、２
５…ＡＮＤゲート、４１ａ〜４１ｃ…データラッチ、４
２ａ〜４２ｃ…ゲート回路、４３ａ〜４３ｃ…書き込み
制御回路、４４…インバータ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】有効データを識別するための２ビット以上
   で構成される区切り符号で囲まれたシリアルデータを受
   信し、中継，転送するデータ転送装置であって、かつ受
   信シリアルデータから前記区切り符号を抽出して区切り
   タイミング信号を発生する手段を有するデータ転送装置
   において、 前記区切りタイミング信号発生手段は、 受信シリアルデータから前記区切り符号の先頭を検出し
   てスタートタイミング信号を発生する手段と、 この手段により得られたスタートタイミング信号を受け
   て前記区切り符号をシリアルデータとして発生する区切
   り符号発生手段と、 この手段により発生された区切り符号と前記受信シリア
   ルデータとを１ビットずつ比較してその一致検出により
   区切りタイミング信号を発生する比較手段と、を有する
   ことを特徴とするデータ転送装置。
2. 【請求項２】有効データを識別するための２ビット以上
   で構成される区切り符号で囲まれたシリアルデータを受
   信し、中継，転送するデータ転送装置であって、かつ受
   信シリアルデータから前記区切り符号を抽出して区切り
   タイミング信号を発生する手段を有するデータ転送装置
   において、 前記区切りタイミング信号発生手段は、 受信シリアルデータの遷移状態を記憶するための前記区
   切り符号のビット数に対応した数の記憶手段と、 受信シリアルデータのビット毎に、その状態と前記記憶
   手段に記憶された状態との一致，不一致検出により前記
   受信シリアルデータの遷移状態を検出するゲート手段
   と、 このゲート手段の出力に応じて前記記憶手段の記憶状態
   を順次書き替える書込み制御手段とを備え、 前記記憶手段の前記区切り符号により決まる特定状態を
   区切りタイミング信号として発生することを特徴とする
   データ転送装置。