JPH0143499B2 - - Google Patents
Info
- Publication number
- JPH0143499B2 JPH0143499B2 JP10815781A JP10815781A JPH0143499B2 JP H0143499 B2 JPH0143499 B2 JP H0143499B2 JP 10815781 A JP10815781 A JP 10815781A JP 10815781 A JP10815781 A JP 10815781A JP H0143499 B2 JPH0143499 B2 JP H0143499B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- circuit
- stations
- flip
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 17
- 238000004891 communication Methods 0.000 claims description 15
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 210000004899 c-terminal region Anatomy 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/16—Arrangements for providing special services to substations
- H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
本発明は、ループ状データハイウエイ又はブラ
ンチ状データハイウエイ等に複数のステーシヨン
が接続されたデータシステム等における伝送制御
に関し、特に同一のメツセージを複数のステーシ
ヨンへ送信するグループ同報通信方式に関する。
ンチ状データハイウエイ等に複数のステーシヨン
が接続されたデータシステム等における伝送制御
に関し、特に同一のメツセージを複数のステーシ
ヨンへ送信するグループ同報通信方式に関する。
データハイウエイ等のデータ伝送システムにお
いては、システム中のステーシヨンをいくつかの
グループに分け、特定のグループに属する複数の
ステーシヨンに同一のメツセージを送信する場合
がある。
いては、システム中のステーシヨンをいくつかの
グループに分け、特定のグループに属する複数の
ステーシヨンに同一のメツセージを送信する場合
がある。
従来、このような同報通信を行なう場合、宛先
アドレス等によつて受信すべきステーシヨンを指
定し、指定された複数のステーシヨンは単に、受
信データを受けるだけで何等応答を返さない方
式、又は受信したすべてのステーシヨンが受信結
果を応答するいずれかが採用されている。前者
は、受信ステーシヨンからの応答が全くないた
め、送信ステーシヨンは正常に送信が行なわれた
か否かを知ることができないという欠点がある。
また、後者は、各ステーシヨンから応答されるた
め、応答授受の制御が複雑であり、かつ、伝送路
が無駄に使用されるという欠点がある。
アドレス等によつて受信すべきステーシヨンを指
定し、指定された複数のステーシヨンは単に、受
信データを受けるだけで何等応答を返さない方
式、又は受信したすべてのステーシヨンが受信結
果を応答するいずれかが採用されている。前者
は、受信ステーシヨンからの応答が全くないた
め、送信ステーシヨンは正常に送信が行なわれた
か否かを知ることができないという欠点がある。
また、後者は、各ステーシヨンから応答されるた
め、応答授受の制御が複雑であり、かつ、伝送路
が無駄に使用されるという欠点がある。
本発明の目的は、上述の従来方式の欠点を解決
し、グループ同報通信時に、グループ内の１つの
ステーシヨンから、受信の応答を返せるようにし
たグループ同報通信方式を提供することにある。
し、グループ同報通信時に、グループ内の１つの
ステーシヨンから、受信の応答を返せるようにし
たグループ同報通信方式を提供することにある。
本発明の通信方式は、共通伝送路に複数のステ
ーシヨンが接続され同一グループに属する複数の
ステーシヨンに同報通信を行なうことが可能なグ
ループ同報通信方式において、それぞれのステー
シヨンは固有のアドレスおよびアドレスマスク情
報を有し、受信フレーム中の宛先アドレスと自局
アドレスとが前記アドレスマスク情報で指定され
たマスク部分を除いて一致したときは該フレーム
を受信し、かつ、前記受信フレーム中の宛先アド
レスと自局アドレスとが一致したときは該フレー
ムの受信が正常に行なわれたか否かの応答信号を
送生するように構成したことを特徴とする。
ーシヨンが接続され同一グループに属する複数の
ステーシヨンに同報通信を行なうことが可能なグ
ループ同報通信方式において、それぞれのステー
シヨンは固有のアドレスおよびアドレスマスク情
報を有し、受信フレーム中の宛先アドレスと自局
アドレスとが前記アドレスマスク情報で指定され
たマスク部分を除いて一致したときは該フレーム
を受信し、かつ、前記受信フレーム中の宛先アド
レスと自局アドレスとが一致したときは該フレー
ムの受信が正常に行なわれたか否かの応答信号を
送生するように構成したことを特徴とする。
次に、本発明について、図面を参照して詳細に
説明する。
説明する。
第１図は、本発明が適用されるデータ伝送シス
テムの構成の一例を示す。すなわち、共通のデー
タ伝送路１に複数のステーシヨンST1〜SToが接
続されている。本発明はこのようなブランチ状に
接続されたシステムに限らず、ループ状に構成し
たループ状データ伝送システムにも適用すること
ができる。
テムの構成の一例を示す。すなわち、共通のデー
タ伝送路１に複数のステーシヨンST1〜SToが接
続されている。本発明はこのようなブランチ状に
接続されたシステムに限らず、ループ状に構成し
たループ状データ伝送システムにも適用すること
ができる。
第２図は、本発明に使用される送信フレーム構
成の一例を示す図である。フラグ部Ｆは、フレー
ムの開始および終了を識別するためのフラグであ
つて、例えば“01111110”のビツトシーケンスで
構成される。宛先アドレスフイールドDAは、８
ビツト長で構成し受信すべきステーシヨンのアド
レスを含み、最下位ビツトb1はマスク指示ビツト
Ｍである。マスク指示ビツトＭが“１”のときは
グループ同報用フレームであることを示す。送信
元アドレスフイールドＡには送信元ステーシヨン
のアドレスを乗せ、制御フイールドＣはフレーム
の種類の識別するための情報等を乗せる。チエツ
ビツトフイールドFCSは、フレームが正常に伝達
されたか否かを判定するためのチエツビツトが挿
入される例えばサイクリツク・チエツクコード符
号が用いられる。
成の一例を示す図である。フラグ部Ｆは、フレー
ムの開始および終了を識別するためのフラグであ
つて、例えば“01111110”のビツトシーケンスで
構成される。宛先アドレスフイールドDAは、８
ビツト長で構成し受信すべきステーシヨンのアド
レスを含み、最下位ビツトb1はマスク指示ビツト
Ｍである。マスク指示ビツトＭが“１”のときは
グループ同報用フレームであることを示す。送信
元アドレスフイールドＡには送信元ステーシヨン
のアドレスを乗せ、制御フイールドＣはフレーム
の種類の識別するための情報等を乗せる。チエツ
ビツトフイールドFCSは、フレームが正常に伝達
されたか否かを判定するためのチエツビツトが挿
入される例えばサイクリツク・チエツクコード符
号が用いられる。
第３図は、本発明の一実施例に使用する受信ス
テーシヨンの構成の一例を示すブロツク図であ
る。すなわち、伝送路１からの入力信号は、復調
回路１０で復調され、復調データは信号線１０１
に出力される。また、復調回路１０で受信信号に
同期したクロツクを発生させてクロツク線１０２
に送出する。前記復調データは０除去回路１１に
よつて５個連続した“１”の次の“０”を除去し
て信号線１０３に送出する。上記“０”の挿入、
除去は、フレーム内情報の透過性を確保するため
に行なわれる技術であつて、通信回線におけるハ
イレベルデータ制御手順の一部として一般に行な
われている。また、上記０除去回路１１は０除去
をしたときは信号線１０４をハイレベルにしてゲ
ート１２を閉じさせ、クロツク線１０２からのク
ロツクがクロツク線１０５を介してカウンタ１３
に与えられるのを１クロツク分インヒビツトす
る。
テーシヨンの構成の一例を示すブロツク図であ
る。すなわち、伝送路１からの入力信号は、復調
回路１０で復調され、復調データは信号線１０１
に出力される。また、復調回路１０で受信信号に
同期したクロツクを発生させてクロツク線１０２
に送出する。前記復調データは０除去回路１１に
よつて５個連続した“１”の次の“０”を除去し
て信号線１０３に送出する。上記“０”の挿入、
除去は、フレーム内情報の透過性を確保するため
に行なわれる技術であつて、通信回線におけるハ
イレベルデータ制御手順の一部として一般に行な
われている。また、上記０除去回路１１は０除去
をしたときは信号線１０４をハイレベルにしてゲ
ート１２を閉じさせ、クロツク線１０２からのク
ロツクがクロツク線１０５を介してカウンタ１３
に与えられるのを１クロツク分インヒビツトす
る。
一方、復調回路１０の出力データは、フラグ検
出回路１４も与えられており、フラグ検出回路１
４は、フラグを検出したとき論理“１”を信号線
１０６に出力する。該フラグ検出回路１４の出力
信号が前記カウンタ１３のリセツト端子に与えら
れると、カウンタ１３は初期状態に設定され、そ
の後の信号線１０５からのクロツクをカウント
し、８の倍数を計数したときに信号線１０７に出
力信号を出す。該信号によつてホールドレジスタ
１６はシフトレジスタ１５の内容を信号線１１１
を通して読み取り保持する。すなわち、０除去後
のデータはフラグ検出後から８ビツトごとにホー
ルドレジスタ１６に保持されることになる。
出回路１４も与えられており、フラグ検出回路１
４は、フラグを検出したとき論理“１”を信号線
１０６に出力する。該フラグ検出回路１４の出力
信号が前記カウンタ１３のリセツト端子に与えら
れると、カウンタ１３は初期状態に設定され、そ
の後の信号線１０５からのクロツクをカウント
し、８の倍数を計数したときに信号線１０７に出
力信号を出す。該信号によつてホールドレジスタ
１６はシフトレジスタ１５の内容を信号線１１１
を通して読み取り保持する。すなわち、０除去後
のデータはフラグ検出後から８ビツトごとにホー
ルドレジスタ１６に保持されることになる。
ホールドレジスタ１６に保持された内容の上位
７ビツトは、信号線１１２を介して比較回路１７
に与えられ、比較回路１７は自ステーシヨンに割
り当てられた固有の自局アドレスと上記７ビツト
とを比較し、一致したときは信号線１１６を介し
てフリツプフロツプ回路２０のＤ端子をハイレベ
ルにする。そして、前記カウンタ１３のカウント
数が９のなつたとき信号線１０８を介してフリツ
プフロツプ回路２０のＣ端子がハイレベルになつ
た時点でフリツプフロツプ回路２０がセツトされ
る。フリツプフロツプ回路２０がセツトされる
と、その出力信号によりオア回路２５を介してア
ンドゲート２３を開き、前記ホールドレジスタ１
６の内容は受信データとして取り出される。
７ビツトは、信号線１１２を介して比較回路１７
に与えられ、比較回路１７は自ステーシヨンに割
り当てられた固有の自局アドレスと上記７ビツト
とを比較し、一致したときは信号線１１６を介し
てフリツプフロツプ回路２０のＤ端子をハイレベ
ルにする。そして、前記カウンタ１３のカウント
数が９のなつたとき信号線１０８を介してフリツ
プフロツプ回路２０のＣ端子がハイレベルになつ
た時点でフリツプフロツプ回路２０がセツトされ
る。フリツプフロツプ回路２０がセツトされる
と、その出力信号によりオア回路２５を介してア
ンドゲート２３を開き、前記ホールドレジスタ１
６の内容は受信データとして取り出される。
一方、前記ホールドレジスタ１６の上位７ビツ
トの情報はアンド回路３５にも与えられる。アン
ド回路３５のもう一方の入力にはアドレスマスク
レジスタ１９にあらかめ設定された情報が入力さ
れていてアンド回路３５は、アドレスマスクレジ
スタ１９で指定されたマスク部分を除いて比較回
路１８に上記情報を入力させる。比較回路１８の
もう一方の入力は、自アドレス信号が上記同様に
アンド回路３６を介してマスク部分が除かれて入
力されている。比較回路１８は、上記両入力信号
が一致すると、信号１１７を介してフリツプフロ
ツプ回路２１のＤ端子をハイレベルにする。フリ
ツプフロツプ回路２１はＣ端子の論理状態が
“０”から“１”に遷移した時点でのＤ端子の状
態を出力する。すなわち、マスク部分を除いた宛
先アドレスが自アドレスと一致した場合にカウン
タ１３のカウント値が“９”になつたときセツト
される。また、前記ホールドレジスタ１６の最下
位１ビツトは信号線１１３を介してフリツプフロ
ツプ回路２２のＤ端子に接続され、フリツプフロ
ツプ回路２２のＣ端子には前記信号線１０８が接
続されている。すなわち、レジスタ１６の下位１
ビツトは信号線１１３を介して信号線１０８が論
理“１”に遷移したとき、つまりホールドレジス
タ１６がデータフイールドDAの内容を保持した
ときに、フリツプフロツプ回路２２に保持され
る。前記フリツプフロツプ回路２１および上記フ
リツプフロツプ回路２２がセツトされると、アン
ド回路２４の出力がハイレベルとなりオア回路２
５を介して前記アンドゲート２３を開く。従つ
て、ホールドレジスタ１６の内容が受信データと
して取り出される。換言すれば、指定されたグル
ープのステーシヨンはデータを受信するわけであ
る。
トの情報はアンド回路３５にも与えられる。アン
ド回路３５のもう一方の入力にはアドレスマスク
レジスタ１９にあらかめ設定された情報が入力さ
れていてアンド回路３５は、アドレスマスクレジ
スタ１９で指定されたマスク部分を除いて比較回
路１８に上記情報を入力させる。比較回路１８の
もう一方の入力は、自アドレス信号が上記同様に
アンド回路３６を介してマスク部分が除かれて入
力されている。比較回路１８は、上記両入力信号
が一致すると、信号１１７を介してフリツプフロ
ツプ回路２１のＤ端子をハイレベルにする。フリ
ツプフロツプ回路２１はＣ端子の論理状態が
“０”から“１”に遷移した時点でのＤ端子の状
態を出力する。すなわち、マスク部分を除いた宛
先アドレスが自アドレスと一致した場合にカウン
タ１３のカウント値が“９”になつたときセツト
される。また、前記ホールドレジスタ１６の最下
位１ビツトは信号線１１３を介してフリツプフロ
ツプ回路２２のＤ端子に接続され、フリツプフロ
ツプ回路２２のＣ端子には前記信号線１０８が接
続されている。すなわち、レジスタ１６の下位１
ビツトは信号線１１３を介して信号線１０８が論
理“１”に遷移したとき、つまりホールドレジス
タ１６がデータフイールドDAの内容を保持した
ときに、フリツプフロツプ回路２２に保持され
る。前記フリツプフロツプ回路２１および上記フ
リツプフロツプ回路２２がセツトされると、アン
ド回路２４の出力がハイレベルとなりオア回路２
５を介して前記アンドゲート２３を開く。従つ
て、ホールドレジスタ１６の内容が受信データと
して取り出される。換言すれば、指定されたグル
ープのステーシヨンはデータを受信するわけであ
る。
さらに、前記フラグ検出回路１４の検出信号、
FCSチエツク回路２８の出力信号およびフリツプ
フロツプ回路２０の出力信号が制御部４０に入力
されている。制御部４０はフリツプフロツプ回路
２０の出力信号によつてトリガされ、マイクロプ
ログラムの実行を開始し、フラグ検出回路１４が
フラグ検出して信号線１０６を論理“１”にした
時点でFCSチエツク回路２８の出力信号線１３１
の状態により応答フレームを作成し、かつ、信号
線１４０を介してセレクタ３０を制御する。セレ
クタ３０は前記応答フレームを選択して出力線１
５０を介し、変調回路３１を経由して伝送路１へ
応答フレームを送出させる。従つて、フリツプフ
ロツプ２０がセツトされているとき、即ち、受信
したフレーム中の宛先アドレスが自アドレスと一
致したステーシヨンからのみ応答フレームが送出
され、同一グループ内の他のステーシヨンは、デ
ー受信を行なうのみで応答フレームの送出はしな
い。
FCSチエツク回路２８の出力信号およびフリツプ
フロツプ回路２０の出力信号が制御部４０に入力
されている。制御部４０はフリツプフロツプ回路
２０の出力信号によつてトリガされ、マイクロプ
ログラムの実行を開始し、フラグ検出回路１４が
フラグ検出して信号線１０６を論理“１”にした
時点でFCSチエツク回路２８の出力信号線１３１
の状態により応答フレームを作成し、かつ、信号
線１４０を介してセレクタ３０を制御する。セレ
クタ３０は前記応答フレームを選択して出力線１
５０を介し、変調回路３１を経由して伝送路１へ
応答フレームを送出させる。従つて、フリツプフ
ロツプ２０がセツトされているとき、即ち、受信
したフレーム中の宛先アドレスが自アドレスと一
致したステーシヨンからのみ応答フレームが送出
され、同一グループ内の他のステーシヨンは、デ
ー受信を行なうのみで応答フレームの送出はしな
い。
従つて、送信側では、応答フレームによつて送
信が正常に行なわれたか否かチエツクし、適切な
処理をとることができ、また、応答フレームは１
つのステーシヨンからのみ送出されるからフレー
ム授受は通常の場合と同様に行なうことができ
る。
信が正常に行なわれたか否かチエツクし、適切な
処理をとることができ、また、応答フレームは１
つのステーシヨンからのみ送出されるからフレー
ム授受は通常の場合と同様に行なうことができ
る。
なお、本実施例では、制御部４０によつてセツ
ト、リセツトされるフリツプフロツプ回路２６を
設け、グループ同報通信フレームであるか否かを
問わずすべてのフレームをあたかも同報通信フレ
ームであるかのように受信することができるよう
にした。すなわち、該フリツプフロツプ回路２６
がセツトされるとアンド回路２７の一方の入力が
ハイレベルとなる。そして、前記フリツプフロツ
プ回路２１の出力信号を該アンド回路２７のもう
一方の入力に接続し、アンド回路２７の出力を前
記オア回路２５を介してアンドゲート２３に接続
している。従つて、この場合は、ホールドレジス
タ１６の最下位ビツトの状態如何にかかわらずフ
リツプフロツプ２１の出力がハイレベルになる
と、アンドゲート２３が開かれてデータを受信す
ることができる。すなわち、制御部４０内のマイ
クロプログラムによつて、信号線１３３を介して
フリツプフロツプ回路２６をセツトしておけば、
送信側は何ら変更することなくグループ同報通信
が可能となるので、オンライン中にテストを行う
場合等に便宜である。
ト、リセツトされるフリツプフロツプ回路２６を
設け、グループ同報通信フレームであるか否かを
問わずすべてのフレームをあたかも同報通信フレ
ームであるかのように受信することができるよう
にした。すなわち、該フリツプフロツプ回路２６
がセツトされるとアンド回路２７の一方の入力が
ハイレベルとなる。そして、前記フリツプフロツ
プ回路２１の出力信号を該アンド回路２７のもう
一方の入力に接続し、アンド回路２７の出力を前
記オア回路２５を介してアンドゲート２３に接続
している。従つて、この場合は、ホールドレジス
タ１６の最下位ビツトの状態如何にかかわらずフ
リツプフロツプ２１の出力がハイレベルになる
と、アンドゲート２３が開かれてデータを受信す
ることができる。すなわち、制御部４０内のマイ
クロプログラムによつて、信号線１３３を介して
フリツプフロツプ回路２６をセツトしておけば、
送信側は何ら変更することなくグループ同報通信
が可能となるので、オンライン中にテストを行う
場合等に便宜である。
なお、フラグ検出回路１４がフラグ検出信号に
より、制御部４０から信号線１３２を介して、フ
リツプフロツプ回路２０，２１および２２をリセ
ツトさせ、次の受信に備える。
より、制御部４０から信号線１３２を介して、フ
リツプフロツプ回路２０，２１および２２をリセ
ツトさせ、次の受信に備える。
以上のように、本発明においては、同報通信時
に、１つのフレームに対して２つ以上の応答信号
が返送されることがないように構成されているか
ら制御が簡単である。さらに宛先アドレスが完全
に一致したステーシヨンから応答が返送されるか
ら、受信が確認できる効果がある。
に、１つのフレームに対して２つ以上の応答信号
が返送されることがないように構成されているか
ら制御が簡単である。さらに宛先アドレスが完全
に一致したステーシヨンから応答が返送されるか
ら、受信が確認できる効果がある。
第１図は本発明が適用されるデータ伝送システ
ムの一例を示すブロツク図、第２図は本発明の一
実施例に使用するフレーム構成の一例を示す図、
第３図は本発明の一実施例に使用する受信ステー
シヨンの構成の一例を示すブロツク図である。 図において、１……データ伝送路、１０……復
調回路、１１……０除去回路、１２……ゲート、
１３……カウンタ、１４……フラグ検出回路、１
５……シフトレジスタ、１６ホールドレジスタ、
１７，１８……比較回路、１９……アドレスマス
クレジスタ、２０〜２２……フリツプフロツプ回
路、２３……アンドゲート、２４，２７……アン
ド回路、２５……オア回路、２６……フリツプフ
ロツプ回路、３０……セレクタ、３１……変調
器、４０……制御部。
ムの一例を示すブロツク図、第２図は本発明の一
実施例に使用するフレーム構成の一例を示す図、
第３図は本発明の一実施例に使用する受信ステー
シヨンの構成の一例を示すブロツク図である。 図において、１……データ伝送路、１０……復
調回路、１１……０除去回路、１２……ゲート、
１３……カウンタ、１４……フラグ検出回路、１
５……シフトレジスタ、１６ホールドレジスタ、
１７，１８……比較回路、１９……アドレスマス
クレジスタ、２０〜２２……フリツプフロツプ回
路、２３……アンドゲート、２４，２７……アン
ド回路、２５……オア回路、２６……フリツプフ
ロツプ回路、３０……セレクタ、３１……変調
器、４０……制御部。
Claims (1)
- 【特許請求の範囲】 １ それぞれ固有の自局アドレスが設定され受信
フレーム中の宛先アドレスと自局アドレスとを比
較する第一の比較手段１７を備えた複数のステー
シヨンが共通伝送路に接続され、 このステーシヨンの少なくとも一部には、同一
グループに属する複数のステーシヨンに宛てた同
報通信を受信する制御手段４０を備えたグループ
同報通信方式において、 上記少なくとも一部のステーシヨンには、 アドレスマスク情報を設定する手段１９と、 受信フレーム中の宛先アドレスと自局アドレス
との一致を前記アドレスマスク情報で指定された
マスク部分を除いて比較する第二の比較手段１８
と を備え、 前記制御手段は、前記第二の比較手段の一致出
力により応答の送信を禁止して当該フレームの情
報を受信する制御手段を含む ことを特徴とするグループ同報通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10815781A JPS5810943A (ja) | 1981-07-13 | 1981-07-13 | グル−プ同報通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10815781A JPS5810943A (ja) | 1981-07-13 | 1981-07-13 | グル−プ同報通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5810943A JPS5810943A (ja) | 1983-01-21 |
| JPH0143499B2 true JPH0143499B2 (ja) | 1989-09-21 |
Family
ID=14477391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10815781A Granted JPS5810943A (ja) | 1981-07-13 | 1981-07-13 | グル−プ同報通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5810943A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181856A (ja) * | 1983-03-31 | 1984-10-16 | Fujitsu Ltd | 会議通信システム |
| JPS61134140A (ja) * | 1984-12-05 | 1986-06-21 | Matsushita Electric Ind Co Ltd | 伝送制御方法 |
| JPS61281742A (ja) * | 1985-06-07 | 1986-12-12 | Matsushita Electric Ind Co Ltd | ホ−ムバスシステム |
| JPS6348997A (ja) * | 1986-08-18 | 1988-03-01 | Sanyo Electric Co Ltd | デ−タ伝送システム |
| JPH0771088B2 (ja) * | 1987-04-06 | 1995-07-31 | 古河電気工業株式会社 | 多重伝送方式 |
| JP2666199B2 (ja) * | 1987-09-02 | 1997-10-22 | マツダ株式会社 | 多重伝送装置 |
| JPH01160234A (ja) * | 1987-12-17 | 1989-06-23 | Matsushita Electric Ind Co Ltd | 情報伝送システム |
| JP2530686B2 (ja) * | 1988-04-28 | 1996-09-04 | 株式会社日立製作所 | 同報通信応答確認方法 |
| JP2530361B2 (ja) * | 1988-08-17 | 1996-09-04 | 松下電器産業株式会社 | 端末機器インタフェ―ス装置 |
-
1981
- 1981-07-13 JP JP10815781A patent/JPS5810943A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5810943A (ja) | 1983-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3731002A (en) | Interconnected loop data block transmission system | |
| US4549292A (en) | Method of efficiently and simultaneously transmitting both isochronous and nonisochronous data in a computer network | |
| US3680056A (en) | Use equalization on closed loop message block transmission systems | |
| CA1157975A (en) | Method of frame synchronisation of a digital tdm communication system and arrangement for performing the method | |
| EP0153179B1 (en) | Method of inserting and removing isochronous data into a sequence of nonisochronous data characters without slot allocation on a computer network | |
| EP0180448B1 (en) | Method of simultaneously transmitting isochronous and nonisochronous data on a local area network | |
| US5163048A (en) | Two-wire extended serial bus communications system with collective echoing of data transmitted from peripheral stations | |
| JPS60148249A (ja) | メツセ−ジ除去方法 | |
| JPH021652A (ja) | 情報伝送方式 | |
| JPH05257877A (ja) | 直列データ伝送用アクセス仲裁方法およびバス | |
| US3742144A (en) | Interconnected loop digital transmission system | |
| US3879582A (en) | Data loop communication system | |
| JPH0143499B2 (ja) | ||
| US4734676A (en) | Method and device for detecting a particular bit pattern in a serial train of bits | |
| US4675884A (en) | Decoding circuit | |
| EP0034776B1 (en) | Diagnostic circuit for pcm connection networks | |
| US4631695A (en) | Detector of predetermined patterns of encoded data signals | |
| EP0725514A1 (en) | Port address resolution device | |
| US5428650A (en) | Method and device for selecting information usable by a local unit connected to a digital transmission system | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| US3510586A (en) | Data transmission systems | |
| US3618020A (en) | Data transmission systems | |
| SU842791A1 (ru) | Устройство дл сравнени чисел | |
| JPS6342990B2 (ja) | ||
| JPS6022849A (ja) | 伝送系におけるアドレス受信方法 |