DE4012762A1

DE4012762A1 - Verfahren zur synchronisation eines nach einer digitalen synchronen hierarchie rahmenstrukturierten systemes

Info

Publication number: DE4012762A1
Application number: DE19904012762
Authority: DE
Inventors: Karl-Albert Dipl Ing Turban; Lothar Dipl Ing Krank
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1990-04-21
Filing date: 1990-04-21
Publication date: 1991-10-24

Description

Die Erfindung betrifft ein Synchronisationsverfahren für nach einer synchronen digitalen Hierarchie rahmenstrukturierte Systeme.

Die Einführung der synchronen digitalen Hierarchie SDH durch das CCITT (Comite Consultatif International Telephonique et Telegraphique) ermöglicht die Realisierung eines weltweiten einheitlichen Übertragungsnetzes.

Die Bitraten der SDH sind in der CCITT-Empfehlung G. 707 angegeben. Die Signalstruktur an der Netzknotenschnittstelle ist in der CCITT-Empfehlung G. 708 und die Multiplexstruktur in der CCITT-Empfehlung G. 709 enthalten.

Ein SDH Rahmen nach CCITT G. 708 besteht aus oktettorientierten synchronen Transportmodulen STM-1, mit einer Bitrate von 155 520 kbit/s.

Der Rahmen ist aus 270 Spalten mit je 9 Zeilen aufgebaut. Davon entfallen 9×9 Oktette auf eine Kopfabschnitt, section overhead SOH genannt, und 261×9 Oktette auf einen Nutzinformationsteil, payload genannt.

Im section overhead SOH ist in der ersten Zeile ein Rahmensynchronisierwort mit einer Länge von 6 Oktette angeordnet. Ferner befindet sich im section overhead in der 4. Zeile ein Zeiger AU-4 PTR, der einen Pfadkopfteil, path overhead POH genannt, eines virtuellen Containers VC4 des Nutzinformationsteils adressiert. Im path overhead POH ist ein weiterer Zeiger H4 angeordnet, der Zellköpfe, Header genannt, eines 260×9 Oktette großen intern zellstrukturierten Containers C4 adressiert. Die Zellstruktur des Containers ermöglicht das asynchrone Übertragen von Daten in Form von ATM-Zellen (asynchrone Transport Module) innerhalb eines synchronen Rahmens (SDH) .

Um eine schnelle Rahmensynchronisation herzustellen, ist es bekannt, mit Hilfe eines fest vorgegebenen, n bit langen Rahmensynchronisierwortes fortlaufend aus den empfangenen Bitstrom, getaktete mit einem empfangsseitigen Bittakt, in Intervallen von 1 Bit Dauer, Bitmuster von n Bit Länge abzufragen, mit dem Rahmensynchronisierwort zu vergleichen und bei Übereinstimmung eine Rahmensynchronisierinformation abzugeben (DE 28 55 676 A1). Bevor man mit hoher Zuverlässigkeit darauf schließen kann, daß die Übertragungsstrecke synchronisiert ist, muß das periodisch auftretende Synchronisierwort in vorgegebenen Abständen wiederholt erkannt werden. Dies hat aber den Nachteil, daß es sehr lange dauert, wenigstens zwei Rahmenlängen, bis der Synchronisierzustand erreicht wird.

Gerade in Systemen, in denen ATM-Zellen zu übertragen sind, ist eine sehr kurze Synchronisierzeit gefordert, da durch Synchronisationsverluste die Dienstequalität stark beeinträchtigt wird.

Die technische Aufgabe gemäß der Erfindung besteht darin, ein Synchronisationsverfahren für nach einer synchronen digitalen Hierarchie rahmenstrukturierte Systeme anzugeben, das einerseits eine große Zuverlässigkeit und andererseits eine kurze Synchronisierzeit gewährleistet.

Diese Aufgabe wird erfindungsgemäß durch die Lehre des Patentanspruchs 1 gelöst.

Da erfindungsgemäß ein nur einmal erkanntes Rahmensynchronisierwort nicht wie bekannt durch mehrfaches periodisches Wiederauffinden als richtig erkannt bestätigt wird, sondern eine Bestätigung durch das Decodieren von Headern der im SDH-Rahmen übertragenen ATM-Zellen erfolgt, ist ein Erreichen eines Synchronisationszustandes innerhalb einer Rahmenlänge möglich.

Erfindungsgemäß wird ein vom Synchronisierwort völlig unabhängiges Kriterium, nämlich das richtige Decodieren der Zell-Header in der Nutzinformation, zur Bestätigung des Rahmensynchronisierwortes benutzt. Denn erfindungsgemäß wird die Tatsache ausgenutzt, daß die Nutzinformation, d. h. die ATM-Zellen, über im festen Abstand zum Synchronisierwort angeordnete Zeiger adressiert werden.

Das erfindungsgemäße Synchronisierverfahren ist für alle rahmenstruktuierte Systeme verwendbar, die einerseits ein periodisches Synchronisierwort übertragen und gleichzeitig über wenigstens einen Zeiger einen Datenbereich adressieren, in dem Nutzinformationen mit gesonderten Codewörter enthalten sind.

Weitere vorteilhafte Ausgestaltungen des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen.

Ein Ausführungsbeispiel wird im folgenden anhand der Zeichnungen erläutert.

Es zeigen:

Fig. 1 eine Struktur eines gemäß einer synchronen digitalen Hierarchie SDH aufgebauten Rahmens und

Fig. 2 ein das erfindungsgemäße Synchronisationsverfahren angebender Zustandsgraph.

Für eine durch das CCITT eingeführte synchrone digitale Hierarchie SDH, wird von einer Rahmenstruktur gemäß einer CCITT Empfehlung G. 708 ausgegangen. Ein SDH-Rahmen besteht aus oktettorientierten synchronen Transportmodulen STM-1, die für Signale mit einer Bitrate von 155 520 kbit/s vorgesehen sind.

Wie in Fig. 1 gezeigt, ist der Rahmen aus 270 Spalten und 9 Zeilen für je 1 Oktett aufgebaut. Davon entfallen 9×9 Oktette auf einen Kopfabschnitt SOH, im folgenden section overhead SOH genannt, sowie 261×9 Oktette für die Nutzinformation, die mit payload bezeichnet wird.

In der ersten Zeile des section overhead SOH ist ein Synchronisierwort SYNC angeordnet, das eine Länge von 6 Oktetten aufweist und zur Rahmensynchronisation periodisch (vgl. Fig. 1) übertragen wird.

Innerhalb der Nutzinformation befindet sich ein zellstrukturierter Container C4, der ein asynchrones zellstrukturierts Signal, ATM-Zellen, mit einer Bitrate von 149,76 Mbit/s Übertragen kann.

Die ATM-Zellen weisen eine Periodizität von 53 Oktetten, mit 5 Oktetten für einen Zellkopf, im folgenden Header genannt, und 48 Oktetten für die Nutzinformation auf. Der Header ist mittels eines Codepolynoms codiert, so daß durch empfangsseitige Decodierung des Headers die nicht codierte Nutzinformation vom Header unterschieden werden kann.

Dem Container C4 ist ein Pfadkopfteil, path overhead POH genannt, zugeordnet und der path overhead zusammen mit dem Container C4 bilden einen virtuellen Container VC4.

Da der Rahmen des virtuellen Containers VC4 und der Rahmen des übergeordneten synchronen Transportmoduls STM-1 keine feste Phasenbeziehung zueinander haben, wird die sogenannte Zeigertechnik verwendet.

Ein erster Zeiger AU-4 ist in Zeile 4 des section overhead SOH angeordnet und adressiert den virtuellen Container VC4, d. h. er zeigt auf den path overhead POH.

Im path overhead ist ein zweiter Zeiger H4, in der 6. Zeile, angeordnet, der den Anfang einer ATM-Zelle, d. h. den Header adressiert (vgl. Fig. 1).

In dem in Fig. 1 gezeigten Rahmenaufbau sind nur die für die Erfindung wesentlichen Informationen gezeigt. Eine detaillierte Beschreibung sind den CCITT Empfehlungen G. 707, G. 708, G. 709 zu entnehmen.

Ausgehend von einem Rahmenaufbau gemäß Fig. 1 wird nun das erfindungsgemäße Synchronisierverfahren anhand des Zustandsgraphs aus Fig. 2 erläutert.

Zur Herstellung eines Synchronisationszustandes SYNC wird zuerst in einem Suchmodus HUNT durch bitweises Vergleichen einer ankommenden Bitfolge mit einem vorgegebenen das Synchronisierwort darstellenden Referenzbitmuster das Rahmensynchronisierwort ermittelt.

Da es sich um ein in Oktette unterteilten Rahmen handelt, sind unmittelbar nach dem Auffinden eines Rahmensynchronisierwortes alle folgenden Oktette ausgerichtet.

In dem nun folgenden Vorsynchronisationszustand PRESYNC wird der im konstanten Abstand zum Synchronisierwort, in Zeile 4 des section overhead SOH stehende erste Zeiger AU-4 gelesen. Der AU-4 Zeiger zeigt auf das erste Oktett im virtuellen Container VC4, d. h. auf den path overhead POH. Der path overhead POH enthält in Zeile 6 den zweiten Zeiger H4, der den Anfang einer ATM-Zellen, d. h. den Header adressiert.

Gemäß dem Codepolynom, mit dem der Header codiert ist, erfolgt jetzt eine Decodierung. Werden aufeinander folgend eine vorgegebene Anzahl x richtig erkannter Header festgestellt, erfolgt ein Übergang in den Synchronisationszustand SYNC. Für x kann z. B. der Wert 6 vorgegeben werden.

Das erfindungsgemäße Verfahren, ein periodisches Rahmensynchronisierwort zu ermitteln, dann die im Rahmen festvorgegebenen Zeiger zu lesen und das Suchen nach Codewörtern (Header) ermöglicht eine sehr schnelle Synchronisation noch bevor ein kompletter Rahmen empfangen wurde.

Solange jetzt das Rahmensynchronisierwort und die Header in der richtigen Position erkannt werden, verbleibt das System im Synchronsisierzustand SYNC.

Gemäß einer weiteren Ausgestaltung der Erfindung wird infolge einer Fehlermeldung zunächst in einen Überprüfungszustand TROUBLE übergegangen. Werden jetzt innerhalb einer Anzahl z aufeinanderfolgender Zellen eine Anzahl f falscher Header ermittelt, so erfolgt ein Übergang in den Suchmodus HUNT und es schließt sich das zuvor beschriebene Synchronisationsverfahren an.

Waren z. B. nur Header-Fehler infolge von einmalig auftretenden Bitfehlern gemeldet worden, so wird, falls aufeinanderfolgend wieder die Anzahl x richtig erkannter Header festgestellt werden, wieder in den Synchronisationszustand SYNC zurückgegangen. Eine Neusynchronisation wird also vermieden, wenn lediglich kleine Fehler auftreten.

Das erfindungsgemäße Synchronisationsverfahren ist universell für solche Systeme verwendbar, die ein periodisches Synchronsierwort übertragen und über wenigstens einen Zeiger einen Datenbereich adressieren, in dem Daten mit gesonderter Codierung übertragen werden.

Claims

1. Verfahren zur Synchronisation eines nach einer synchronen digitalen Hierarchie rahmenstrukturierten Systems, mit folgenden Schritten

- Ermitteln eines Rahmensynchronisierwortes in einem Suchmodus (HUNT) durch Vergleichen einer ankommenden Bitfolge mit einem vorgegebenen Referenzbitmuster,
- Übergehen in einen Vorsynchronisationszustand (PRESYNC) und Lesen wenigstens eines in einem vorgegebenen Abstand zum Rahmensynchronisierwort angeordneten Zeigers (AU-4), der einen zellstrukturierten, digital codierte Bitfolgen enthaltenden Datenbereich (VC4) adressiert, sowie
- Decodieren von in die Bitfolge regelmäßig eingefügten, Zellköpfe (Header) angebenden Codewörtern und
- Übergehen in einen Synchronisationszustand (SYNC), wenn aufeinanderfolgend eine vorgegebene Anzahl von Zellköpfen (Header) richtig decodiert wurden.

2. Verfahren nach Anspruch 1, mit folgenden Schritten

- Verwenden einer Rahmenstruktur gemäß der CCITT-Empfehlung G. 708 mit oktettorientierten synchronen Transportmodulen (STM-1),
- Ermitteln des in einem Kopfabschnitt (SOH), einen Rahmenanfang des Transportmoduls angebenden Rahmensynchronisierwortes und Ausrichten der Bitfolge in Oktette,
- Lesen eines, im Kopfabschnitt (SOH), Zeile 4, Spalte 1 bis 9 angeordneten ersten Zeigers (AU-4), der einen Pfadkopfteil (POH) eines zellstruktierten virtuellen Containers (VC4) adressiert,
- Lesen eines im Pfadkopfteil (POH), Zeile 6, angeordneten zweiten Zeigers (H4), der die Zellköpfe (Header) des zellstrukturierten Containers (C4) adressiert und
- Übergehen in den Synchronisationszustand (SYNC), wenn die vorgegebene Anzahl von Zellköpfen richtig decodiert wurden.

3. Verfahren nach Anspruch 1 oder 2, mit folgenden Schritten

- Verbleiben in dem Synchronisationszustand (SYNC), solange das Rahmensynchronisierwort und die Zellköpfe (Header) richtig erkannt werden,
- Übergehen in einen Überprüfzustand (TROUBLE), wenn entweder das Rahmensynchronisierwort oder ein Zellkopf falsch erkannt werden, und
- Starten einer Neusynchronisation, falls innerhalb einer Anzahl z aufeinander folgender Zellen eine Anzahl f falsch erkannte Zellköpfe festgestellt werden, mit z, f ganze Zahl < 0, oder
- Übergehen in den Synchronisationszustand (SYNC), falls aufeinander folgend eine Anzahl x richtig erkannter Zellköpfe festgestellt werden, mit x ganze Zahl < 0.