DE3015744C2 - Verfahren zur Rahmensynchronisation in einem digitalen Zeitmultiplex-Übertragungssystem und Anordnung zum Durchführen des Verfahrens - Google Patents
Verfahren zur Rahmensynchronisation in einem digitalen Zeitmultiplex-Übertragungssystem und Anordnung zum Durchführen des VerfahrensInfo
- Publication number
- DE3015744C2 DE3015744C2 DE3015744A DE3015744A DE3015744C2 DE 3015744 C2 DE3015744 C2 DE 3015744C2 DE 3015744 A DE3015744 A DE 3015744A DE 3015744 A DE3015744 A DE 3015744A DE 3015744 C2 DE3015744 C2 DE 3015744C2
- Authority
- DE
- Germany
- Prior art keywords
- bit
- synchronization
- arrangement
- frame
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
2. Anordnung zum Durchführen des Verfahrens zur Rahmensynchronisation nach Anspruch 1, dadurch
gekennzeichnet, daß die Anordnung eine Vergleichsanordnung und eine erster Speicheranordnung zum
Speichern der Bits des Synchronisationsmusters enthält, daß die Vergleichsanordnung mit einem ersten
Eingang zum Zuführen eines digitalen Eingangssignals und mit einem zweiten Eingang versehen ist, die ati
einen Ausgang der ersten Speicheranordnung angeschlossen ist, daß die Anordnung weiterhin einen Zeitschlitzzähler
und eine adressierbare zweite Speicheranordnung mit einer Kapazität von mindestens
/Vx2log M Bits enthält und der Zeitschlitzzähler mit einem Eingang mit dem ersten Eingang und mit einem
Ausgang mit einem ersten Eingang der zweiten Speicheranordnung verbunden ist, wobei eine Zählerstellung
des Zeitschlitzzählers eine Adresse der zweiten Speicheranordnung angibt, und daß ein Ausgang der zweiten
Speicheranordnung mit einem Eingang der ersten Speicheranordnung und mit dem Ausgang der Vergleichsanordnung
verbunden ist.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß sie einen Bitzähler enthält, der mit einem
ersten und einem zweiten Eingang sowie einem Ausgang versehen ist, wobei der erste Eingang mit dem
Ausgang der Vergleichsanordnung verbunden ist, der zweite Eingang an den Ausgang der adressierbaren
zweiten Speicheranordnung angeschlossen ist und der Ausgang an den zweiten Eingang der adressierbaren
zweiten Speicheranordnung angeschlossen ist.
4. Anordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß sie einen Rahmenzähler enthält, der
mit einem Eingang versehen ist, der an einen zweiten Ausgang des Zeitschlitzzählers angeschlossen ist.
Die Erfindung bezieht sich auf ein Verfahren zur Rahmensynchronisation eines digitalen Übertragungssystems
mit Zeitmultiplex, wobei ein Rahmen eine Reihe von N aufeinanderfolgenden Zeitschlitzen enthält und in
mindestens einem Schlitz mindestens ein Synchronisationsbit vorhanden ist und M Rahmen ein ganzes Synchronisationsmuster
enthalten, sowie auf eine Anordnung zum Durchführen des Verfahrens.
Ein derartiges Verfahren bzw. eine Anordnung zum Durchführen desselben wird u. a. in »bit-interleaved T
(time) D (division) M (multiplex)«-Übertragungssystemen angewandt. Bei derartigen Systemen werden Daten in
Rahmen übertragen. Ein Rahmen enthält eine Anzahl Zeitschlitze N, die je eine Anzahl Bits enthalten. Rahmen
und Zeitschlitze werden seriell übertragen. Einer der Zeitschlitze wird dazu benutzt, darin ein Synchronisationsmuster zu übertragen. Oft ist die Länge des Zeitschlitzes, der dazu benutzt wird, ein Bit. Empfangsseitig muß
jeder Zeitschlitz erkannt werden, um beispielsweise eine Demultiplexanordnung zu synchronisieren bzw. die
vorhandene Synchronisation zu überwachen. Beim Suchen nach einem Synchronisationsmuster von M Bit in
Rahmen, die aus N Zeitschlitzen aufgebaut sind, wird meistens ein Schieberegister verwendet mit einer Kapazität
von N χ Μ Bits.
Die Erfindung hat nun zur Aufgabe, ein Verfahren zu schaffen, das auf einfache Weise Rahmensynchronisation
herbeiführt. Das Verfahren weist dazu das Kennzeichen auf, daß das Verfahren die nachfolgenden Schritte
umfaßt:
erster Schritt, das Vergleichen jedes Bits der Reihe von N aufeinanderfolgenden Zeitschlitzen mit dem
(y+1)-ten Bit des Synchronisationsmusters, wobei j der unmittelbar vorhergehenden aufeinanderfolgenden
Anzahl Male, daß an dieser Bitstelle Übereinstimmung ermittelt war, entspricht;
zweiter Schritt, das Ermitteln je Bitstelle einer etwaigen Übereinstimmung;
dritter Schritt, das Aufzeichnen je Bitstelle, daß aufeinanderfolgende Übereinstimmung ermittelt worden ist;
vierter Schritt, das Detektieren der Anzahl M aufeinanderfolgender Male, daß an nur einer Bitstelle Übereinstimmung
ermittelt wurde;
fünfter Schritt, das Anmerken des Bits in der in dem vorhergehenden Schritt ermittelten Bitslclle als Synchronisationsbit.
Die Erfindung hat weiterhin zur Aufgabe, eine Anordnung zum Durchführen des Verfahrens zu schaffen, die
insbesondere bei langen Synchronisationsmustern zu einer wesentlichen Einsparung von Speicherkapazität
führt.
Die erfindungsgemäße Anordnung w?ist dazu das Kennzeichen auf, daß sie eine Vergleichsanordnung und
eine erste Speicheranordnung zum Speichern der Bits des Synchronisationsmusters enthält daß die Vergleichsanordnung
mit einem ersten Eingang zum Zuführen eines digitalen Eingangssignals und mit einem zweiten
Eingang versehen ist, die an einen Ausgang der ersten Speicheranordnung angeschlossen ist, daß die Anordnung
weiterhin einen Zeitschlitzzähler und eine adressierbare zweite Speicheranordnung mit einer Kapazität von
mindestens yVx2log M bit enthält und der Zeitschlitzzähler mit einem Eingang mit dem ersten Eingang und mit
einem Ausgang mit einem ersten Eingang der zweiten Speicheranordnung verbunden ist, wobei eine Zählerstellung
des Zeitschlitzzählers eine Adresse der zweiten Speicheranordnung angibt, und daß ein Ausgang der
zweiten Speicheranordnung mit einem Eingang der ersten Speicheranordnung und mit dem Ausgang der
Vergleichsanordnung verbunden ist
Ein Vorteil der erfindungsgemäßen Anordnung ist daß zum Synchronisieren eines Systems mit einem Synchronisationsmuster
von M Bits in Rahmen, die aus N Zeitschlitzen bestehen, nur ein Speicher zur Größe von
/VxGANZ [2IOgM] Bits erforderlich ist (GANZplog N] m die ganze Zahl größer oder gleich [2IOgAi].)
Ausführungsbeispiele der Erfindung werden nachstehend an Hand einiger Figuren näher erläutert. Es zeigt
Fig. 1 eine schematische Darstellung eines Rahmenaufbaus eines Übertragungssystems;
F i g. 2 ein Flußdiagramm einer Ausfübrungsform des Verfahrens nach der Erfindung;
F i g. 3 ein Beispiel eines Rahmensynchronzyklus nach der Erfindung;
F i g. 4 ein Blockschaltbild einer Anordnung zum Durchführen des erfindungsgemäßen Verfahrens.
In F i g. 1 ist auf schematische Weise dargestellt, wie eine Reihe von M aufeinanderfolgenden Rahmen eines
digitalen TDM-Übertragungssystems eingeteilt ist. Die Rahmen 1, 2 usw. enthalten je beispielsweise N Zeitschlitze,
und jeder Zeitschlitz bietet mindestens einem Bit Platz. Einer der Zeitschlitze dient als Synchronisationsschlitz.
Aufeinanderfolgende, an derselben relativen Stelle in einem Rahmen auftretende Zeitschlitze bilden
einen Datenkanal. Es passiert oft daß der Zeitschlitz, der für Synchronisationszwecke bestimmt wird, nur ein Bit
enthalten kann, auch wenn die anderen Schlitze mehrere Bits (beispielsweise ein 8-Bit-PCM-Wort) enthalten. In
F i g. 1 ist als Beispiel der Synchronisationsschlitz s an der Stelle N in dem Rahmen vorhanden, und in der
weiteren Beschreibung wird davon ausgegangen, daß in jedem Schlitz ein Bit vorhanden ist und daß daher eine
Reihe von M Rahmen nur ein Synchronisationsmuster, das aus M Bits besteht, enthält.
Empfangsseitig soll jeder Zeitschlitz in einem Rahmen erkannt werden. Um diese Erkennung zu bewirken,
wurde bereits vorgeschlagen, die empfangenen Daten einem Schieberegister mit einer Länge von Nxm Bits
zuzuführen, das mit M Abgriffen in einem Abstand von je N Bits voneinander versehen ist. Diese Abgriffe
werden einer Koinzidenzschaltungsanordnung zugeführt, der ebenfalls das Synchronisationsmuster zugeführt
wird. Nachdem im Schieberegister die Datenbits um eine Stelle weitergeschoben sind, werden die dann an der
Stelle der M Abgriffe vorhandenen M Datenbits mit den M Bits des Synchronisationsmusters verglichen. Bei
Koinzidenz ist die Synchronisation erreicht und wird beispielsweise die Demultiplexanordnung in die dem
Synchronisationskanal entsprechende Lage gebracht. Diese Methode weist den Nachteil auf, daß relativ viel
Speicherkapazität notwendig ist.
Beim Verfahren zur Rahmensynchronisation eines digitalen Übertragungssystems mit Zeitmultiplex wird
davon ausgegangen, daß das erste empfangene Datenbit das erste Synchronisationsbit ist. Wenn diese Voraussetzung
richtig ist, wird in dem nachfolgenden Rahmen das zweite Synchronisationsbit erwartet usw. Wenn das
empfangene Bit nicht dem erwarteten Synchronisationsbit entspricht, ist das bisher empfangene Muster offenbar
kein Synchronisationsmuster. In diesem Fall wird eine neue Suchaktion gestartet. Ein Vorteil dieses Verfahrens
ist, daß es nicht notwendig ist (teilweise), empfangene Synchronisationsmuster zu speichern, sondern daß es
ausreicht, die Rangordnung desjenigen Synchronisationsbits, das in dem betreffenden Schlitz erwartet wird, zu
speichern.
Eine Ausführungsform des Verfahrens zur Rastersynchronisation ist in dem Flußdiagrammen für Rahmensynchronisation
in F i g. 2 dargestellt.
Zu den Beschriftungen der geometrischen Figuren, die die Funktionen und die Zustände des Verfahrens zur
Rahmensynchronisation in zeitlicher Folge erläutern, gehören die nachfolgenden erläuternden Texte. Es sei
bemerkt, daß eine derartige Zeitfolge von Funktionen und zugehörenden Zuständen des Verfahrens zur Rahmensynchronisation
in universellen sequentiellen programmierbaren Logikschaltungen verwirklicht werden
kann, wie in handelsüblichen Mikroprozessoren mit zugeordneten Speichern und Peripherie-Geräten.
Beschriftung
Umschreibung
-1- STRT
-5- DT- SZVC=O?
-5a- S77?:=0
-6- STR:=STR+\
-7- STR-Ml
-9- STP
Start
Die Zeitschlitze eines Rahmens werden numeriert;
Die Nummer /, die der augenblickliche Zeitschlitz aufweist (/ =1, 2, 3 N)
erhält am Anfang einen Wert 0; die Rahmen werden ebenfalls numeriert; die
Nummer K, die der augenblickliche Rahmen aufweist {K = 1, 2, 3 M) erhält
am Anfang einen Wert 0.
Die Zeitschlitznummer wird um 1 erhöht.
Die Zeitschlitznummer wird auf den Wert η getestet; wenn die Zeitschlitznummer
den Wert N aufweist, dann:
Die Rahmennummer K wird um eins erhöht. Wenn die Zeitschlitznummer den
Wert N nicht aufweist, aber wenn dies wohl der Fall ist nach der Erhöhung der
Rahmennummer, wird auf den folgenden Schritt übergegangen.
Das in dem betreffenden Zeitschlitz empfangene Datenbit wird mit einem Bit
-SNC- des Synchronisationsmusters verglichen. Die Rangordnung j des Bits
des Synchronisationswortes (Sn, Su S2, ..-, Sj, .... Sm-\) entspricht der Anzahl
Male, die in aufeinanderfolgenden Rahmen unmittelbar vor dem betreffenden Rahmen in dem betreffenden Zeitschlitz zwischen dem Datenbit und dem Synchronisationsbit
Übereinstimmung festgestellt wurde.
Gibt es in dem betreffenden Zeitschlitz keine Übereinstimmung, so wird die
genannte Anzahl Male, die in aufeinanderfolgenden unmittelbar vor und in dem betreffenden Raster Übereinstimmung war, also auf Nuil gebracht. Daraufhin
werden-3— und / durchgeführt. Gibt es in dem betreffenden Zeitschlitz dagegen
Übereinstimmung, so wird mit dem Punkt —6— weitergefahren.
Die genannte Anzahl Male, die in aufeinanderfolgenden Rahmen unmittelbar vor
und in dem betreffenden Rahmen Übereinstimmung war, wird um Eins erhöht.
Die genannte Anzahl (STR) wird auf den Wert M getestet. Hat STR einen Wert
ungleich M(kleiner als M), so werden -3- u. f. durchgeführt. Hat STR dagegen
den Wert M, so ist in dem betreffenden Zeitschlitz das M-te Synchronisationsbit
festgestellt.
Der Nummer des betreffenden Zeitschlitzes und des betreffenden Rahmens wird
der Wert N zugeordnet.
Stop.
Das Verfahren wird an Hand eines Beispiels einer Rahmensynchronisation, das in F i g. 3 dargestellt ist, näher
erläutert. In F i g. 3a ist der Aufbau eines digitalen Signals dargestellt, das aus einer Anzahl aufeinanderfolgenden
Rahmen besteht, die je vier Zeitschlitze enthalten. Ein Zeitschlitz jedes Rahmens enthält ein Synchronisationsbit.
Das Synchronisationsmuster besteht aus vier Bits, und zwar Sn, S1, S2 und Sj. In F i g. 3b sind eine Anzahl Rahmen
(1, Il... VII) des empfangenen Datensignals dargestellt, denen Synchronisation mit dem in Fi g. 3a dargestellten
einwandfreien Signal fehlt Zeile A zeigt die Anzahl Male, die es in den dem betreffenden Rahmen unmittelbar
vorhergehenden Rahmen in dem betreffenden Zeitschlitz Übereinstimmung zwischen dem Datenbit und dem
Synchronisatiop.sbit gegeben hat. Im Rahmen I ist die Ausgangssituation dargestellt, und zwar in allen Schlitzen
Omal Übereinstimmung. Zeile B zeigt das Synchronisationsbit mit einer Rangordnung, die durch die genannte
Anzahl Male Übereinstimmung bestimmt ist Im Rahmen I ist die Ausgangssituation (mit S0 in jedem Schlitz)
dargestellt Zeile Czeigt daß das betreffende Synchronisationsbit mit dem augenblicklichen Datenbit verglichen
wird In Zeile D ist das Resulat dieses Vergleiches in numerischer Form dargestellt. Dabei bedeutet eine Null
keine Übereinstimmung und eine 1 Übereinstimmung. Die Wahl einer etwaigen Übereinstimmung ist für
diejenigen Zeitschlitze (aus Fig. 3b) beliebig, die nicht mit einem Synchronisationsbit in dem Synchronisationsmuster nach F i g. 3a übereinstimmen. Für diejenigen Zeitschlitze (aus F i g. 3b), die mit den Synchronisationsbits
in F i g. 3a »zusammenfallen«, folgt die Entscheidung aus dem dargestellten Vergleich. So wird in dem dargestellten
Beispiel bei C2 im Rahmen I ein Vergleich von S0 mit Si durchgeführt, der daher eine Null ergibt Im Rahmen
II wird in jedem Zeitschlitz wieder der Vergleich zwischen dem augenblicklichen Datenbit und dem selektierten
Synchronisationsbit durchgeführt In dem ersten und in dem zweiten Schlitz gibt es keine Übereinstimmung,
daher Co=Q =0; in dem dritten Schlitz gibt es Übereinstimmung (C2= 1); aber in dem entsprechenden Schlitz
im Rahmen I gab es keine Übereinstimmung, wodurch die Ausgangssituation für den nachfolgenden Rahmen
(dargestellt in Zeile A, Rahmen III) wird: einmal Übereinstimmung. In dem vierten Schlitz des Rahmens 11 ist
ebenso wie in dem dritten, Übereinstimmung. In dem entsprechenden vorhergehenden Schlitz (Schlitz 4, Rahmen
I) gab es jedoch auch Übereinstimmung. Daher wird die Ausgangssituation für den folgenden Rahmen
(dargestellt in Zeile A, Rahmen HI): zweimal Übereinstimmung. Daraufhin werden die Bits aus dem Rahmen III
verglichen usw. Aus dem dargestellten Beispiel geht hervor, daß in den Rahmen IV, V, Vl und VII aufeinanderfolgend
Übereinstimmung in dem Zeitschlitz C2 auftritt Daher wird in dem vierten aufeinanderfolgenden Rahmen
(Rahmen VIl) der Zeitschlitz Ci als derjenige Schlitz bezeichnet, in dem sich das Synchronisationsbit befindet.
In Fig.4 ist eine Anordnung zum Durchführen des erfindungsgemüßen Verfahrens dargestellt. Die einem
Eingang 1 zugeführten Daten werden einem ersten Eingang 2-1 einer Vergleichsanordnung 2 zugeführt, mit der
diese Daten bitweise mit einem Synchronisationsbit verglichen werden, das durch eine erste Speicheranordnung
3 einem zweiten Eingang 2-2 der Vergleichsanordnung 2 zugeführt wird. Die erste Speicheranordnung 3 enthält
die M Bits (M>2) eines Synchronisationsmusters. Die Rangordnung des Synchronisationsbits, das der Vergleichsanordnung
2 zugeführt wird, ist bestimmt durch eine Anzahl, die in einer zweiten Speicheranordnung 4
gespeichert ist. Diese Zahl wird auf die folgende Weise adressiert und ermittelt. Der Eingang 1 ist ebenfalls mit
einer Zeitabmeßanordnung 5 verbunden. Die Zeitabmeßanordnung 5 extrahiert Taktimpulsinformation aus dem
empfangenen Datensignal. Beim Übergang zu dem nachfolgenden Zeitschlitz wird von der Zeitabmeßanordnung
5 einem Eingang 6-1 eines Zeitschlitzzählers 6 ein Zählimpuls zugeführt. Die Zählerstellung des Zeitschlitzzählers
6 erkennt den nachfolgenden Zeitschlitz, der durch die Vergleichsanordnung 2 verarbeitet wird. Die
Zählerstellung des Zeitschlitzzählers 6 adressiert weiterhin die nachfolgende Speicherstelle in der zweiten
Speicheranordnung 4. Dazu ist ein Ausgang des Zeitschlitzzählers 6 mit einem Eingang 4-1 der zweiten Speicheranordnung
4 verbunden. Wenn ein Rahmen aus N Zeitschlitzen besteht, kann der Zeitschlitzzähler 6
beispielsweise ein Modulo-N Zähler sein und hat die adressierbare zweite Speicheranordnung 4 mindestens eine
Kapazität von N Speicherstellen. Die N Speicherstellen bieten Platz zum Speichern von N Worten, wobei ein
derartiges Wort angibt, welche Rangordnung das von der ersten Speicheranordnung 3 der Vergleichsanordnung
2 zuzuführende Synchronisationsbit haben muß. Dazu ist ein Ausgang der zweiten Speicheranordnung 4 mit
einem Eingang der ersten Speicheranordnung 3 verbunden. Der Ausgang der zweiten Speicheranordnung 4 ist
weiterhin mit einem zweiten Eingang 7-2 eines Bitzählers 7 verbunden. Das von der zweiten Speicheranordnung
4 herrührende Wort wird von dem Bitzähler 7 übernommen. Ein erster Eingang 7-1 des Bitzählers 7 ist mit einem
Ausgang der Vergleichsanordnung 2 verbunden, um beim Ermitteln einer Übereinstimmung die Zählerstellung
des Bitzählers 7 um Eins zu erhöhen. Der Ausgang der Vergleichsanordnung 2 ist über ein Tor 8 mit einem
dritten Eingang 7-3 des Bitzählers 7 verbunden, um bei mangelnder Übereinstimmung den Bitzähler 7 auf 0
zurückzustellen. Das Resultat dieses Vorganges, d. h. die Zählerstellung des Bitzählers 7, wird in der zweiten
Speicheranordnung 4 gespeichert. Dazu ist ein Ausgang 7-4 des Bitzählers 7 mit dem zweiten Eingang 4-2 der
zweiten Speicheranordnung 4 verbunden. Ein Ausgang 7-5 des Bitzählers 7 ist mit einem Rückstelleingang 6-2
bzw. 9-2 des Zeitschlitzzählers 6 und des Rahmenzählers 9 verbunden, um beim Erreichen des Wertes M des
Bitzählers 7 den Zeitschlitzzähler 6 und den Rasterzähler 9 auf N zu stellen: es ist Synchronisation erreicht.
In der zweiten Speicheranordnung 4 wird die Anzahl Male, die Übereinstimmung in unmittelbar vorhergehenden
aufeinanderfolgenden Rahmen ermittelt wurde, gespeichert. Diese Anzahl kann maximal M betragen. Zum
Speichern der Zahl M ist die Anzahl Bits erforderlich, die gleich der ganzen Zahl ist, die größer bzw. gleich
2log M ist. Dies bedeutet, daß insbesondere bei längeren Synchronisationsmustern eine wesentlich geringere
Speicherkapazität ausreichen kann.
Wenn Rahmensynchronisation erreicht ist, kann dasselbe Verfahren und dieselbe Anordnung zum Durchführen
dieses Verfahrens zum Überwachen der Synchronisation benutzt werden. In diesem Fall reicht es, nur in dem
Zeitschlitz, in dem sich die Synchronisationsbits befinden, zu überprüfen, ob es Übereinstimmung gibt. Der
Synchronisationszeitschlitz ist ja bei Synchronisation erkennbar. Nachdem die M Bits des Synchronisationsmusters
empfangen sind, muß die Zählerstellung M des Bitzählers und des Rahmenzählers den Wert M anzeigen,
wenn die Synchronisation einwandfrei ist. Weichen diese Werte voneinander ab, so ist die Synchronisation
offenbar gestört (Übertragungs- und Detektionsfehler außer Betracht gelassen).
Der Bitzähler 7 ist nicht wesentlich. Ist nämlich die adressierbare zweite Speicheranordnung derart eingerichtet,
daß in dem Speicher »unmittelbar« addiert werden kann, so kann der Bitzähler 7 fortfallen, und es wird daher
der Ausgang der Vergleichsanordnung 2 unmittelbar oder über die Zeitabmeßanordnung 5 mit dem zweiten
Eingang 4-2 der zweiten Speicheranordnung 4 verbunden.
Hierzu 2 Blatt Zeichnungen
Claims (1)
1. Verfahren zur Rahmensynchronisation eines digitalen Übertragungssystems mit Zeitmultiplex, wobei
ein Rahmen eine Reihe von N aufeinanderfolgenden Zeitschlitzen enthält und in mindestens einem Schlitz
mindestens ein Synchronisationsbit vorhanden ist und M Rahmen (M>
2) ein ganzes Synchronisationsmuster enthalten, dadurch gekennzeichnet, daß das Verfahren die nachfolgenden Schritte umfaßt:
erster Schritt, das Vergleichen jedes Bits der Reihe von N aufeinanderfolgenden Zeitschlitzen mit dem
(/+ l)-ten Bit des Synchronisationsmusters, wobei j der unmittelbar vorhergehenden aufeinanderfolgenden
Anzahl Male, daß an dieser Bitstelle Obereinstimmung ermittelt war,
entspricht;
zweiter Schritt, das Ermitteln je Bitstelle einer etwaigen Übereinstimmung;
dritter Schritt, das Aufzeichnen je Bitstelle, daß aufeinanderfolgende Übereinstimmung ermittelt worden ist;
vierter Schritt, das Detektieren der Anzahl M aufeinanderfolgender Male, daß an nur einer Bitstelle
dritter Schritt, das Aufzeichnen je Bitstelle, daß aufeinanderfolgende Übereinstimmung ermittelt worden ist;
vierter Schritt, das Detektieren der Anzahl M aufeinanderfolgender Male, daß an nur einer Bitstelle
Übereinstimmung ermittelt wurde;
fünfter Schritt, das Anmerken des Bib in der in dem vorhergehenden Schritt ermittelten Bitstelle als
fünfter Schritt, das Anmerken des Bib in der in dem vorhergehenden Schritt ermittelten Bitstelle als
Synchronisationsbit.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL7903284A NL7903284A (nl) | 1979-04-26 | 1979-04-26 | Werkwijze voor framesynchronisatie van een digitaal tdm communicatiestelsel en inrichting voor het uitvoeren van de werkwijze. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3015744A1 DE3015744A1 (de) | 1980-11-06 |
DE3015744C2 true DE3015744C2 (de) | 1985-02-14 |
Family
ID=19833059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3015744A Expired DE3015744C2 (de) | 1979-04-26 | 1980-04-24 | Verfahren zur Rahmensynchronisation in einem digitalen Zeitmultiplex-Übertragungssystem und Anordnung zum Durchführen des Verfahrens |
Country Status (13)
Country | Link |
---|---|
US (1) | US4347606A (de) |
JP (1) | JPS55145450A (de) |
AU (1) | AU530656B2 (de) |
BE (1) | BE882970A (de) |
CA (1) | CA1157975A (de) |
CH (1) | CH650628A5 (de) |
DE (1) | DE3015744C2 (de) |
ES (1) | ES8101345A1 (de) |
FR (1) | FR2455404B1 (de) |
GB (1) | GB2048617B (de) |
IT (1) | IT1141315B (de) |
NL (1) | NL7903284A (de) |
SE (1) | SE443692B (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3623910A1 (de) * | 1986-07-15 | 1988-01-21 | Siemens Ag | Verfahren und anordnung zur empfangsseitigen synchronisierung eines zeitmultiplexsignals |
DE3806428A1 (de) * | 1988-02-29 | 1989-09-07 | Siemens Ag | Verfahren und schaltungsanordnung zum ermitteln einer in einem serienbitstrom enthaltenen bitkombination |
DE3806429A1 (de) * | 1988-02-29 | 1989-09-07 | Siemens Ag | Verfahren und schaltungsanordnung zum ermitteln einer in einem serienbitstrom enthaltenen bitkombination |
DE4012762A1 (de) * | 1990-04-21 | 1991-10-24 | Standard Elektrik Lorenz Ag | Verfahren zur synchronisation eines nach einer digitalen synchronen hierarchie rahmenstrukturierten systemes |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2951914C2 (de) * | 1979-12-21 | 1982-04-01 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Übertragung von Daten mit Hilfe eines Start-Stopsignals |
DE3044620A1 (de) * | 1980-11-27 | 1982-07-08 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Digitales nachrichtenuebertragungssystem |
US4468752A (en) * | 1981-09-21 | 1984-08-28 | Tandy Corporation | Data synchronization apparatus |
US4443883A (en) * | 1981-09-21 | 1984-04-17 | Tandy Corporation | Data synchronization apparatus |
US4453260A (en) * | 1982-06-15 | 1984-06-05 | Tokyo Shibaura Denki Kabushiki Kaisha | Synchronizing circuit for detecting and interpolating sync signals contained in digital signal |
US4493093A (en) * | 1982-11-08 | 1985-01-08 | Eastman Kodak Company | Zero overhead sync in data recording |
JPS59117838A (ja) * | 1982-12-24 | 1984-07-07 | Sony Corp | マ−カ−信号検出回路 |
US4611336A (en) * | 1984-02-21 | 1986-09-09 | Calculagraph Company | Frame synchronization for distributed framing pattern in electronic communication systems |
US4688215A (en) * | 1985-06-05 | 1987-08-18 | Calculagraph Company | Demultiplexer for two-stage framing |
US4740962A (en) * | 1985-12-23 | 1988-04-26 | Motorola, Inc. | Synchronizer for time division multiplexed data |
US4829462A (en) * | 1986-06-13 | 1989-05-09 | International Business Machines Corporation | Communication bit pattern detection circuit |
EP0262478B1 (de) * | 1986-09-29 | 1991-08-21 | Siemens Aktiengesellschaft | Verfahren zur Rahmensynchronisierung der Vermittlungsstelle eines PCM-Zeitmultiplex-Fernmeldesystems |
US4847877A (en) * | 1986-11-28 | 1989-07-11 | International Business Machines Corporation | Method and apparatus for detecting a predetermined bit pattern within a serial bit stream |
US4730346A (en) * | 1987-02-12 | 1988-03-08 | Dallas Semiconductor Corporation | Method and apparatus for extracting a predetermined bit pattern from a serial bit stream |
US4727558A (en) * | 1987-02-12 | 1988-02-23 | Dallas Semiconductor Corporation | Method and apparatus for extracting a predetermined bit pattern from a serial bit stream |
USRE34241E (en) * | 1987-02-12 | 1993-05-04 | Dallas Semiconductor Corp. | Method and apparatus for extracting a predetermined pattern from a serial bit stream |
US4899383A (en) * | 1987-09-08 | 1990-02-06 | Westinghouse Electric Corp. | Apparatus and method for secure digital communication |
US5010559A (en) * | 1989-06-30 | 1991-04-23 | Sgs-Thomson Microelectronics, Inc. | System for synchronizing data frames in a serial bit stream |
GB2293949B (en) * | 1994-10-08 | 1999-05-26 | Plessey Telecomm | Fast serial pattern recognition |
EP0771090A1 (de) * | 1995-10-16 | 1997-05-02 | Loral Aerospace Corporation | Programmierbarer PCM/TDM Multiplexer |
JP2940454B2 (ja) * | 1995-12-28 | 1999-08-25 | 日本電気株式会社 | スロット受信同期回路 |
US5960048A (en) * | 1996-03-26 | 1999-09-28 | Telefonaktiebolaget Lm Ericsson | Method and an arrangement for receiving a symbol sequence |
SE515911C2 (sv) * | 1996-03-26 | 2001-10-29 | Ericsson Telefon Ab L M | Förfarande och anordning för mottagning av en symbolsekvens |
KR100476897B1 (ko) * | 1996-03-26 | 2005-07-25 | 텔레폰악티에볼라겟엘엠에릭슨(펍) | 심벌시퀀스를수신하는방법및장치 |
US6362737B1 (en) * | 1998-06-02 | 2002-03-26 | Rf Code, Inc. | Object Identification system with adaptive transceivers and methods of operation |
US6246736B1 (en) | 1998-08-19 | 2001-06-12 | Nortel Networks Limited | Digital signal framing systems and methods |
JP2000131474A (ja) * | 1998-10-27 | 2000-05-12 | Fujitsu Ltd | 時刻同期システム,時刻同期システムに適用される衛星システム,時刻同期システムに適用される地上システム,時刻同期方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
KR100327983B1 (ko) * | 1999-02-22 | 2002-03-12 | 박종섭 | 메모리를 이용한 프레임 동기장치 |
JP3793724B2 (ja) * | 2001-10-29 | 2006-07-05 | 沖電気工業株式会社 | 受信回路及び受信方法 |
KR100498502B1 (ko) * | 2003-06-09 | 2005-07-01 | 삼성전자주식회사 | 기준 데이터를 스택시켜 레이턴시를 보상하는 반도체메모리 장치 및 그 테스트 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2517481C3 (de) * | 1975-04-19 | 1978-07-13 | Siemens Ag, 1000 Berlin U. 8000 Muenchen | Verfahren zur Verkürzung der Synchronisierzeit in Zeitmultiplexsystemen, insbesondere Datenmultiplexsystemen |
DE2657365C2 (de) * | 1976-12-17 | 1978-11-02 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren und Schaltungsanordnung zur Durchführung des Verfahrens zur Rahmensynchronisierung eines Zeitmultiplexsystems |
DE2740997C2 (de) * | 1977-09-12 | 1979-09-13 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Zeitmultiplex-Rahmensynchronisierung mit Hilfe variabler Synchronisierworte |
NL176420C (nl) * | 1977-09-29 | 1985-04-01 | Nederlanden Staat | Synchronisatieinrichting voor het afgeven van een met een in een inkomend digitaal signaal aanwezig synchronisatieteken overeenkomend synchronisatiesignaal. |
US4230911A (en) * | 1978-08-28 | 1980-10-28 | International Telephone And Telegraph Corporation | Carrier terminal unit |
-
1979
- 1979-04-26 NL NL7903284A patent/NL7903284A/nl not_active Application Discontinuation
-
1980
- 1980-04-17 CA CA000350076A patent/CA1157975A/en not_active Expired
- 1980-04-18 US US06/141,544 patent/US4347606A/en not_active Expired - Lifetime
- 1980-04-21 FR FR8008899A patent/FR2455404B1/fr not_active Expired
- 1980-04-23 JP JP5305080A patent/JPS55145450A/ja active Granted
- 1980-04-23 GB GB8013344A patent/GB2048617B/en not_active Expired
- 1980-04-23 IT IT21605/80A patent/IT1141315B/it active
- 1980-04-23 SE SE8003027A patent/SE443692B/sv not_active IP Right Cessation
- 1980-04-23 CH CH3142/80A patent/CH650628A5/de not_active IP Right Cessation
- 1980-04-23 AU AU57710/80A patent/AU530656B2/en not_active Ceased
- 1980-04-24 ES ES490849A patent/ES8101345A1/es not_active Expired
- 1980-04-24 BE BE0/200369A patent/BE882970A/fr not_active IP Right Cessation
- 1980-04-24 DE DE3015744A patent/DE3015744C2/de not_active Expired
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3623910A1 (de) * | 1986-07-15 | 1988-01-21 | Siemens Ag | Verfahren und anordnung zur empfangsseitigen synchronisierung eines zeitmultiplexsignals |
DE3806428A1 (de) * | 1988-02-29 | 1989-09-07 | Siemens Ag | Verfahren und schaltungsanordnung zum ermitteln einer in einem serienbitstrom enthaltenen bitkombination |
DE3806429A1 (de) * | 1988-02-29 | 1989-09-07 | Siemens Ag | Verfahren und schaltungsanordnung zum ermitteln einer in einem serienbitstrom enthaltenen bitkombination |
DE4012762A1 (de) * | 1990-04-21 | 1991-10-24 | Standard Elektrik Lorenz Ag | Verfahren zur synchronisation eines nach einer digitalen synchronen hierarchie rahmenstrukturierten systemes |
Also Published As
Publication number | Publication date |
---|---|
CA1157975A (en) | 1983-11-29 |
SE8003027L (sv) | 1980-10-27 |
JPS55145450A (en) | 1980-11-13 |
AU530656B2 (en) | 1983-07-21 |
ES490849A0 (es) | 1980-12-01 |
IT8021605A0 (it) | 1980-04-23 |
GB2048617B (en) | 1983-03-16 |
AU5771080A (en) | 1980-10-30 |
NL7903284A (nl) | 1980-10-28 |
JPS6359294B2 (de) | 1988-11-18 |
BE882970A (fr) | 1980-10-24 |
SE443692B (sv) | 1986-03-03 |
GB2048617A (en) | 1980-12-10 |
US4347606A (en) | 1982-08-31 |
FR2455404A1 (fr) | 1980-11-21 |
CH650628A5 (de) | 1985-07-31 |
IT1141315B (it) | 1986-10-01 |
DE3015744A1 (de) | 1980-11-06 |
FR2455404B1 (fr) | 1987-07-31 |
ES8101345A1 (es) | 1980-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3015744C2 (de) | Verfahren zur Rahmensynchronisation in einem digitalen Zeitmultiplex-Übertragungssystem und Anordnung zum Durchführen des Verfahrens | |
DE2901762A1 (de) | Datenuebertragungs- und verarbeitungsanlage | |
DE2746064A1 (de) | Datenspeicher mit auffrischung | |
DE3111555C2 (de) | Verfahren und Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung | |
DE1474062B2 (de) | Datenverarbeitungsanlage mit einer anzahl von pufferspeichern | |
DE3148099C2 (de) | Anordnung zum Erkennen einer Digitalfolge | |
DE3246432C2 (de) | ||
DE2125528A1 (de) | ||
DE2351890A1 (de) | Multiplexereinrichtung | |
DE2159384A1 (de) | Zeitmultiplex-Übertragungssystem, das über einen Satelliten eine Mehrzahl von Stationen verbindet | |
DE3806428C2 (de) | Verfahren und Schaltungsanordnung zum Ermitteln einer in einem Serienbitstrom enthaltenen Bitkombination | |
DE2914934A1 (de) | Codedetektor fuer ein abfrage-/antwortsystem | |
DE2155129B2 (de) | Periphere Steuerschaltung zur Verbindung einer peripheren Datenverarbeitungseinheit mit einer Zentraleinheit | |
DE2004762A1 (de) | Übertragungsanschlussgerät | |
DE3806429C2 (de) | Verfahren und Schaltungsanordnung zum Ermitteln einer in einem Serienbitstrom enthaltenen Bitkombination | |
DE3036923C2 (de) | Mit Eingabeeinrichtungen wahlweise bestückbare Station für Signalübertragungseinrichtungen | |
DE2318275A1 (de) | Anordnung zur uebertragung von informationsbits zwischen einer gruppe von arhythmischen kanaelen und einem synchronen kanal | |
DE2526115A1 (de) | Verfahren und anordnung zum datenaustausch zwischen einer zentralen funktionseinheit und dezentralen funktionseinheiten einer im zeitmultiplexbetrieb arbeitenden nachrichtenverarbeitungsanlage | |
DE3507029A1 (de) | Verfahren zum normieren von signalkanaelen auf einen tdma-rahmen in einem mobilfunksystem | |
DE2131353B2 (de) | Transponder, insbesondere fuer sekundaerradarsysteme oder freund/feind erkennungssysteme, mit festwertspeichern | |
DE3221942C2 (de) | Verfahren für eine optische Zeitmultiplex-Übertragung über einen Lichtleiter eines Vermittlungssystems insbesondere Fernsprech-Vermittlungssystems | |
DE1947437C (de) | Schaltungsanordnung zum Abtasten und Steuern der Übertragung von Informationen zwischen einem Speichersystem und Ein- und Ausgabegeräten datenverarbeitender Maschinen | |
DE2437392C3 (de) | Schaltungsanordnung zum Übertragen von asynchronen Datensignalen | |
DE10232982B4 (de) | Verfahren und Anordnung zum empfangsseitigen Erkennen der zusammengehörigen Datenkanäle von im Zeitmultiplex übertragenen Datensignalen | |
DE3124163A1 (de) | Telegrafie-empfaenger fuer serielle impulstelegramme |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8331 | Complete revocation |