DE2131353B2 - Transponder, insbesondere fuer sekundaerradarsysteme oder freund/feind erkennungssysteme, mit festwertspeichern - Google Patents

Description

Die Erfindung betrifft einen Transponder, insbesondere für Sekundärradarsysteme oder Freund/Feind-Erkennungssysteme, mit einer Empfangseinrichtung mit einem Dekoder, der dann ein Signal abgibt, wenn mindestens eine von mehreren Arten von Abfrageimpulspaaren erkannt wird, und mit einer Sendeeinrich- &ϋ tung mit einem Köder zur Erzeugung von Antwortimpulsfolgen jeweils gleicher Länge und Impulsanzahl, bei dem der Köder je einen Festwertspeicher für jede

Antwortimpulsfolge aufweist.

Ein derartiger Transponder ist aus der US-PS 33 41 846 bekannt.

In dem älteren Patent 21 17 340 wird ein ähnlicher Transponder mit einem einzigen Schieberegister zur Decodierung und Codierung vorgeschlagen, bei dem zusätzlich ein Schieberegister vorgesehen ist, das mit einem wesentlich schnelleren Takt als dem Sendetakt betrieben wird und bei dem jeder empfangene Impuls auf das Schieberegister gelangt und bei dem die Verzögerungsleitung so gesteuert wird, daß der Impuls diese nur dann vollständig durchlaufen kann, wenn ein Erkanntsignal vom Decoder vorliegt und bei dem dieser Impuls den von dem schnellen Takt abgeleiteten Sendetakt einschaltet

Ausgehend von der US-Patentschrift ist es Aufgabe der Erfindung, einen Transponder anzugeben, bei dem die Länge der Impulse tier Antwortimpulsfolge mit großer Genauigkeit konstant gehalten ist.

Die Lösung dieser Aufgabe erfolgt mit den im Anspruch 1 angegebenen Mitteln. Vorteilhafte Weiterbildungen sind den Unteransprüchen zu entnehmen.

Bei dem erfindungsgemäßen Transponder ist der Takt, mit dem der Coder gesteuert wird, wesentlich schneller ais der Sendetakt. Dadurch wird es möglich, Decoder und Coder von einer gemeinsamen Taktquelle aus zu steuern. Weiterhin können durch den schnelleren Takt die Impulslaufzeiten im Transponder genau eingehalten werden.

Bei dem neuen Transponder wird eine Multiplex-Schaltung verwendet. Eine Multiplex-Schaltung ist eine integrierte Schaltung, die aus einem UND-ODER-NICHT-Glied besteht und eine Vielzahl von Eingängen und einen Ausgang aufweist. Eine solche Schaltung ist beispielsweise in dem Aufsatz von J. M. K r a u s e η e r, Electronique Industrielle, April !970, S. 219 ... 224, beschrieben. Beispielsweise enthält eine Multiplex-Schaltung 16 Eingänge E zur Dateneingabe, einen •nhibitionseingang STund 4 binäre Steuereingänge A, B. C und D. Wird der logische Pegel 0 an den Eingang 57" angelegt, dann tritt am Ausgang der Multiplex-Schaltung das binäre Komplement des über die Steuereingänge A, B, C, Dausgewählten Bits auf.

Auf diese Weise kann man erreichen, daß durch aufeinanderfolgendes Adressieren der Eingänge des Multiplexers mittels eines Binärzählers, der vom Sendetakt gesteuert wird, nacheinander das Komplement der Bits, die am Eingang der Multiplex-Schaltung bereitgestellt sind, auftritt. Auf diese Weise erfolgt eine Parallelserienwandlung.

Die Erfindung wird nun anhand der Figuren beispielsweise näher erläutert. Es zeigt

F i g. 1 ein Blockschaltbild des Coders,

F i g. 2 ein genaueres Blockschaltbild,

F i g. 3 eine andere Ausführungsform des Coders nach Fig. 2.

Der Coder nach F i g. 1 enthält einen Dateneingang /, der über eine Leitung L 9 mit einer Steuereinrichtung 6 verbunden ist. Auf die Steuereinrichtung 6 gelangen über eine Leitung L 2 Taktsignale von einem Taktgenerator 1. Der Ausgang der Steuereinrichtung 6 ist über eine Leitung L 3 mit einem Teiler 2 verbunden. Die Steuereinrichtung 6 steuert einen bekannten Decoder über eine Leitung L 10, die zum Ausgang Oführt.

Der Teiler 2 ist mit dem Ausgang des Taktgenerators 1 über eine Leitung L 1 verbunden, und er teilt den Takt des Taktgenerators 1 entsprechend den Anforderungen.

Eine Leitung L 4 verbindet den Teiler 2 mit einem

Binärzähler 3, der zur Adressierung einer Multiplex-Schaltung 4 dient; der Zähler 3 ist mit der Multiplex-Schaltung 4 über ein Leitungsvielfach L 6 verbunden.

Die Multiplex-Schaltung 4 ist mit einem Festwertspeic.ier 5 über eine Leitung L 7 verbunden. Der Festwertspeicher 5 hält die Daten bereit, die als binäre Antwoi!impulsfolge ausgesendet werden sollen.

Eine Leitung LS verbindet den Ausgang der Multiplix-Schaltung 4 mit dem Eingang einer UND-Schaltung 7. Der zweite Eingang der UND-Schaltung 7 wird vom Teiler über eine Leitung L 5 angesteuert

Mit dieser Anordnung erhält man am Ausgang 5 des Coders über eine Leitung LIl und die UND-Schaltung 7 die codierten und zeitlich genau bemessenen Daten, die zur Modulation des Senders verwendet werden.

F i g. 2 zeigt Einzelheiten des Blockschaltbildes eines Coders nach der Erfindung. Alle Blöcke der F i g. 1 sind in der F i g. 2 ebenfalls vorhanden. Der Teiler 2 ist als Johnson-Zähler dargestellt; es können jedoch auch andere Zählertypen verwendet werden. Jede Stufe dieses Teilers enthält einen Eingang H für die Taktimpulse, die der Taktgenerator 1 liefert, zwei Eingänge Cund P(die für die erste Stufe 9 gezeigt sind), die zum Vorbereiten der Stufe in den einen oder anderen Zustand dienen, und zwei Ausgänge Q und ~Q, an denen komplementäre Signale abnehmbar sind.

Der Binärzähler 3 ist als Asynchronzähler ausgebildet; er hat vier Ausgänge und kann infolgedessen an diesen 16 verschiedene Binärkombinationen abgeben.

Die Multiplex-Schaltung 4 kann ebenso wie die anderen Blöcke als integrierte Schaltung ausgebildet sein. Sie hat vier Adresseneingänge A, B, Cund D, die mit den vier Ausgängen des Zählers 3 verbunden sind, und sechzehn Dateneingänge fFO- F15). Außerdem ist ein gemeinsamer Steuereingang ST vorgesehen. Das Ausgangssignal, das die Multiplex-Schaltung liefert, gelangt auf eine UND-Schaltung 7, die die Impulslänge bemißt.

Der Festwertspeicher 5 enthält die Antwortinformationen in komplementierter binärer Form und ermöglicht die Markierung jedes Eingangs FO-E15 der Multiplex-Schaltung in geeigneter Weise.

Die Steuereinrichtung 6 enthält insbesondere ein schnelles Schieberegister 12, das mit Impulsen vom Taktgenerator 1 betrieben wird, die Flip-Flops 8,13 und 14, die N AND-Schaltung 11 und die UND-Schaltung 15.

Der Coder riffch F i g. 2 enthält außerdem eine Multiplex-Schaltung 4', einen Festwertspeicher 5' und ein Flip-Flop 14'. Jede dieser Schaltungen entspricht den bereits erwähnten Schaltungen 4, 5 und 14, da im allgemeinen ein Transponder mehrere Arten von Abfrageimpulspaaren (Betriebsarten) erkennen kann. Infolgedessen ist es erforderlich, daß auch entsprechende Antwortimpulsfolgen ausgesendet werden. Im vorliegenden Beispiel wird angenommen, daß der Transponder für zwei Abfragebetriebsarten eingerichtet ist, und deshalb müssen zwei Antworiimpulsfolgen zur Verfügung stehen. Die Abfrageimpulspaare unterscheiden sich dabei durch den Impulsabstand.

Selbstverständlich können auch mehr als zwei Abfragebetriebsarten vorgesehen sein. Die Anzahl der Festwertspeicher für die Antwortimpulsfolge richtet sich nach den Abfragebetriebsarten.

Die Anordnung nach F i g. 2 arbeitet wie folgt: Wenn ein empfangener Impuls den Eingang / erreicht (dieser Impuls gelangt auch gleichzeitig auf den Decoder, der nicht dargestellt ist), löst dieser Impuls das Umschalten des Füd-FIods 13 vom »0«- in den »!«-Zustand aus.

Infolgedessen gelangt ein »1 «Signal zum Eingang des schnellen Schieberegisters 12. Die letzte Stufe des Schieberegisters 12 kann an ihrem Eingang C vorbereitet werden. Das »1 «-Signal wird im Takt der Impulse des Taktgenerators 1 durch das Schieberegister 12 geschoben.

Wurde nur ein Impuls empfangen, dann wird das »1 «-Signal blockiert und kann die letzte Stufe des Schieberegisters 12 nicht erreichen, da an dessen Vorbereitungseingang C ein »O«-Signal von der NAND-Schaltung U anliegt. Da außerdem das Umschalten in den »1 «-Zustand der ersten Stufe des Schieberegisters das Umschalten des Flip-Flops i3 in den »O«-Zustand bewirkt, hat ein einzelner Impuls keine weitere Wirkung. Wird nach dem ersten ein diesem folgender zweiter Impuls empfangen, und ist der Impulsabstand so groß, daß das Impulspaar vom Decoder erkannt wird, dann gelangt ein »1 «-Signal auf eines der beiden Flip-Flops 14 oder 14', je nach der erkannten Abfragebetriebsart. Über den Eingang / gelangt somit der zweite Impuls gleichzeitig auf den Coder und auf den Decoder. Der Decoder liefert ein Erkanntsignal, beispielsweise schaltet er das Flip-Flop 14 über den Eingang /1 in den »1 «Zustand. Das Flip-Flop 14 gibt an den Eingang der NAND-Schaltung 11 ein »O«-Signal. Infolgedessen gelangt der Eingang C der letzten Stufe des Schieberegisters 12 in den »1 «-Zustand, und die vollständige Verschiebung des Impulses durch das Schieberegister 12 ist möglich. Das Flip-Flop 8 schaltet den Teiler 2 ein, indem es an die C-Eingänge aller Stufen ein »1«-Signal gibt. Gleichzeitig sperrt das Flip-Flop 8 das Schieberegister 12, indem ein »O«-Signal an den Eingang C der zweiten Stufe des Schieberegisters gelangt. Wenn an der Stufe 9 des Teilers am Ausgang Q ein »1 «-Signal auftritt, dann wird dieses Signal an den Binärzähler 3 weitergegeben.

Es "vird daran erinnert, daß eine übliche Antwortimpulsfolge eines Transponders, der beispielsweise für die Luftverkehrsüberwachung verwendet wird, zwei Rahmenimpulse Fl und F2 der Wertigkeit »1« hat, deren Anstiegsflanken 20,3 μ5 auseinanderliegen. Innerhalb dieser Zeit können dreizehn gleichmäßig verteilte Positionen mit einer binären »1« belegt sein bzw. nicht belegt sein, wobei die Impulsverteilung der Antwortimpülsfolge, die zu der Abfragebetriebsart gehört, entspricht. Jeder Antwortimpuls dauert 0,45 μς. Die fünfzehn Stellen können als die fünfzehn Bits einer reinen Binärzahl betrachtet werden. Damit entspricht jede Antwortimpulsfolge einer Binärzahl mit 15 Bits. Im vorliegenden Beispiel sind zwei Festwertspeicher entsprechend zwei Abfragebetriebsarten vorgesehen. Der Festwertspeicher 5 entspricht einer ersten Abfragebetriebsart und die fünfzehn Bits, die dort enthalten sind, sind mit den fünfzehn Eingängen FO- E15 der Multiplex-Schaltung 4 verbunden.

Wie bereits erwähnt, wird dann, wenn der Ausgang Q der Stufe 9 des Teilers 2 ein »1 «-Signal abgibt, der Binärzähler 3 angesteuert und seine Ausgänge A, B, C und D werden entsprechend einem ersten Wert, beispielsweise 0000 markiert.

Dieser Wert wird an die entsprechenden Eingänge de/ beiden Multiplex-Schaltungen übertragen, wodurch in beiden die Adresse eines Einganges, beispielsweise £0 bestimmt ist. Das Flip-Flop 14 befindet sich währenddessen weiterhin im »1 «Zustand. Der Ausgang ζ) des Flip-Flops 14 gibt ein »1«-Signal an den Eingang 57" der Multiplex-Schaltung 4. Bekanntlich liefert eine Multiplex-Schaltung, wenn die Eingänge F nacheinan-

der adressiert werden und wenn der Eingang ST angesteuert ist, nacheinander die Komplemente der Binärwerte, die an den Eingängen vorhanden sind.

Nimmt man an, daß sich an der Bitstelle »1« des Festwertspeichers 5 eine binäre »0« befindet, dann tritt eine binäre »1« am Ausgang der Multiplexschaltung 4 auf, und dieses »1 «-Signal gelangt auf einen der Eingänge der UND-Schaltung 7.

Während der Anschaltzeit des Zählers 3 und der Multiplex-Schaltung 4 wurde der Teiler 2 um nßa-Schritte weitergeschaltet, wobei 9a die Periode des Taktgenerators « ist. Alle Ausgänge Q der Stufen vor der Stufe 10 sind auf »1« geschaltet.

Wenn am Ausgang Q der Stufe 10 ein »1 «-Signal auftritt, gelangt dieses Signal zum zweiten Eingang der UND-Schaltung 7, deren erster Eingang bereits markiert ist. Diese UND-Schaltung wird durchlässig, und an ihrem Ausgang tritt ein erster Impuls auf, dessen Vorderflanke vom öffnen der UND-Schaltung 7 bestimmt ist.

Die Anzahl der Stufen des Teilers 2, die zwischen der Stufe 9, die den Binärzähler 3 steuert, und Stufe 10, die die UND-Schaltung 7 steuert, liegen, ist so gewählt, daß, wenn die Zeit zwischen dem Auftreten des »1 «-Signals am Ausgang Q der Stufe 9 und dem Auftreten des »1«-Signals am Ausgang Q der Stufe 10 Tl ist, die Bedingung (m -1) Qa > T1 erfüllt ist.

Wenn an den Ausgängen Q des Teilers 2 die der Stufe 10 folgenden Stufen nacheinander angeschaltet werden und wenn ρ die Anzahl der Stufen ist, die zwischen 10 und 17 liegt, dann liefert der Ausgang Q der Stufe 17 ein »1«-Signal zu einer Zeit fp+l) Ba, nachdem am Ausgang <?der Stufe 10 ein »1«-Signal aufgetreten ist. Gleichzeitig gelangt eiro>0«-Signal an die UND-Schaltung 7 vom Ausgang Q der Stufe 17. Aufgrund dieses Signals sperrt die UND-Schaltung 7 und begrenzt den Impuls, der beim Einschalten des Ausganges <?der Stufe 10 begann.

Auf diese Weise erhält man einen Impuls genau definierter Länge, dessen Vorderflanke durch das Auftreten des »1 «-Signals am Ausgang Qder Stufe 10 des Teilers 2 und dessen Rückflanke durch das Auftreten des »0«-Signals am Ausgang Qder Stufe 17 des Teilers 2 bestimmt ist. Anschließend wird das »1 «-Signal, das am Ausgang Q der Stufe 9 des Teilers 2 auftrat, nach der Zeit rßa nach seinem Auftreten abgeschaltet, wobei r die Anzahl der Stufen des Teilers 2 ist.

Nimmt man an, daß die Periode des Teilers 2 rßa sei, dann ist leicht einzusehen, daß nach einer Zeit 2rßa nach dem Auftreten des ersten »1 «-Signals am Ausgang Q der Stufe 9 das nächste »1 «-Signal auftritt, das den Zähler 3 weiterschaltet Der Zähler 3 adressiert dann den zweiten Eingang El des Multiplexers 4. Auf die gleiche Weise wird nach einer Zeit 2iBa nach dem Auftreten des ersten Impulses am Ausgang der UND-Schaltung 7 der nächste Impuls abgegeben, dessen Binärwert durch die Information bestimmt ist, die über den Eingang E1 zum Multiplexer 4 gelangt.

Es ist ohne weiteres einzusehen, daß die Periode, die Dauer und der Abstand der Impulse, die von der oben beschriebenen Schaltung geliefert werden, nur von der Frequenz des Taktgenerators 1, vom Teiler 2 und von der UND-Schaltung 7 abhängen.

Wenn der Binärzähler, der im Beispiel sechzehn Stellungen hat, den Binärwert 1111 erreicht, gelangen diese vier Bits gleichzeitig zur UND-Schaltung 15, die ein Ausgangssignal abgibt, das die Flip-Flops 14 und 14' nach einer Zeit TI zurückschaltet. Die Verzögerungszeit T2 liefert das Verzögerungsglied 16.

Infolgedessen liegt am Eingang ST der Multiplex-Schaltung 4 kein Signal mehr an, wodurch die Multiplex-Schaltung gesperrt wird. Das Verzögerungsglied 16 ist ein Monoflop, dessen Standzeit T2 gleich der Zeit ist, die für die Aussendung eines Impulses benötigt wird.

Gleichzeitig gelangen beide Eingänge der NAND-Schaltung 11 in den »1 «-Zustand, wodurch am Ausgang ein »0«-Signal auftritt, das die letzte Stufe des Schieberegisters 12 sperrt.

Das Ausgangssignal des Verzögerungsgliedes 16 stellt außerdem das Flip-Flop 8 zurück, das die zweite Stufe des Schieberegisters 12 freigibt; das Signal vom Verzögerungsglied 16 gelangt außerdem zur Ausgangsklemme O und von dort zum Decoder, um diesen zu entsperren.

Die zweite Abfragebetriebsart steuert das Flip-Flop 14'. Die Multiplex-Schaltung 4' wird durch das Signal, das an seinen Eingang ST gelangt, angeschaltet und die Ausgabe der anderen Antwortimpulsfolge erfolgt in gleicher Weise wie oben beschrieben.

Es wird noch darauf hingewiesen, daß, wenn nur 15 Impulse ausgesendet werden sollen, es genügt, die letzte Stufe des Festwertspeichers 5 mit einer »1« zu markieren. Am Ausgang der Multiplex-Schaltung 4 tritt dann eine »0« auf, d. h., es fehlt der letzte Impuls der Impulsfolge.

Fig.3 zeigt ein anderes Ausführungsbeispiel der Erfindung, bei der nur eine einzige Leseeinrichtung, d. h. eine Multiplex-Schaltung vorgesehen ist, an die die beiden Festwertspeicher 5, 5' parallel angeschlossen sind. In diesem Falle wird der Eingang STnicht benötigt, da die Festwertspeicher selbst ausgewählt werden.

Wenn eine bestimmte Abfragebeiriebsart erkannt wurde, wird das entsprechende Flip-Flop 14, 14' umgeschaltet und gibt ein »1 «-Signal an den Eingang des Festwertspeichers 5,5', wodurch »1 «-Signale an die verschiedenen Ausgänge des Festwertspeichers gelangen, aufgrund deren »0«-Signale gesendet werder sollen. Wenn der Binärzähler 3 nacheinander dies« Eingänge markiert, gelangen die entsprechender Impulse zum Ausgang der Multiplex-Schaltung unc werden, wie oben beschrieben, in ihrer Länge genat bemessen.

Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Transponder, insbesondere für Sekundärradarsysteme oder Freund/Feind-Erkennungssysteme, mit einer Empfangseinrichtung mit einem Dekoder, der dann ein Signal abgibt, wenn mindestens eine von mehreren Arten von Abfrageimpulspaaren erkannt wird, und mit einer Sendeeinrichtung mit einem Köder zur Erzeugung von Antwortimpulsfolgen jeweils gleicher Länge und Impulsanzahl, bei dem der Köder je einen Festwertspeicher für jede Antwortimpulsfolge aufweist, dadurch gekennzeichnet, daß zur Aussendung der Antwortimpulsfolge die Bits des aufgerufenen Festwert-Speichers (5,5') nacheinander auf den einen Eingang einer UND-Schaltung (7) durchschaltet sind und dort etwa eine Sendetaktperiode bereitgehalten werden und daß der andere Eingang dieser UND-Schaltung jeweils für die Dauer eines Sendeimpulses von einem mit einem wesentlich schnelleren Takt als der Sendetakt betriebenen Frequenzteiler (2) angeschaltet ist, wobei die Ausgangssignale der UND-Schaltung zur Modulation des Senders weitergeleitet werden.

2. Transponder nach Anspruch 1, dadurch gekennzeichnet, daß ein mit dem wesentlich schnelleren Takt ills der Sendetakt betriebenes Schieberegister (12) vorgesehen ist, auf das jeder empfangene Impuls gelangt, und daß das Schieberegister so gesteuert wird, daß der empfangene Impuls dieses nur dann vollständig durchlaufen kann, wenn ein Erkanntsignal (71; 12) vorliegt, und daß der so durchgelaufene Impuls den mit dem schnellen Takt betriebenen mehrstufigen Frequenzteiler (2) mit mehreren Ausgängen (9,10,17) einschaltet, an denen der in Impulsdauer und Impulspausen unterteilte Sendetakt abnehmbar ist.

3. Transponder nach Anspruch 2, dadurch gekennzeichnet, daß nach einer bestimmten Zeit auf die Abgabe des Signals »1« vom Ausgang Q der Stufe 10 des Frequenzteilers (2), das zu de£ UND-Schaltung (7) geleitet wurde, vom Ausgang Q der Stufe 17 des Frequenzteilers (2) ein Signal »0« abgegeben und zu einem dritten Eingang der UND-Schaltung geleitet wird, wobei dieses Signal die UND-Schaltung sperrt und somit den Ausgangsimpuls der UND-Schaltung, dessen zeitlicher Anfang durch das Signal »1« vom Ausgang Q der Stufe 10 gesteuert wird, begrenzt.

4. Transponder nach Anspruch 1, dadurch gekennzeichnet, daß zur Durchschaltung der Bits des Festwertspeichers (5,5') eine Multiplexschaltung (4,4') verwendet wird, die über einen Zähler (3) vom Sendetakt gesteuert wird. SS