SE443692B - Forfarande och anordning for ramsynkronisering i ett digitalt tdm-kommunikationssystem - Google Patents
Forfarande och anordning for ramsynkronisering i ett digitalt tdm-kommunikationssystemInfo
- Publication number
- SE443692B SE443692B SE8003027A SE8003027A SE443692B SE 443692 B SE443692 B SE 443692B SE 8003027 A SE8003027 A SE 8003027A SE 8003027 A SE8003027 A SE 8003027A SE 443692 B SE443692 B SE 443692B
- Authority
- SE
- Sweden
- Prior art keywords
- bit
- input
- memory device
- synchronization
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
8003027-3 3 det omedelbart föregående antalet gånger i följd som bitöverensstämmelse detekterats i den ifrågavarande bitpositionen; att för varje bitposition fastställa om bitöverenstämmelse föreligger eller ej; att för varje bitposition registrera att konsekutiv bitöver- ensstämmelse fastställts; att detektera antalet M konsekutiva gånger i följd som bit- överensstämmelse erhållits i en bitposition; att fastställa biten i den under föregående steg bestämda bit- positonen som synkroniseringsbit.
Ett ytterligare uppfinningsändamål är att åstadkomma en anordning för ut- förande av förfarandet, som i synnerhet i fallet med långa synkroniseringsmöns- ter möjliggör en betydande inbesparing av minneskapacitet.
Anordningen enligt uppfinningen är kännetecknad av att den innefattar en jämförare och en första minnesanordning för lagring av bitarna, att jämföraren innefattar en första ingångsklämma för att mottaga en digital insignal och en andra ingångsklämma ansluten till en utgång hos den första minnesanordningen, att anordningen dessutom innefattar ett tidsslitsräknare och en adresserbar, andra minnesanordning med en kapacitet om åtminstone N x zlog M bitar, att tidsslitsräknaren har en ingång ansluten till den första ingångsklämman och en utgång ansluten till en första ingång hos den andra minnesanordningen, varvid en räkneställning i tidsslitsräknaren bildar en adress till den andra minnesan- ordningen, och att en utgång hos den andra minnesanordningen är ansluten till en ingång hos den första minnesanordningen och till jämförarens utgång.
Anordningen enligt uppfinningen har den fördelen att för synkronisering av ett system där man använder ett synkroniseringsmönster omfattande M bitar i ramar omfattande N tidsslitsar endast kräver ett minne med en kapacitet av ett bitantal som är större än eller lika med heltalsdelen av N x 2 log M.
Uppfinningen kommer att beskrivas närmare i det följande under hänvisning till ritningarna, där: fig_l schematiskt visar ramstrukturen i ett kommunika- tionssystem; fig_§ visar ett flödesdiagram för en utföringsform av förfaran- det enligt uppfinningen; jjg_§ visar ett exempel på en ramsynkroniseringscy- kel enligt uppfinningen; fig_§_visar ett blockschema för en anordning för utförande av förfarandet enligt uppfinningen.
Fig 1 visar schematiskt hur en sekvens av M konsekutiva ramar i ett digi- talt TDM-kommunikationssystem är uppdelad. Var och en av ramarna 1,2, osv inne- fattar exempelvis N tidsslitsar och varje tidsslits rymmer åtminstone en bit.
En av tidsslitsarna fungerar som synkroniseringsslits. Konsekutiva tidsslitsar med samma relativa läge i en ram bildar en datakanal. Ofta förekommande är att 3 8003027-5 tidsslitsen som är avsedd för synkroniseringsändamål innehåller endast en bit även om övriga slitsar innehåller flera bitar (exempelvis ett 8-bits PCM-ord).
I fig 1 är synkroniseringssliten s såsom exempel placerad i positionen N i ra- men och fortsättningsvis i beskrivningen antages att en bit finns i varje slits och att följaktligen en sekvens av längden H ramar innehåller ett synkronise- ringsmönster omfattande M bitar.
På mottagarsidan måste varje tidsslits i en ram identifieras. För att åstadkomma denna identifiering är det förut känt att tillföra mottagen data till ett skiftregister med längden N x M bitar, varvid skiftregistret är för- sett med M uttag med ett inbördes avstånd lika med N bitar. Dessa uttag är an- slutna till en koincidenskrets som även tillföres synkroniseringsmönstret. Ef- ter skift en position av databitarna i skiftregistret jämföres de M databitar som då uppträder vid de M uttagen med de M bitarna i synkroniseringsmönstret.
Vid koincidens sker synkronisering och demultiplexern inställes exempelvis till den position som svarar mot synkroniseringskanalen. Detta förfarande har nack- delen att det kräver en förhållandevis stor minneskapacitet.
Vid förfarandet med ramsynkronisering av ett digitalt tidsmultiplexkommu- nikationssystem antages att den först mottagna databiten utgör den första syn- kroniseringsbiten. Om detta antagande är rätt så förväntas den andra synkroni- seringsbiten i den efterföljande ramen. Om den mottagna biten ej skulle över- ensstämma med den förväntade synkroniseringsbiten så utgör det hittills mottag- na mönstret uppenbarligen ej något synkroniseringsmönster. Då påbörjas en ny sökningsoperation. Detta förfarande har den fördelen att man ej behöver lagra det (delvis) mottagna synkroniseringsmönstret utan det är tillräckligt att lag- ra nummerordningen på synkroniseringsbiten som förväntas i den ifrågavarande slitsen.
Ett utföringsexempel på förfarandet med ramsynkronisering är illustrerat i flödesdiagrammet för ramsynkronisering som är visat i fig 2.
Den följande beskrivningen hänvisar till beteckningarna i de geometriska blocken, vilka förklarar operationerna och tillstånden vid förfarandet med ram- synkroniseringen i tidsföljd. Det framhålles att en sådan kronologisk följd av operationer och tillhörande tillstånd vid förfarandet med ramsynkronisering kan realiseras med hjälp av generella, sekvensiellt programmerbara logikkretsar, såsom exempelvis kommersiellt tillgängliga mikrodatorer med tillhörande minnen och periferiutrustning. 8003027-3 Beteckning _1_ _2_ STRT K:=I:=0 -3-3 I:=I+l -4_ I=N? -4a- K:=K+1 -5- DT-SNC=0? 5-a- STR:=0 I ON I -7_ STR:=STR+1 STR=M? STP 1+ Beskrivning Start Tidsslitsarna i en ram är numrerade, varvid numret I på den mo- mentant uppträdande slitsen (I=1,2,3,...N) ges värdet D vid start. Även ramarna är numrerade, varvid numret K på den momen- tant uppträdande ramen (K=1,2,3,...M) ges värdet 0 vid start.
Tidsslitsnumret ökas med 1.
Tidsslitsnumret prövas med avseende på värdet N och om tidsslit- sens nummer har värdet N så inträffar följande: Ramnumret K ökar med 1. Om tidsslitsens nummer ej har värdet M utan istället har detta värde efter det att ramnumret ökats så utföres nästa steg.
Den mottagna databiten i den aktuella tidssliten jämföres med bit - SCN - i synkroniseringsmönstret. Nummerordningen j på biten i synkroniseringsordet (S051, S2...Sj...SM_l) är lika med det antal gånger som bitöverensstämmelse påträffats mellan databiten och synkroniseringsbiten i konsekutiva ramar omedelbart före den aktuella bitöverensstämmelsen i den inneva- rande tidsslitsen.
Om bitsöverensstämmelse ej finns i den innevarande tidsslitsen så antages det tidigare nämnda antalet gånger som bitöverens- stämmelse erhållits i omedelbart föregående, konsekutiva ramar och i den innevarande ramen vara lika med 0. Därefter utföres -3- och efterföljande steg. Om istället bitöverensstämmelse föreligger i den innevarande tidsslitsen så utföres steget -6-.
Det ovannämnda antalet gånger som bitöverensstämmelse erhållits i omedelbart föregående, konsekutiva ramar och i den innevarande ramen ökas med 1.
Ovannämnda antal (STR) jämföres med värdet M. Dm STR har ett värde skiljt från M (mindre än M), så genomföres steget -3- och efterföljande steg. Om istället STR har värdet M så har den Mzte synkroniseringsbiten fastställts i den innevarande tidsslitsen.
Värdet N tilldelas numret på den innevarande tidsslitsen och den innevarande ramen.
Stopp.
Förfarandet kommer att beskrivas närmare i nedan under hänvisning till ett exempel på ramsynkronisering som är visat i fig 3. Fig 3a visar uppbyggnaden av en digital signal bestående av ett antal konsekutiva ramar som var och en inne- ö' 8005027-3 håller fyra tidsslitsar. En tidsslits i varje ram innehåller en synkronise- ringsbit. Synkroniseringsmönstret består av fyra bitar, nämligen S0, S1, S2 och S3. Fig 3b visar ett antal ramar (I,II,...VII) av den mottagna da- tasignalen, som är felsynkroniserad med avseende på den korrekta signalen i fig 3a. Raden A visar det antal gånger som överensstämmelse erhållits mellan data- biten och synkroniseringsbiten i den aktuella tidsslitsen i ramarna omedelbart föregående den innevarande ramen. Ramen I visar starttillståndet, dvs D gånger överensstämmelse i samtliga slitsar. Raden B visar synkroniseringsbiten med en nummerordning bestämd genom nämnda antal gånger med bitöverensstämmelse. Ramen I visar starttillståndet (S0 i varje slits). Raden C visar att den aktuella synkroniseringsbiten jämföres med den momentant uppträdande databiten. Raden D visar resultatet av denna jämförelse i numerisk form, varvid en O anger miss- överensstämmelse och en I anger överensstämmelse. Beslutet om huruvida bitöver- ensstämmelse föreligger eller ej är utan betydelse för de tidsslitsar (i fig 3b) som ej överensstämmer med en synkroniseringsbit i synkroniseringsmönstret i fig 3a. För det tidsslitsar (i fig 3b) som "sammanfaller" med synkroniserings- bitarna i fig 3a är beslutet uppenbart från den visade jämförelsen. I det visa- de exemplet, C2 i ramen I, jämföres S0 med S1, vilket resulterar i en 0.
I ramen II jämföres återigen den momentant uppträdande databiten i varje tids- slits med den utvalda synkroniseringsbiten. I den första och andra slitsen er- hålles ej överensstämmelse, vilket innebär att CO=C1=0. I den tredje slit- sen erhålles överensstämmelse (C2=1). Emellertid fanns ingen överensstämmelse i den motsvarande slitsen i ramen I, varigenom utgångsläget för den nästföljan- de ramen (som framgår av raden A, ram III) blir överensstämmelse en gång (1) .
I den fjärde slitsen i ramen II erhålles också, liksom i den tredje slitsen överensstämmelse. Emellertid fanns överensstämmelse också i den motsvarande föregående slitsen (slits 4, ram I). Detta innebär att utgångsläget för den nästföljande ramen (som framgår av rad A, ram III) är överensstämmelse två gånger (2). Därefter jämföres bitarna i ramen III, osv. Av det visade exemplet framgår att man i ramarna IV, V,VI och VII erhåller överensstämmelse i följd i tidsslitsen 2. Följaktligen framställes tidsslitsen 2 i den fjärde konsekutiva ramen (ramen VII) som den tidsslits som innehåller synkroniseringshiten.
Fig 4 visar en anordning för utförande av förfarandet enligt uppfinningen.
Data tillföres en ingångsklämma 1 och föres vidare till en första ingångsklämma 2-I hos en jämförare 2 varmed nämnda databitar jämföres bitvis med en synkroni- seringsbit som tillföres från en första minnesanordning 3 till en andra in- gångsklämma 2 hos jämföraren 2. Den första minnesanordningen 3 innehåller de N bitarna (D32) i ett synkroniseringsmönster. Nummerordningen på synkronise- 6 8003027-5 ringsbiten som tillföres jämföraren 2 är bestämd av ett tal som är lagrat i en andra minnesanordning 4. Detta tal adresseras och fastställes på följande sätt.
Ingångsklämman 1 är även ansluten till en tidkrets 5. Tidkretsen 5 utvinner klockinformation ur den mottagna datasignalen. Vid övergången till den nästföl- jande tidsslitsen tillför tidkretsen en räknepuls till en ingång 6-1 hos en tidsslitsräknare 6. Räkneställningen i tidsslitsräknaren 6 identifierar den nästföljande tidsslits som kommer att behandlas i jämföraren 2. Räkneställning- en i tidsslitsräknaren 6 adresserar dessutom den nästföljande minnespositionen i den andra minnesanordningen 4. För detta ändamål är en utgång hos tidsslits- räknaren 6 ansluten till en ingång 4-1 hos den andra minnesanordningen 4. Ut- gående ifrån att en ram består av en N tidsslitsar kan tidsslitsräknaren 6 exempelis bestå av en modulo-N-räknare och kan den adesserbara, andra minnesan- ordningen 4 ha en minneskapacitet om åtminstone H minnespositioner. De N min- nespositionerna kan inrymma N ord, varvid ett sådant ord anger den nödvändiga nummerordningen för synkroniseringsbiten som skall tillföras jämföraren 2 från den första minnesanordningen 3. För detta ändamål är en utgång hos den andra minnesanordnigen 4 ansluten till en ingång hos den första minnesanordnigen 3.
Den andra minnesanordningens 4 utgång är dessutom ansluten till en andra ingång 7-2 och en biträknare 7. Ordet som mottages från den andra minnesanordningen 4 upptages i biträknaren 7. En första ingång 7-1 hos biträknaren 7 är ansluten till en utgång hos jämföraren 2 för att öka räkneställningen i biträknaren 7 med en enhet då bitöverensstämmelse detekteras. Jämförarens 2 utgång är anslu- ten via en grindkrets 8 till en tredje ingång 7-3 hos biträknaren 7 för åter- ställning av biträknaren 7 till ställningen 0 vid missöverensstämmelse. Resul- tatet av denna operation, dvs räkneställningen i biträknaren 7, lagras i den andra minnesanordningen 4. För detta ändamål är en utgång 7-4 hos biträknaren 7 ansluten till den andra ingången 4-2 hos den andra minnesanordningen 4. En ut- gång 7-5 hos biträknaren 7 är ansluten till en återställningsingång 6-2 re- spektive 9-2 hos tidsslitsräknaren respektive ramräknaren 9 för inställning av tidsslitsräknaren 6 och ramräknaren 9 till ställningen N så snart som biträkna- ren 7 uppnår ställningen N, vilket innebär att synkronisering åstadkommits.
Antalet gånger som överensstämmelse konstaterats i de omedelbart föregåen- de konsekutiva ramarna lagras i den andra minnesanordningen 4. Detta antal gånger med överensstämmelse kan ej överstiga M. Lagring av talet M kräver ett antal bitar som är lika med ett heltal som är större än eller lika med en Zlog M Detta innebär att väsentligt lägre minneskapacitet krävs och detta i synnerhet vid längre synkroniseringsmönster.
Då ramsynkronisering uppnåtts kan samma förfarande och anordning utnyttjas för övervakning av synkroniseringen. I så fall är det tillräckligt att endast 8003027-3 i den tidssïits som innehåiïer synkroniseringsbitarna kontroiiera om bitöver- ensstämmeïse föreïigger eftersom synkroniseringstidssiitsen kan identifieras vid synkronism. Efter mottagning av de M bitarna i synkroniseringsmönstret mås- te räknestäiiningen i biträknaren och ramräknaren båda ha värdet M vid rätt synkronisering. Då räknestäiiningarna är olika kan man konstatera störningar i synkroniseringen (Överförd information undertryckes och feidetekteras).
Biträknaren 7 är ej heït nödvändig. Om den adresserbara andra minnesanord- ningen är så utförd att "direkt" addition kan utföras i minnet så kan nämïiçen biträknaren 7 uteiämnas och jämförarens 2 utgång kommer då att vara ansïuten ti11 den andra minnesanordningens 4 andra ingång 4-2 antingen direkt e11er via tidkretsen 5.
Claims (3)
1. Förfarande för ramsynkronsiering i ett digital tidsmultiplexkomunika- tionssystem där en ram innefattar en följd av N konsekutiva tidsslitsar av vilka åtminstone en slits innefattar åtminstone en synkroniseringsbit och där M ramar (Mj>2) innehåller ett fullständigt synkroniseringsmönster, k ä n- n e t e c k n a d av att förfarandet innefattar följande steg: att jämföra varje bit i en följd av N konsekutiva tidsslit- sar med den (j+1):e biten av synkroniseringsmönstret, där j är lika med det omedelbart föregående antalet gånger i följd som bitöverensstämmelse detekterats i den ifrå- gavarande bitpositionen; att för varje bitposition fastställa om överensstämmelse föreligger eller ej; att för varje bitposition registrera att konsekutiv bit- överensstämmelse detekterats; att detektera antalet M gånger i följd som bitöverens- stämmelser erhållits i en bitposition; att fastställa biten i den under föregående steg be- stämda bitpositionen som synkroníseringsbit.
2. Anordning för utförande av förfarandet med ramsynkronisering enligt pa- tentkravet l, k ä n n e t e c k n a d av att anordningen innefattar en jäm- förare (2) och en första minnesanordning (3) för lagring av bitarna i synkro- niseringsmönstret, att jämföraren innefattar en första ingångsklämma (2-l) för att mottaga en digital insignal samt en andra ingångsklämma (2-2), som är ansluten till en utgång hos den första minnesanordningen, att anordningen dessu- tom innefattar en tidsslitsräknare (6) och en adresserbar andra minnesanord- ning (Å) med en minneskapacitet av åtminstone Nxzlog M bitar, att tidsslits- räknaren genom en första ingång (6-1) är ansluten till den första ingångskläm- man (2-l) och genom en utgång till en första ingång (Å-l) hos den andra minnes- anordning@1yarvid en räkneställning i tidsslitsräknaren bildar en adress till den andra minnesanordningen, och att en utgång hos den andra minnesanordningen är ansluten till en ingång hos den första minnesanordningen och till jämföra- rens utgång. 8003027-5
3. Anordning enligt patentkravet 2, k ä n n e t e c k n a d av att an- ordningen innefattar en biträknare (7) med en första (7-1) och en andra (7-2) ingång samt en utgång (7-Å), varvid den första ingången (7-1) är ansluten till jämförarens utgång, den andra ingången (7-2) är ansluten till den adres- serbara, andra minnesanordningens utgång och utgången (7-4) är ansluten till den andra ingången (Å-2) hos den adresserbara, andra minnesanordningen. Å. Anordning enligt patentkravet 2 e-ler 3, k ä n n e t e c k n a d av att anordningen innefattar en ramräknare (9) med en ingång (9-1) som är an- sluten till en andra utgång hos tidsslitsräknaren.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL7903284A NL7903284A (nl) | 1979-04-26 | 1979-04-26 | Werkwijze voor framesynchronisatie van een digitaal tdm communicatiestelsel en inrichting voor het uitvoeren van de werkwijze. |
Publications (2)
Publication Number | Publication Date |
---|---|
SE8003027L SE8003027L (sv) | 1980-10-27 |
SE443692B true SE443692B (sv) | 1986-03-03 |
Family
ID=19833059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE8003027A SE443692B (sv) | 1979-04-26 | 1980-04-23 | Forfarande och anordning for ramsynkronisering i ett digitalt tdm-kommunikationssystem |
Country Status (13)
Country | Link |
---|---|
US (1) | US4347606A (sv) |
JP (1) | JPS55145450A (sv) |
AU (1) | AU530656B2 (sv) |
BE (1) | BE882970A (sv) |
CA (1) | CA1157975A (sv) |
CH (1) | CH650628A5 (sv) |
DE (1) | DE3015744C2 (sv) |
ES (1) | ES490849A0 (sv) |
FR (1) | FR2455404B1 (sv) |
GB (1) | GB2048617B (sv) |
IT (1) | IT1141315B (sv) |
NL (1) | NL7903284A (sv) |
SE (1) | SE443692B (sv) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2951914C2 (de) * | 1979-12-21 | 1982-04-01 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Übertragung von Daten mit Hilfe eines Start-Stopsignals |
DE3044620A1 (de) * | 1980-11-27 | 1982-07-08 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Digitales nachrichtenuebertragungssystem |
US4443883A (en) * | 1981-09-21 | 1984-04-17 | Tandy Corporation | Data synchronization apparatus |
US4468752A (en) * | 1981-09-21 | 1984-08-28 | Tandy Corporation | Data synchronization apparatus |
US4453260A (en) * | 1982-06-15 | 1984-06-05 | Tokyo Shibaura Denki Kabushiki Kaisha | Synchronizing circuit for detecting and interpolating sync signals contained in digital signal |
US4493093A (en) * | 1982-11-08 | 1985-01-08 | Eastman Kodak Company | Zero overhead sync in data recording |
JPS59117838A (ja) * | 1982-12-24 | 1984-07-07 | Sony Corp | マ−カ−信号検出回路 |
US4611336A (en) * | 1984-02-21 | 1986-09-09 | Calculagraph Company | Frame synchronization for distributed framing pattern in electronic communication systems |
US4688215A (en) * | 1985-06-05 | 1987-08-18 | Calculagraph Company | Demultiplexer for two-stage framing |
US4740962A (en) * | 1985-12-23 | 1988-04-26 | Motorola, Inc. | Synchronizer for time division multiplexed data |
US4829462A (en) * | 1986-06-13 | 1989-05-09 | International Business Machines Corporation | Communication bit pattern detection circuit |
DE3623910A1 (de) * | 1986-07-15 | 1988-01-21 | Siemens Ag | Verfahren und anordnung zur empfangsseitigen synchronisierung eines zeitmultiplexsignals |
DE3772313D1 (de) * | 1986-09-29 | 1991-09-26 | Siemens Ag | Verfahren zur rahmensynchronisierung der vermittlungsstelle eines pcm-zeitmultiplex-fernmeldesystems. |
US4847877A (en) * | 1986-11-28 | 1989-07-11 | International Business Machines Corporation | Method and apparatus for detecting a predetermined bit pattern within a serial bit stream |
US4727558A (en) * | 1987-02-12 | 1988-02-23 | Dallas Semiconductor Corporation | Method and apparatus for extracting a predetermined bit pattern from a serial bit stream |
USRE34241E (en) * | 1987-02-12 | 1993-05-04 | Dallas Semiconductor Corp. | Method and apparatus for extracting a predetermined pattern from a serial bit stream |
US4730346A (en) * | 1987-02-12 | 1988-03-08 | Dallas Semiconductor Corporation | Method and apparatus for extracting a predetermined bit pattern from a serial bit stream |
US4899383A (en) * | 1987-09-08 | 1990-02-06 | Westinghouse Electric Corp. | Apparatus and method for secure digital communication |
DE3806429C2 (de) * | 1988-02-29 | 1994-09-22 | Siemens Ag | Verfahren und Schaltungsanordnung zum Ermitteln einer in einem Serienbitstrom enthaltenen Bitkombination |
DE3806428C2 (de) * | 1988-02-29 | 1994-07-28 | Siemens Ag | Verfahren und Schaltungsanordnung zum Ermitteln einer in einem Serienbitstrom enthaltenen Bitkombination |
US5010559A (en) * | 1989-06-30 | 1991-04-23 | Sgs-Thomson Microelectronics, Inc. | System for synchronizing data frames in a serial bit stream |
DE4012762A1 (de) * | 1990-04-21 | 1991-10-24 | Standard Elektrik Lorenz Ag | Verfahren zur synchronisation eines nach einer digitalen synchronen hierarchie rahmenstrukturierten systemes |
GB2293949B (en) * | 1994-10-08 | 1999-05-26 | Plessey Telecomm | Fast serial pattern recognition |
EP0771090A1 (en) * | 1995-10-16 | 1997-05-02 | Loral Aerospace Corporation | Programmable PCM/TDM Demultiplexer |
JP2940454B2 (ja) * | 1995-12-28 | 1999-08-25 | 日本電気株式会社 | スロット受信同期回路 |
SE515911C2 (sv) * | 1996-03-26 | 2001-10-29 | Ericsson Telefon Ab L M | Förfarande och anordning för mottagning av en symbolsekvens |
KR100476897B1 (ko) * | 1996-03-26 | 2005-07-25 | 텔레폰악티에볼라겟엘엠에릭슨(펍) | 심벌시퀀스를수신하는방법및장치 |
US5960048A (en) * | 1996-03-26 | 1999-09-28 | Telefonaktiebolaget Lm Ericsson | Method and an arrangement for receiving a symbol sequence |
US6362737B1 (en) * | 1998-06-02 | 2002-03-26 | Rf Code, Inc. | Object Identification system with adaptive transceivers and methods of operation |
US6246736B1 (en) | 1998-08-19 | 2001-06-12 | Nortel Networks Limited | Digital signal framing systems and methods |
JP2000131474A (ja) * | 1998-10-27 | 2000-05-12 | Fujitsu Ltd | 時刻同期システム,時刻同期システムに適用される衛星システム,時刻同期システムに適用される地上システム,時刻同期方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
KR100327983B1 (ko) * | 1999-02-22 | 2002-03-12 | 박종섭 | 메모리를 이용한 프레임 동기장치 |
JP3793724B2 (ja) * | 2001-10-29 | 2006-07-05 | 沖電気工業株式会社 | 受信回路及び受信方法 |
KR100498502B1 (ko) * | 2003-06-09 | 2005-07-01 | 삼성전자주식회사 | 기준 데이터를 스택시켜 레이턴시를 보상하는 반도체메모리 장치 및 그 테스트 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2517481C3 (de) * | 1975-04-19 | 1978-07-13 | Siemens Ag, 1000 Berlin U. 8000 Muenchen | Verfahren zur Verkürzung der Synchronisierzeit in Zeitmultiplexsystemen, insbesondere Datenmultiplexsystemen |
DE2657365C2 (de) * | 1976-12-17 | 1978-11-02 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren und Schaltungsanordnung zur Durchführung des Verfahrens zur Rahmensynchronisierung eines Zeitmultiplexsystems |
DE2740997C2 (de) * | 1977-09-12 | 1979-09-13 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Zeitmultiplex-Rahmensynchronisierung mit Hilfe variabler Synchronisierworte |
NL176420C (nl) * | 1977-09-29 | 1985-04-01 | Nederlanden Staat | Synchronisatieinrichting voor het afgeven van een met een in een inkomend digitaal signaal aanwezig synchronisatieteken overeenkomend synchronisatiesignaal. |
US4230911A (en) * | 1978-08-28 | 1980-10-28 | International Telephone And Telegraph Corporation | Carrier terminal unit |
-
1979
- 1979-04-26 NL NL7903284A patent/NL7903284A/nl not_active Application Discontinuation
-
1980
- 1980-04-17 CA CA000350076A patent/CA1157975A/en not_active Expired
- 1980-04-18 US US06/141,544 patent/US4347606A/en not_active Expired - Lifetime
- 1980-04-21 FR FR8008899A patent/FR2455404B1/fr not_active Expired
- 1980-04-23 AU AU57710/80A patent/AU530656B2/en not_active Ceased
- 1980-04-23 SE SE8003027A patent/SE443692B/sv not_active IP Right Cessation
- 1980-04-23 IT IT21605/80A patent/IT1141315B/it active
- 1980-04-23 CH CH3142/80A patent/CH650628A5/de not_active IP Right Cessation
- 1980-04-23 JP JP5305080A patent/JPS55145450A/ja active Granted
- 1980-04-23 GB GB8013344A patent/GB2048617B/en not_active Expired
- 1980-04-24 ES ES490849A patent/ES490849A0/es active Granted
- 1980-04-24 BE BE0/200369A patent/BE882970A/fr not_active IP Right Cessation
- 1980-04-24 DE DE3015744A patent/DE3015744C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB2048617A (en) | 1980-12-10 |
DE3015744C2 (de) | 1985-02-14 |
US4347606A (en) | 1982-08-31 |
BE882970A (fr) | 1980-10-24 |
AU530656B2 (en) | 1983-07-21 |
DE3015744A1 (de) | 1980-11-06 |
IT1141315B (it) | 1986-10-01 |
CH650628A5 (de) | 1985-07-31 |
ES8101345A1 (es) | 1980-12-01 |
FR2455404B1 (fr) | 1987-07-31 |
AU5771080A (en) | 1980-10-30 |
JPS6359294B2 (sv) | 1988-11-18 |
FR2455404A1 (fr) | 1980-11-21 |
GB2048617B (en) | 1983-03-16 |
SE8003027L (sv) | 1980-10-27 |
IT8021605A0 (it) | 1980-04-23 |
ES490849A0 (es) | 1980-12-01 |
NL7903284A (nl) | 1980-10-28 |
CA1157975A (en) | 1983-11-29 |
JPS55145450A (en) | 1980-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE443692B (sv) | Forfarande och anordning for ramsynkronisering i ett digitalt tdm-kommunikationssystem | |
CA1250674A (en) | Extracting signalling information embedded in channelized serial data streams | |
US3749839A (en) | Tdm telecommunication system for transmitting data or telegraphic signals | |
US5301195A (en) | Circuit for multiframe synchronization | |
JP2006525724A (ja) | クロックの時間同期方法 | |
EP1148672B1 (en) | Apparatus and method for processing frame structured data signals | |
JP2679487B2 (ja) | フレーム同期回路 | |
US4627059A (en) | Circuit arrangement for telecommunications systems, particularly telephone switching systems, having data protection by way of parity bits | |
JP3623764B2 (ja) | ターミナルアダプタ | |
JPS6232854B2 (sv) | ||
JP3010634B2 (ja) | フレーム同期多重処理方式 | |
JPH08102733A (ja) | フレーム同期検出方式 | |
JPH02305130A (ja) | フレーム同期回路 | |
JP3185298B2 (ja) | 論理処理回路 | |
JPS6367844A (ja) | 動作状態監視回路 | |
JPH0554316B2 (sv) | ||
JPH08172485A (ja) | クロスコネクト監視方式 | |
JP2001069130A (ja) | マルチフレーム同期検出回路 | |
JP2000124886A (ja) | マルチフレーム同期検出方法及び装置 | |
JPH08125649A (ja) | フレーム同期検出方式 | |
JPH01136440A (ja) | フレーム同期回路 | |
JPS58173938A (ja) | 複数ビツト単位のデ−タ伝送制御方法 | |
JPH06232859A (ja) | フレーム同期回路 | |
JPS61214633A (ja) | ス−パ−・フレ−ムの同期方式 | |
JP2001308835A (ja) | 同期はずれ検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |
Ref document number: 8003027-3 Effective date: 19891114 Format of ref document f/p: F |