JP2679487B2 - フレーム同期回路 - Google Patents
フレーム同期回路Info
- Publication number
- JP2679487B2 JP2679487B2 JP3308635A JP30863591A JP2679487B2 JP 2679487 B2 JP2679487 B2 JP 2679487B2 JP 3308635 A JP3308635 A JP 3308635A JP 30863591 A JP30863591 A JP 30863591A JP 2679487 B2 JP2679487 B2 JP 2679487B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- bit
- circuit
- sync
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明はフレーム同期回路に関
し、特にディジタルデータ伝送のフレーム同期信号の種
類、同期判定条件、処理すべきフレームの数等が異って
も、一種類の基本構成の回路にて処理できるフレーム同
期回路に関する。
し、特にディジタルデータ伝送のフレーム同期信号の種
類、同期判定条件、処理すべきフレームの数等が異って
も、一種類の基本構成の回路にて処理できるフレーム同
期回路に関する。
【０００２】
【従来の技術】一般にディジタルデータの伝送装置間の
信号伝送は、時系列の信号処理を行うための繰り返しの
処理単位としてフレームを定義し、送信側では、このフ
レームの中に伝送すべき複数個のデータ列を収容して送
っている。受信側では、これらのフレームの中のデータ
列を選び出すために、フレーム周期のある決まったタイ
ムスロット（例えばフレームの先頭）に重畳伝送されて
いるフレーム同期信号を抽出し、このタイミングの同期
を確立した後に必要な信号処理を行って来た。昨今、こ
の種のディジタル信号処理においては、基本フレームの
他にマルチフレームとして幾種類ものフレーム同期を同
時に確立する方式や、且つＬＳＩに適したフレーム同期
方式が望まれており、大規模ＬＳＩに複数のフレーム同
期回路を搭載する方法がとられてきた。
信号伝送は、時系列の信号処理を行うための繰り返しの
処理単位としてフレームを定義し、送信側では、このフ
レームの中に伝送すべき複数個のデータ列を収容して送
っている。受信側では、これらのフレームの中のデータ
列を選び出すために、フレーム周期のある決まったタイ
ムスロット（例えばフレームの先頭）に重畳伝送されて
いるフレーム同期信号を抽出し、このタイミングの同期
を確立した後に必要な信号処理を行って来た。昨今、こ
の種のディジタル信号処理においては、基本フレームの
他にマルチフレームとして幾種類ものフレーム同期を同
時に確立する方式や、且つＬＳＩに適したフレーム同期
方式が望まれており、大規模ＬＳＩに複数のフレーム同
期回路を搭載する方法がとられてきた。
【０００３】従来、この種のフレーム同期回路は図５の
ブロック図に示すように、フレーム同期ワードを含む時
間シーケンシャルな入力信号５００と、入力信号から同
期ワードを検出するワード検出回路５０と、あらかじめ
定められている指定同期ワードを出力するワード発生回
路５２と、この指定同期ワードと入力から抽出された同
期ワードと比較し、合否を判定する比較回路５１と、同
期ワードが合致を続けた場合にあらかじめ定められたフ
レーム同期ワードの合致回数に達するかどうかを計数す
る、いわゆる後方保護の一致計数回路５４と、あらかじ
め定められたフレーム同期ワードの不一致回数を計数す
る、いわゆる前方保護の不一致計数回路５５と、最終的
に一致および不一致計数回路５４，５５の計数結果を入
力し、所定の一致又は不一致の判定条件であるかどうか
を判定する同期判定回路５７と、同期外れの場合に符号
誤りなどにより同期復帰動作をくり返すハンチングを防
止するハンチング制御回路５６と、フレーム同期ワード
発生回路５２の基本タイミングを制御するタイミング計
数回路５３とで構成される。
ブロック図に示すように、フレーム同期ワードを含む時
間シーケンシャルな入力信号５００と、入力信号から同
期ワードを検出するワード検出回路５０と、あらかじめ
定められている指定同期ワードを出力するワード発生回
路５２と、この指定同期ワードと入力から抽出された同
期ワードと比較し、合否を判定する比較回路５１と、同
期ワードが合致を続けた場合にあらかじめ定められたフ
レーム同期ワードの合致回数に達するかどうかを計数す
る、いわゆる後方保護の一致計数回路５４と、あらかじ
め定められたフレーム同期ワードの不一致回数を計数す
る、いわゆる前方保護の不一致計数回路５５と、最終的
に一致および不一致計数回路５４，５５の計数結果を入
力し、所定の一致又は不一致の判定条件であるかどうか
を判定する同期判定回路５７と、同期外れの場合に符号
誤りなどにより同期復帰動作をくり返すハンチングを防
止するハンチング制御回路５６と、フレーム同期ワード
発生回路５２の基本タイミングを制御するタイミング計
数回路５３とで構成される。
【０００４】次に従来例の動作を説明する。
【０００５】入力信号５００からワード検出部５０でフ
レームワードを抽出し、比較回路５１に入力する。比較
回路５１のもう一つの入力には、フレーム同期回路の基
本タイミングを生成するタイミング計数回路５３で駆動
し、ワード発生回路５２で作ったフレームワードを入力
している。この比較回路５１の判定信号はフレームの一
致・不一致を計数する一致計数回路５４と不一致計数回
路５５に入力している。これらの計数結果で同期判定回
路５７から同期判定信号を出力し、ハンチング制御回路
５６でタイミング計数回路５３の計数を停止、継続の制
御いわゆるハンチング制御を行っている。このようなフ
レーム同期回路は、一つの基本のフレーム同期ワード
と、あらかじめ定められた一つの一致不一致の判定条件
と、定められたフレーム数に対して、それぞれこの回路
構成が必要となる。したがって前述の条件が変わった
り、他のマルチフレーム同期がある場合には、それぞれ
の場合に対応した数だけこの回路構成を必要としてい
た。
レームワードを抽出し、比較回路５１に入力する。比較
回路５１のもう一つの入力には、フレーム同期回路の基
本タイミングを生成するタイミング計数回路５３で駆動
し、ワード発生回路５２で作ったフレームワードを入力
している。この比較回路５１の判定信号はフレームの一
致・不一致を計数する一致計数回路５４と不一致計数回
路５５に入力している。これらの計数結果で同期判定回
路５７から同期判定信号を出力し、ハンチング制御回路
５６でタイミング計数回路５３の計数を停止、継続の制
御いわゆるハンチング制御を行っている。このようなフ
レーム同期回路は、一つの基本のフレーム同期ワード
と、あらかじめ定められた一つの一致不一致の判定条件
と、定められたフレーム数に対して、それぞれこの回路
構成が必要となる。したがって前述の条件が変わった
り、他のマルチフレーム同期がある場合には、それぞれ
の場合に対応した数だけこの回路構成を必要としてい
た。
【０００６】
【発明が解決しようとする課題】この従来のフレーム同
期回路は、フレーム同期の基本計数回路とフレームワー
ドの一致，不一致の計数回路、フレームワードの比較判
定回路と同期判定回路がそれぞれ独立に必要なので、数
多くのフレーム同期を同時に実現するためには、ハード
規模が増大する欠点がある。これを回避するため、大規
模ＬＳＩ等で実現してきたが、近年多様化する信号処理
に従ってフレーム同期信号の種類、条件、数等はその時
時によって異なるために、その度にＬＳＩを開発する事
は非常に困難になっている。
期回路は、フレーム同期の基本計数回路とフレームワー
ドの一致，不一致の計数回路、フレームワードの比較判
定回路と同期判定回路がそれぞれ独立に必要なので、数
多くのフレーム同期を同時に実現するためには、ハード
規模が増大する欠点がある。これを回避するため、大規
模ＬＳＩ等で実現してきたが、近年多様化する信号処理
に従ってフレーム同期信号の種類、条件、数等はその時
時によって異なるために、その度にＬＳＩを開発する事
は非常に困難になっている。
【０００７】本発明の目的はフレーム同期信号の種類、
条件、数が変っても一つの数値計数回路と一つの比較判
定回路と記憶素子で時間シーケンシャル的に同期確立を
行うフレーム同期回路を提供することにある。
条件、数が変っても一つの数値計数回路と一つの比較判
定回路と記憶素子で時間シーケンシャル的に同期確立を
行うフレーム同期回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明のフレーム同期回
路はフレーム同期信号を重畳したデジタル信号データか
ら同期信号を選択する入力手段と、フレーム同期ビット
や、同期の安定動作を判定する同期保護の判定計数値
や、同期動作に必要な一時的な動作状態を一時記憶する
記憶手段と、前記入力手段からの同期ビットの取り込み
回数やフレームワードの一致・不一致計数回数を計数す
る計数手段と、入力データから抽出したフレーム・ワー
ドと外部より入力した既知のフレーム・ワード又は前記
記憶手段に記憶されたフレームワードとの一致を判定す
る比較手段と、前記計数手段の初期値を外部データに従
って入力する指定値設定手段と、前記計数手段の加算ま
たは減算処理を行うデータのシフト手段と、記憶したデ
ータの一部だけを書き換えるデジット選択手段と、該指
定値設定手段，該シフト手段，該デジット選択手段，該
記憶手段からのデータを選び前記計数手段にデータを送
る選択手段と、フレーム同期動作手順を時間連続的に実
現する制御手段と、その手順に呼応して前記記憶手段の
記憶箇所を決めるアドレス選択手段とを備えている手段
とを備えているフレーム同期回路において、前記記憶手
段がＲＡＭで構成され、複数種類のフレーム同期信号に
対応するフレーム同期ビットと、内部ステータス監視ビ
ットである同期判定ビット，フレーム取り込み完了判定
ビット，後方保護値判定ビット，前方保護値判定ビッ
ト，ワード検出結果の一致判定ビットと、フレームの一
致および不一致の判定計数値とを一時記憶するＫとを特
徴とする。
路はフレーム同期信号を重畳したデジタル信号データか
ら同期信号を選択する入力手段と、フレーム同期ビット
や、同期の安定動作を判定する同期保護の判定計数値
や、同期動作に必要な一時的な動作状態を一時記憶する
記憶手段と、前記入力手段からの同期ビットの取り込み
回数やフレームワードの一致・不一致計数回数を計数す
る計数手段と、入力データから抽出したフレーム・ワー
ドと外部より入力した既知のフレーム・ワード又は前記
記憶手段に記憶されたフレームワードとの一致を判定す
る比較手段と、前記計数手段の初期値を外部データに従
って入力する指定値設定手段と、前記計数手段の加算ま
たは減算処理を行うデータのシフト手段と、記憶したデ
ータの一部だけを書き換えるデジット選択手段と、該指
定値設定手段，該シフト手段，該デジット選択手段，該
記憶手段からのデータを選び前記計数手段にデータを送
る選択手段と、フレーム同期動作手順を時間連続的に実
現する制御手段と、その手順に呼応して前記記憶手段の
記憶箇所を決めるアドレス選択手段とを備えている手段
とを備えているフレーム同期回路において、前記記憶手
段がＲＡＭで構成され、複数種類のフレーム同期信号に
対応するフレーム同期ビットと、内部ステータス監視ビ
ットである同期判定ビット，フレーム取り込み完了判定
ビット，後方保護値判定ビット，前方保護値判定ビッ
ト，ワード検出結果の一致判定ビットと、フレームの一
致および不一致の判定計数値とを一時記憶するＫとを特
徴とする。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図、図２は本実
施例の制御回路から制御される論理処理を示すシーケン
スフローの流れ図、図３は本実施例の処理時間の関係を
示すタイムチャート、図４は本実施例のＲＡＭ１２への
記憶内容を説明する説明図である。まず図１の実施例は
フレームビット（以下Ｆビットという）を順次サンプリ
ングし取り込む入力回路１０、あらかじめ所定の基準フ
レームワードがあれば、この既知参照データ１０１と入
力Ｆビットと比較する比較回路１１、なお後述するＲＡ
Ｍ１２に新規に格納されたフレームワードがあればこれ
を読み出して入力Ｆビットと比較される。次に、基準フ
レームワードおよび後述するフレーム同期動作手順の過
程における各ステータス情報の記憶、およびフレーム取
り込み回数の計数値（Ｃ）、フレームワードの一致判定
の計数値（Ｃｙ）、フレームワードの不一致判定の計数
値（Ｃｎ）等の判定条件を記憶しているＲＡＭ１２、各
プロセスの動作手順における計数動作を行う計数回路１
３、計数回路１３の初期値等を外部からの初期設定値１
０２により設定する指定値設定回路１５、計数回路１３
の加算減算処理を行うシフト回路１６、データの一部の
みを書き換えるディジット選択回路１７、これらの指定
設定回路１５、シフト回路１６、ディジット選択回路１
７、ＲＡＭ１２のデータを選び計数回路１３に送る選択
回路１４、各プロセスの動作を時間シーケンシャルに行
うように制御する制御回路１９、この制御信号によりＲ
ＡＭ１２のアドレス選択を行うアドレス選択回路２０、
最終的に確定したフレーム同期出力信号１０３およびＲ
ＡＭ１２の情報等を外部に取り出す出力回路１８から構
成される。
る。図１は本発明の一実施例のブロック図、図２は本実
施例の制御回路から制御される論理処理を示すシーケン
スフローの流れ図、図３は本実施例の処理時間の関係を
示すタイムチャート、図４は本実施例のＲＡＭ１２への
記憶内容を説明する説明図である。まず図１の実施例は
フレームビット（以下Ｆビットという）を順次サンプリ
ングし取り込む入力回路１０、あらかじめ所定の基準フ
レームワードがあれば、この既知参照データ１０１と入
力Ｆビットと比較する比較回路１１、なお後述するＲＡ
Ｍ１２に新規に格納されたフレームワードがあればこれ
を読み出して入力Ｆビットと比較される。次に、基準フ
レームワードおよび後述するフレーム同期動作手順の過
程における各ステータス情報の記憶、およびフレーム取
り込み回数の計数値（Ｃ）、フレームワードの一致判定
の計数値（Ｃｙ）、フレームワードの不一致判定の計数
値（Ｃｎ）等の判定条件を記憶しているＲＡＭ１２、各
プロセスの動作手順における計数動作を行う計数回路１
３、計数回路１３の初期値等を外部からの初期設定値１
０２により設定する指定値設定回路１５、計数回路１３
の加算減算処理を行うシフト回路１６、データの一部の
みを書き換えるディジット選択回路１７、これらの指定
設定回路１５、シフト回路１６、ディジット選択回路１
７、ＲＡＭ１２のデータを選び計数回路１３に送る選択
回路１４、各プロセスの動作を時間シーケンシャルに行
うように制御する制御回路１９、この制御信号によりＲ
ＡＭ１２のアドレス選択を行うアドレス選択回路２０、
最終的に確定したフレーム同期出力信号１０３およびＲ
ＡＭ１２の情報等を外部に取り出す出力回路１８から構
成される。
【００１０】次に制御回路１９により制御されるシーケ
ンスフローを図２および図４のＲＡＭ１２の記憶内容も
参照して説明する。ここでは図２のステップＳ１の左側
のフローとなる同期状態から同期外れの状態に移る例を
説明する。入力回路１０で入力データのＦビットをサン
プルし取り込む（ステップＳ２）。この時、計数回路１
３には前フレームまでのＦビット列を格納しているＲＡ
Ｍ１２から所定のアドレス（ａａａａＨ）のＦビット
（図２ではＦ１〜Ｆ８の８ビット構成）の格納データを
シフト回路１６を介してＦビット列を１ビットシフトし
て呼出している。前述のサンプルした新たなＦビットを
前記Ｆビット列の最後尾につけ、これを新たなＦビット
列としてＲＡＭ１２の所定のアドレス（ａａａａＨ）に
格納する。次にＦビットの取り込み回数の計数値（Ｃ）
をＲＡＭ１２所定のアドレス（ｃｃｃｃＨ）から計数回
路１３に取り込み、１を加算して同じアドレスに再度格
納する（ステップＳ３）。この時、あらかじめ分かって
いる取り込み回数と実際の取り込み回数の計数値（Ｃ）
と比較し、もし取り込み回数が完了していない場合に
は、次回のフレーム同期シーケンスに移り、完了した場
合はワード検出シーケンスに移る（ステップＳ４）。す
なわち、Ｆビット列を前述と同様にアドレス（ａａａａ
Ｈ）から計数回路１３に取り込む。フレーム同期の期待
値は既知の基準フレームワードである参照データ１０１
として外部より比較回路１１に入力し前記計数回路１３
の値と比較する。その比較値が一致した場合は次回のフ
レームシーケンスに移り、不一致の場合はＲＡＭ１２の
所定のアドレス（ｅｅｅｅＨ）に格納した不一致判定計
数値（Ｃｎ）に１を加算する（ステップＳ６，Ｓ７）。
この（Ｃｎ）が同期の安定条件で決まる計数値Ｎを越え
ないときは、（Ｃｎ）値を前記アドレス（ｅｅｅｅＨ）
に再格納し次回のフレーム同期シーケンスに移る。（Ｃ
ｎ）が（Ｎ）を越えた場合には、同期外れと判定し、Ｒ
ＡＭ１２の所定のアドレス（ｂｂｂｂＨ）の指定ビット
（Ｓ１）に「０」を書き込む（１：同期、０：非同
期）。更に、アドレス（ｄｄｄｄＨ）の（Ｃｙ）値に
「０」を書き込み一致判定計数値をリセットする（ステ
ップＳ８，Ｓ９）。
ンスフローを図２および図４のＲＡＭ１２の記憶内容も
参照して説明する。ここでは図２のステップＳ１の左側
のフローとなる同期状態から同期外れの状態に移る例を
説明する。入力回路１０で入力データのＦビットをサン
プルし取り込む（ステップＳ２）。この時、計数回路１
３には前フレームまでのＦビット列を格納しているＲＡ
Ｍ１２から所定のアドレス（ａａａａＨ）のＦビット
（図２ではＦ１〜Ｆ８の８ビット構成）の格納データを
シフト回路１６を介してＦビット列を１ビットシフトし
て呼出している。前述のサンプルした新たなＦビットを
前記Ｆビット列の最後尾につけ、これを新たなＦビット
列としてＲＡＭ１２の所定のアドレス（ａａａａＨ）に
格納する。次にＦビットの取り込み回数の計数値（Ｃ）
をＲＡＭ１２所定のアドレス（ｃｃｃｃＨ）から計数回
路１３に取り込み、１を加算して同じアドレスに再度格
納する（ステップＳ３）。この時、あらかじめ分かって
いる取り込み回数と実際の取り込み回数の計数値（Ｃ）
と比較し、もし取り込み回数が完了していない場合に
は、次回のフレーム同期シーケンスに移り、完了した場
合はワード検出シーケンスに移る（ステップＳ４）。す
なわち、Ｆビット列を前述と同様にアドレス（ａａａａ
Ｈ）から計数回路１３に取り込む。フレーム同期の期待
値は既知の基準フレームワードである参照データ１０１
として外部より比較回路１１に入力し前記計数回路１３
の値と比較する。その比較値が一致した場合は次回のフ
レームシーケンスに移り、不一致の場合はＲＡＭ１２の
所定のアドレス（ｅｅｅｅＨ）に格納した不一致判定計
数値（Ｃｎ）に１を加算する（ステップＳ６，Ｓ７）。
この（Ｃｎ）が同期の安定条件で決まる計数値Ｎを越え
ないときは、（Ｃｎ）値を前記アドレス（ｅｅｅｅＨ）
に再格納し次回のフレーム同期シーケンスに移る。（Ｃ
ｎ）が（Ｎ）を越えた場合には、同期外れと判定し、Ｒ
ＡＭ１２の所定のアドレス（ｂｂｂｂＨ）の指定ビット
（Ｓ１）に「０」を書き込む（１：同期、０：非同
期）。更に、アドレス（ｄｄｄｄＨ）の（Ｃｙ）値に
「０」を書き込み一致判定計数値をリセットする（ステ
ップＳ８，Ｓ９）。
【００１１】ここで図４におけるＲＡＭ１２のアドレス
ｂｂｂｂＨの内部ステータス監視ビットを説明する。Ｓ
１は同期判定ビット、Ｓ２はＦビット取り込み完了判定
ビット、Ｓ３はワード検出一致計数値（Ｃｙ）が同期安
定条件で決まる計数値（Ｙ：後方保護値）を越えたかの
判定ビット、Ｓ４はワード検出不一致計数値（Ｃｎ）が
計数値（Ｎ：前方保護値）を越えたかの判定ビット、Ｓ
５はワード検出結果の一致判定ビット、Ｓ６〜Ｓ８はそ
の他のフレーム同期と直接関係ないビットである。これ
らＳ１〜Ｓ５は、判定毎の区切りでメモリの指定アドレ
スの該当１ビットをデジット選択回路１７にて選び、選
択回路１４で該当ビットだけをメモリ内容の書換えを行
うように動作する。したがって、フレーム同期の状態監
視は、これらの監視ビットを読み出す事で、容易に判定
する事が出来る。例えば、同期判定はＳ１を定期的に確
認すれば即座に分かり、また信号処理に必要な同期タイ
ミングはフレーム周期毎にＳ１とＳ５を同時に確認する
事によって特定する事が出来る。
ｂｂｂｂＨの内部ステータス監視ビットを説明する。Ｓ
１は同期判定ビット、Ｓ２はＦビット取り込み完了判定
ビット、Ｓ３はワード検出一致計数値（Ｃｙ）が同期安
定条件で決まる計数値（Ｙ：後方保護値）を越えたかの
判定ビット、Ｓ４はワード検出不一致計数値（Ｃｎ）が
計数値（Ｎ：前方保護値）を越えたかの判定ビット、Ｓ
５はワード検出結果の一致判定ビット、Ｓ６〜Ｓ８はそ
の他のフレーム同期と直接関係ないビットである。これ
らＳ１〜Ｓ５は、判定毎の区切りでメモリの指定アドレ
スの該当１ビットをデジット選択回路１７にて選び、選
択回路１４で該当ビットだけをメモリ内容の書換えを行
うように動作する。したがって、フレーム同期の状態監
視は、これらの監視ビットを読み出す事で、容易に判定
する事が出来る。例えば、同期判定はＳ１を定期的に確
認すれば即座に分かり、また信号処理に必要な同期タイ
ミングはフレーム周期毎にＳ１とＳ５を同時に確認する
事によって特定する事が出来る。
【００１２】前述したように指定値設定回路１５は、計
数回路１４の初期値や計数上の指定値を初期設定入力１
０２から入力するためのもので、これにより任意のフレ
ーム長の同期信号や安定条件を自由に変更してＲＡＭ１
２に格納できる。制御回路１９は、計数回路１３や選択
回路１４等全体の制御を前述のフローにより行うと共
に、アドレス選択回路２０を時間シーケンシャルに動作
するように制御し、アドレス選択回路２０がＲＡＭ１２
へのメモリ・アドレスを指定するように構成している。
出力回路１８は、同期結果の出力信号や前述のステータ
ス監視ビット等を外部に出力するものである。以上の処
理を図３に示すタイムチャートのように順次繰り返し行
う事でフレーム同期を実現できる。また、同期外れ状態
から同期復帰過程の処理シーケンスは図２のシーケンス
・フローの右側のフローが表しているが、上で説明した
と同様なシーケンスで実現できる。
数回路１４の初期値や計数上の指定値を初期設定入力１
０２から入力するためのもので、これにより任意のフレ
ーム長の同期信号や安定条件を自由に変更してＲＡＭ１
２に格納できる。制御回路１９は、計数回路１３や選択
回路１４等全体の制御を前述のフローにより行うと共
に、アドレス選択回路２０を時間シーケンシャルに動作
するように制御し、アドレス選択回路２０がＲＡＭ１２
へのメモリ・アドレスを指定するように構成している。
出力回路１８は、同期結果の出力信号や前述のステータ
ス監視ビット等を外部に出力するものである。以上の処
理を図３に示すタイムチャートのように順次繰り返し行
う事でフレーム同期を実現できる。また、同期外れ状態
から同期復帰過程の処理シーケンスは図２のシーケンス
・フローの右側のフローが表しているが、上で説明した
と同様なシーケンスで実現できる。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
フレーム同期処理を一つの計数手段と、計数値やフレー
ムワード等を一時記憶する記憶手段と、計数値やフレー
ムワードの比較判定手段と、かつフレーム同期を時間シ
ーケンシャル的に連続的に繰り返す制御回路とを備える
ことにより、複数のフレーム同期を実現する場合にも最
小限のハードの増加で実現できる。しかもパラメータの
変更即ちデータ信号のフレーム同期ビットの増減、フレ
ーム同期信号の変更、同期の安定条件の変更に対し、初
期値や計数値等の条件を変更するだけでフレキシブルに
対応できる効果がある。
フレーム同期処理を一つの計数手段と、計数値やフレー
ムワード等を一時記憶する記憶手段と、計数値やフレー
ムワードの比較判定手段と、かつフレーム同期を時間シ
ーケンシャル的に連続的に繰り返す制御回路とを備える
ことにより、複数のフレーム同期を実現する場合にも最
小限のハードの増加で実現できる。しかもパラメータの
変更即ちデータ信号のフレーム同期ビットの増減、フレ
ーム同期信号の変更、同期の安定条件の変更に対し、初
期値や計数値等の条件を変更するだけでフレキシブルに
対応できる効果がある。
【図１】本発明の一実施例のフレーム同期回路のブロッ
ク図である。
ク図である。
【図２】本実施例のフレーム同期回路のシーケンスフロ
ー図である。
ー図である。
【図３】本実施例の処理時間の関係を示すタイムチャー
トである。
トである。
【図４】本実施例のＲＡＭの記憶内容を示す説明図であ
る。
る。
【図５】従来のフレーム同期回路のブロック図である。
１０ 入力回路 １１ 比較回路 １２ ＲＡＭ １３ 計数回路 １４ 選択回路 １５ 指定値設定回路 １６ シフト回路 １７ デジット選択回路 １８ 出力回路 １９ 制御回路 ２０ アドレス選択回路 ５０ ワード検出回路 ５１ 比較回路 ５２ ワード発生回路 ５３ タイミング計数回路 ５４ 一致計数回路 ５５ 不一致計数回路 ５６ ハンチング制御回路 ５７ 同期判定回路
Claims (1)
- 【請求項１】フレーム同期信号を重畳したデジタル信号
データから同期信号を選択する入力手段と、フレーム同
期ビットや、同期の安定動作を判定する同期保護の判定
計数値や、同期動作に必要な一時的な動作状態を一時記
憶する記憶手段と、前記入力手段からの同期ビットの取
り込み回数やフレームワードの一致・不一致計数回数を
計数する計数手段と、入力データから抽出したフレーム
・ワードと外部より入力した既知のフレーム・ワード又
は前記記憶手段に記憶されたフレームワードとの一致を
判定する比較手段と、前記計数手段の初期値を外部デー
タに従って入力する指定値設定手段と、前記計数手段の
加算または減算処理を行うデータのシフト手段と、記憶
したデータの一部だけを書き換えるデジット選択手段
と、該指定値設定手段，該シフト手段，該デジット選択
手段，該記憶手段からのデータを選び前記計数手段にデ
ータを送る選択手段と、フレーム同期動作手順を時間連
続的に実現する制御手段と、その手順に呼応して前記記
憶手段の記憶箇所を決めるアドレス選択手段とを備えて
いるフレーム同期回路において、前記記憶手段がＲＡＭ
で構成され、複数種類のフレーム同期信号に対応するフ
レーム同期ビットと、内部ステータス監視ビットである
同期判定ビット，フレーム取り込み完了判定ビット，後
方保護値判定ビット，前方保護値判定ビット，ワード検
出結果の一致判定ビットと、フレームの一致および不一
致の判定計数値とを一時記憶することを特徴とするフレ
ーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3308635A JP2679487B2 (ja) | 1991-11-25 | 1991-11-25 | フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3308635A JP2679487B2 (ja) | 1991-11-25 | 1991-11-25 | フレーム同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05276153A JPH05276153A (ja) | 1993-10-22 |
| JP2679487B2 true JP2679487B2 (ja) | 1997-11-19 |
Family
ID=17983426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3308635A Expired - Lifetime JP2679487B2 (ja) | 1991-11-25 | 1991-11-25 | フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2679487B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2982731B2 (ja) * | 1997-01-10 | 1999-11-29 | 日本電気株式会社 | 同期信号検出方式 |
| JP3615409B2 (ja) | 1999-01-29 | 2005-02-02 | 沖電気工業株式会社 | パケット通信装置 |
| US7035292B1 (en) * | 2000-03-17 | 2006-04-25 | Applied Micro Circuits Corporation | Transposable frame synchronization structure |
| US6931006B1 (en) * | 2000-12-22 | 2005-08-16 | Applied Micro Circuits Corporation | System and method for selectively broadcasting a multidimensional digital frame structure |
| US6847657B1 (en) * | 2000-12-22 | 2005-01-25 | Applied Micro Circuits Corporation | System and method for programming synchronization criteria in a multidimensional digital frame structure |
-
1991
- 1991-11-25 JP JP3308635A patent/JP2679487B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05276153A (ja) | 1993-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4347606A (en) | Method of frame synchronization of a digital TDM communication system and arrangement for performing the method | |
| US5677935A (en) | Sync detecting method and sync detecting circuit | |
| JP2679487B2 (ja) | フレーム同期回路 | |
| US5301195A (en) | Circuit for multiframe synchronization | |
| US5123020A (en) | Phase synchronization pull-in system in bit error detecting apparatus | |
| JP2940454B2 (ja) | スロット受信同期回路 | |
| US6654368B1 (en) | Apparatus and method for processing frame structured data signals | |
| US5157696A (en) | Digital signal time difference correcting circuit | |
| JP2004072768A (ja) | オーバーサンプリングによるビットストリームの回復方法 | |
| JPS6386630A (ja) | 並列伝送路におけるフレ−ム同期方式 | |
| JP2538095B2 (ja) | 同期保護回路 | |
| JPH0897791A (ja) | 信号検出回路及びフレーム同期回路 | |
| JPH05206972A (ja) | 多重同期回路および同期制御方法 | |
| JP2697560B2 (ja) | Ｃｒｃエラー検出回路 | |
| JP2833593B2 (ja) | マルチフレーム同期装置 | |
| SU1529284A1 (ru) | Устройство дл цикловой синхронизации цифрового видеомагнитофона | |
| KR100684564B1 (ko) | 프레임 동기화 방법, 장치 및 이를 위한 기록매체 | |
| JP3454916B2 (ja) | セレクタ監視回路 | |
| JP2944420B2 (ja) | 伝達単位不一致検出方法及び伝達単位不一致検出装置 | |
| JPH09320177A (ja) | フレーム同期信号処理回路 | |
| JPH07193561A (ja) | フォーマット同期処理方式及び装置 | |
| JPH02113739A (ja) | 同期パターン不一致検出装置 | |
| JPH05114898A (ja) | デイジタル伝送システムのフレーム同期回路 | |
| JPH0556020A (ja) | マルチフレーム同期検出装置 | |
| JPH01302929A (ja) | フレーム同期検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970701 |