JP2697560B2 - Ｃｒｃエラー検出回路 - Google Patents
Ｃｒｃエラー検出回路Info
- Publication number
- JP2697560B2 JP2697560B2 JP5164296A JP16429693A JP2697560B2 JP 2697560 B2 JP2697560 B2 JP 2697560B2 JP 5164296 A JP5164296 A JP 5164296A JP 16429693 A JP16429693 A JP 16429693A JP 2697560 B2 JP2697560 B2 JP 2697560B2
- Authority
- JP
- Japan
- Prior art keywords
- crc
- circuit
- data
- extraction
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＣＲＣエラー検出回路に
関し、例えばデジタル通信、データ伝送等の分野におけ
る伝送装置間におけるデータ伝送の監視機能であるＣＲ
Ｃエラー検出回路に関するものである。
関し、例えばデジタル通信、データ伝送等の分野におけ
る伝送装置間におけるデータ伝送の監視機能であるＣＲ
Ｃエラー検出回路に関するものである。
【０００２】
【従来の技術】従来のＣＲＣエラー検出回路は、例えば
Ｎフレーム分の受信データを保持するメモリと、同期パ
ターン挿入位置を検出し、パターン発生回路に始動パル
スを送出する同期パターン検出回路を有する１ビツト即
時シフト方式による同期検出回路と、受信データを入力
し、パターン発生回路の抽出制御信号によりＣＲＣ情報
ビツトの抽出を行い、抽出結果データを保持するＣＲＣ
情報抽出回路と、該パターン発生回路の演算制御信号に
より受信データに対するＣＲＣ演算を行い、演算結果デ
ータを保持するＣＲＣ演算回路と、該抽出結果データと
該演算結果データとの比較を行い、判定結果を出力する
演算結果比較回路とを有している。
Ｎフレーム分の受信データを保持するメモリと、同期パ
ターン挿入位置を検出し、パターン発生回路に始動パル
スを送出する同期パターン検出回路を有する１ビツト即
時シフト方式による同期検出回路と、受信データを入力
し、パターン発生回路の抽出制御信号によりＣＲＣ情報
ビツトの抽出を行い、抽出結果データを保持するＣＲＣ
情報抽出回路と、該パターン発生回路の演算制御信号に
より受信データに対するＣＲＣ演算を行い、演算結果デ
ータを保持するＣＲＣ演算回路と、該抽出結果データと
該演算結果データとの比較を行い、判定結果を出力する
演算結果比較回路とを有している。
【０００３】１次群伝送路受信データに対するＣＲＣエ
ラー検出回路を例に、上述した従来のＣＲＣエラー検出
回路の動作を説明する。メモリは、受信データを一旦記
憶し、同期検出回路との間でデータの授受を行う。同期
検出回路は、受信データとメモリからのデータを入力す
ることにより、内蔵する同期パターン検出回路において
同期パターン挿入位置を検出し、パターン発生回路に始
動パルスを与え、パターン発生回路を始動させる。この
時、同期検出回路は、ハンチング状態から同期確立に対
する後方保護に移行し、１マルチフレーム後の同期パタ
ーン一致により同期確立状態となる（後方保護２段）。
ＣＲＣ情報抽出回路は、後方保護移行後、パターン発生
回路より発生される抽出制御パルスにより、受信データ
に対してＣＲＣ情報ビツトの抽出を開始し、抽出結果デ
ータを保持する。ＣＲＣ演算回路も、また、後方保護移
行後、パターン発生回路より発生される演算制御パルス
により、受信データに対してＣＲＣ演算を開始し、演算
結果を保持する。そして、演算結果比較回路において、
抽出結果データと演算結果データとを比較し、判定結果
を出力する。
ラー検出回路を例に、上述した従来のＣＲＣエラー検出
回路の動作を説明する。メモリは、受信データを一旦記
憶し、同期検出回路との間でデータの授受を行う。同期
検出回路は、受信データとメモリからのデータを入力す
ることにより、内蔵する同期パターン検出回路において
同期パターン挿入位置を検出し、パターン発生回路に始
動パルスを与え、パターン発生回路を始動させる。この
時、同期検出回路は、ハンチング状態から同期確立に対
する後方保護に移行し、１マルチフレーム後の同期パタ
ーン一致により同期確立状態となる（後方保護２段）。
ＣＲＣ情報抽出回路は、後方保護移行後、パターン発生
回路より発生される抽出制御パルスにより、受信データ
に対してＣＲＣ情報ビツトの抽出を開始し、抽出結果デ
ータを保持する。ＣＲＣ演算回路も、また、後方保護移
行後、パターン発生回路より発生される演算制御パルス
により、受信データに対してＣＲＣ演算を開始し、演算
結果を保持する。そして、演算結果比較回路において、
抽出結果データと演算結果データとを比較し、判定結果
を出力する。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
ＣＲＣエラー検出回路では、後方保護移行後にＣＲＣ抽
出回路において抽出される抽出結果データの初回判定時
に、そのフレームに対応するＣＲＣ演算が完了していな
いため、ＲＥＣ回復直後のエラー判定結果がエラーとな
る。すなわち、従来のＣＲＣエラー検出回路は、後方保
護移行後に、受信データに対してＣＲＣ演算を開始して
いたため、演算結果比較回路が正常出力となるまでに
は、後方保護移行から２監視フレームが必要となるため
である。従つて、同期確立に対する後方保護を２段とす
る場合、ＲＥＣ回復直後の演算結果比較回路の出力がエ
ラーとなるため、ＣＲＣエラー検出に対して約１監視フ
レームの検出保護が必要であるという問題点があつた。
ＣＲＣエラー検出回路では、後方保護移行後にＣＲＣ抽
出回路において抽出される抽出結果データの初回判定時
に、そのフレームに対応するＣＲＣ演算が完了していな
いため、ＲＥＣ回復直後のエラー判定結果がエラーとな
る。すなわち、従来のＣＲＣエラー検出回路は、後方保
護移行後に、受信データに対してＣＲＣ演算を開始して
いたため、演算結果比較回路が正常出力となるまでに
は、後方保護移行から２監視フレームが必要となるため
である。従つて、同期確立に対する後方保護を２段とす
る場合、ＲＥＣ回復直後の演算結果比較回路の出力がエ
ラーとなるため、ＣＲＣエラー検出に対して約１監視フ
レームの検出保護が必要であるという問題点があつた。
【０００５】本発明は、このような従来の課題を解決す
るためになされたものであり、ＲＥＣ回復直後のＣＲＣ
エラー検出に対する保護機能を不要とするＣＲＣエラー
検出回路を提供することを目的とする。
るためになされたものであり、ＲＥＣ回復直後のＣＲＣ
エラー検出に対する保護機能を不要とするＣＲＣエラー
検出回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明のＣＲＣエラー検出回路は、受信データを所
定フレーム分保持するメモリと、同期パターン挿入位置
を検出する同期検出回路と、前記同期検出回路よりの同
期パターン検出に対応して受信データ中のＣＲＣ情報ビ
ツトの抽出を行い抽出結果データを保持するＣＲＣ情報
抽出回路と、前記同期検出回路よりの同期パターン検出
に対応して前記メモリよりの読出データに対するＣＲＣ
演算を行い演算結果データを保持するＣＲＣ演算回路
と、該ＣＲＣ演算回路の演算結果データと前記ＣＲＣ情
報抽出回路の抽出結果データとの比較を行い判定結果を
出力する演算結果比較回路とを備え、前記ＣＲＣ演算回
路は、ＣＲＣ情報抽出回路でのＣＲＣ情報ビツトの抽出
フレームに対し前記メモリから所定フレーム前のデータ
を読み出してＣＲＣ演算を行う構成としている。また、
他の好ましい本発明のＣＲＣエラー検出回路は、受信デ
ータを所定フレーム分保持するメモリと、同期パターン
挿入位置を検出してＣＲＣ抽出制御信号及びＣＲＣ演算
制御信号を出力する同期検出回路と、前記同期検出回路
よりのＣＲＣ抽出制御信号により受信データ中のＣＲＣ
情報ビツトの抽出を行い、抽出結果データを保持するＣ
ＲＣ情報抽出回路と、前記同期検出回路よりのＣＲＣ演
算制御信号により前記メモリよりの読出データに対する
ＣＲＣ演算を行い、演算結果データを保持するＣＲＣ演
算回路と、該ＣＲＣ演算回路の演算結果データと前記Ｃ
ＲＣ情報抽出回路の抽出結果データとの比較を行い、判
定結果を出力する演算結果比較回路とを備え、前記ＣＲ
Ｃ演算回路は、ＣＲＣ情報抽出回路でのＣＲＣ情報ビツ
トの抽出フレームに対し前記メモリから所定フレーム前
のデータを読み出してＣＲＣ演算を行う構成としてい
る。
め、本発明のＣＲＣエラー検出回路は、受信データを所
定フレーム分保持するメモリと、同期パターン挿入位置
を検出する同期検出回路と、前記同期検出回路よりの同
期パターン検出に対応して受信データ中のＣＲＣ情報ビ
ツトの抽出を行い抽出結果データを保持するＣＲＣ情報
抽出回路と、前記同期検出回路よりの同期パターン検出
に対応して前記メモリよりの読出データに対するＣＲＣ
演算を行い演算結果データを保持するＣＲＣ演算回路
と、該ＣＲＣ演算回路の演算結果データと前記ＣＲＣ情
報抽出回路の抽出結果データとの比較を行い判定結果を
出力する演算結果比較回路とを備え、前記ＣＲＣ演算回
路は、ＣＲＣ情報抽出回路でのＣＲＣ情報ビツトの抽出
フレームに対し前記メモリから所定フレーム前のデータ
を読み出してＣＲＣ演算を行う構成としている。また、
他の好ましい本発明のＣＲＣエラー検出回路は、受信デ
ータを所定フレーム分保持するメモリと、同期パターン
挿入位置を検出してＣＲＣ抽出制御信号及びＣＲＣ演算
制御信号を出力する同期検出回路と、前記同期検出回路
よりのＣＲＣ抽出制御信号により受信データ中のＣＲＣ
情報ビツトの抽出を行い、抽出結果データを保持するＣ
ＲＣ情報抽出回路と、前記同期検出回路よりのＣＲＣ演
算制御信号により前記メモリよりの読出データに対する
ＣＲＣ演算を行い、演算結果データを保持するＣＲＣ演
算回路と、該ＣＲＣ演算回路の演算結果データと前記Ｃ
ＲＣ情報抽出回路の抽出結果データとの比較を行い、判
定結果を出力する演算結果比較回路とを備え、前記ＣＲ
Ｃ演算回路は、ＣＲＣ情報抽出回路でのＣＲＣ情報ビツ
トの抽出フレームに対し前記メモリから所定フレーム前
のデータを読み出してＣＲＣ演算を行う構成としてい
る。
【０００７】
【作用】本発明では、同期パターン検出回路はハンチン
グ状態から同期パターンを検出して後方保護に移行する
と同時に、パターン発生回路に始動パルスを与えて始動
させて、抽出制御パルス及び演算制御パルスを発生させ
る。ＣＲＣ情報抽出回路は、抽出制御パルスにより、受
信データからＣＲＣ情報ビツトの抽出を開始し、抽出結
果データを保持する。ＣＲＣ演算回路もまた、パターン
発生回路より発生される演算制御パルスにより、メモリ
から演算対象データ（受信データに対して１マルチフレ
ーム前のデータに相当するデータ）を読み出し、ＣＲＣ
演算を開始する。そして、２回目の同期パターン一致に
よりＲＥＣが回復した後、ＣＲＣ演算回路は１監視フレ
ームの演算を終了し、演算結果データを保持する。演算
結果比較回路は、ＲＥＣ回復後直ちに抽出結果データと
演算結果データとを比較する。これにより、正確なエラ
ー判定結果を出力することができる。
グ状態から同期パターンを検出して後方保護に移行する
と同時に、パターン発生回路に始動パルスを与えて始動
させて、抽出制御パルス及び演算制御パルスを発生させ
る。ＣＲＣ情報抽出回路は、抽出制御パルスにより、受
信データからＣＲＣ情報ビツトの抽出を開始し、抽出結
果データを保持する。ＣＲＣ演算回路もまた、パターン
発生回路より発生される演算制御パルスにより、メモリ
から演算対象データ（受信データに対して１マルチフレ
ーム前のデータに相当するデータ）を読み出し、ＣＲＣ
演算を開始する。そして、２回目の同期パターン一致に
よりＲＥＣが回復した後、ＣＲＣ演算回路は１監視フレ
ームの演算を終了し、演算結果データを保持する。演算
結果比較回路は、ＲＥＣ回復後直ちに抽出結果データと
演算結果データとを比較する。これにより、正確なエラ
ー判定結果を出力することができる。
【０００８】
【実施例】次に、本発明に係る一実施例について図面を
参照して説明する。図１は本発明に係る一実施例のＣＲ
Ｃ検出回路を１次群伝送路受信データに対するＣＲＣエ
ラー検出回路に適用した場合のブロツク構成図であり、
図２は図１に示す本実施例の動作を示すタイムチヤート
である。ＣＲＣ検出回路は、メモリ１と、同期検出回路
３と、ＣＲＣ演算回路５と、ＣＲＣ情報抽出回路１０
と、演算結果比較回路１５とで構成されている。また、
同期検出回路３は、同期パターン検出回路７と、パター
ン発生回路８とで構成されている。
参照して説明する。図１は本発明に係る一実施例のＣＲ
Ｃ検出回路を１次群伝送路受信データに対するＣＲＣエ
ラー検出回路に適用した場合のブロツク構成図であり、
図２は図１に示す本実施例の動作を示すタイムチヤート
である。ＣＲＣ検出回路は、メモリ１と、同期検出回路
３と、ＣＲＣ演算回路５と、ＣＲＣ情報抽出回路１０
と、演算結果比較回路１５とで構成されている。また、
同期検出回路３は、同期パターン検出回路７と、パター
ン発生回路８とで構成されている。
【０００９】メモリ１は、受信データ２を入力し、受信
データを同期検出用データバス４を介して同期検出回路
３との間で送受信するとともに、例えばＮフレーム分の
受信データを記憶する。また、ＣＲＣ演算回路５へ、受
信データ２に対して１マルチフレーム前のデータに相当
する演算対象データ６を送出する。１ビツト即時シフト
方式による同期検出回路３は、受信データ２とデータバ
ス４のデータを入力する。そして、同期パターン検出回
路７においてハンチング状態から同期パターンの一致を
検出して同期パターン挿入位置を検出し、後方保護に移
行すると同時に、所定のパターン（抽出制御パルス１１
及び演算制御パルス１３）を発生するパターン発生回路
８に始動パルス９を与え、パターン発生回路８を始動さ
せる。即ち、同期検出回路３は、ハンチング状態から同
期確立に対する後方保護に移行し、１マルチフレーム毎
の同期パターン一致により同期確立状態となる（後方保
護２段）。
データを同期検出用データバス４を介して同期検出回路
３との間で送受信するとともに、例えばＮフレーム分の
受信データを記憶する。また、ＣＲＣ演算回路５へ、受
信データ２に対して１マルチフレーム前のデータに相当
する演算対象データ６を送出する。１ビツト即時シフト
方式による同期検出回路３は、受信データ２とデータバ
ス４のデータを入力する。そして、同期パターン検出回
路７においてハンチング状態から同期パターンの一致を
検出して同期パターン挿入位置を検出し、後方保護に移
行すると同時に、所定のパターン（抽出制御パルス１１
及び演算制御パルス１３）を発生するパターン発生回路
８に始動パルス９を与え、パターン発生回路８を始動さ
せる。即ち、同期検出回路３は、ハンチング状態から同
期確立に対する後方保護に移行し、１マルチフレーム毎
の同期パターン一致により同期確立状態となる（後方保
護２段）。
【００１０】ＣＲＣ情報抽出回路１０は、後方保護移行
後、パターン発生回路８より発生される抽出制御パルス
１１により、受信データ２に対してＣＲＣ情報ビツトの
抽出を開始し、抽出結果データ１２を保持する。ＣＲＣ
演算回路５もまた、後方保護移行後、パターン発生回路
８より発生される演算制御パルス１３により、メモリ１
から演算対象データ６（受信データ２に対して１マルチ
フレーム前のデータに相当するデータ）を読み出し、入
力データに対してＣＲＣ演算を開始する。そして、２回
目の同期パターン一致によりＲＥＣが回復した後、ＣＲ
Ｃ演算回路５は１監視フレームの演算を終了し、演算結
果データ１４を保持する。この時、ＣＲＣ情報抽出回路
１０は演算結果データ１４に相当するフレームの抽出結
果データを保持している。このため、演算結果比較回路
１５が、ＲＥＣ回復後直ちに抽出結果データ１２と演算
結果データ１４とを比較しても、正確なエラー判定結果
１６を出力することができる。
後、パターン発生回路８より発生される抽出制御パルス
１１により、受信データ２に対してＣＲＣ情報ビツトの
抽出を開始し、抽出結果データ１２を保持する。ＣＲＣ
演算回路５もまた、後方保護移行後、パターン発生回路
８より発生される演算制御パルス１３により、メモリ１
から演算対象データ６（受信データ２に対して１マルチ
フレーム前のデータに相当するデータ）を読み出し、入
力データに対してＣＲＣ演算を開始する。そして、２回
目の同期パターン一致によりＲＥＣが回復した後、ＣＲ
Ｃ演算回路５は１監視フレームの演算を終了し、演算結
果データ１４を保持する。この時、ＣＲＣ情報抽出回路
１０は演算結果データ１４に相当するフレームの抽出結
果データを保持している。このため、演算結果比較回路
１５が、ＲＥＣ回復後直ちに抽出結果データ１２と演算
結果データ１４とを比較しても、正確なエラー判定結果
１６を出力することができる。
【００１１】なお、以上の説明では、ＣＲＣ情報抽出回
路１０に受信データ２を入力し、ＣＲＣ演算回路５に受
信データ２に対して１マルチフレーム前のデータに相当
するデータを与える例を説明した。しかし、これは以上
の例に限定されるものではなく、ＣＲＣ演算回路５に、
ＣＲＣ情報抽出回路１０に与えるデータに対して１マル
チフレーム前のデータに相当するデータを与える様に制
御しても同様に直ちに正確なエラー判定結果１６を出力
することができる。
路１０に受信データ２を入力し、ＣＲＣ演算回路５に受
信データ２に対して１マルチフレーム前のデータに相当
するデータを与える例を説明した。しかし、これは以上
の例に限定されるものではなく、ＣＲＣ演算回路５に、
ＣＲＣ情報抽出回路１０に与えるデータに対して１マル
チフレーム前のデータに相当するデータを与える様に制
御しても同様に直ちに正確なエラー判定結果１６を出力
することができる。
【００１２】以上の構成における動作タイミングチヤー
トを図２に示す。図２に示すように、本実施例のＣＲＣ
エラー検出回路では、例えばＣＲＣ演算回路５にメモリ
１から読み出された演算対象データ６（受信データ２に
対して１マルチフレーム前のデータに相当するデータ）
を入力することにより、後方保護移行から１監視フレー
ム後に、演算結果比較回路１５が正常結果を出力するた
め、ＲＥＣ回復直後のＣＲＣエラー検出に対する保護回
路が不要となる。ここでは、フレームＡ，Ｂ，Ｃは、そ
れぞれ１マルチフレームであり、２４フレームで構成さ
れている。また、同期確立直後からＣＲＣエラー監視が
可能となるため、疑似同期状態からの同期回復性能も向
上するという効果を有する。以上好ましい実施例をあげ
て本発明を説明したが、本発明は必ずしも上記実施例に
限定されるものではない。
トを図２に示す。図２に示すように、本実施例のＣＲＣ
エラー検出回路では、例えばＣＲＣ演算回路５にメモリ
１から読み出された演算対象データ６（受信データ２に
対して１マルチフレーム前のデータに相当するデータ）
を入力することにより、後方保護移行から１監視フレー
ム後に、演算結果比較回路１５が正常結果を出力するた
め、ＲＥＣ回復直後のＣＲＣエラー検出に対する保護回
路が不要となる。ここでは、フレームＡ，Ｂ，Ｃは、そ
れぞれ１マルチフレームであり、２４フレームで構成さ
れている。また、同期確立直後からＣＲＣエラー監視が
可能となるため、疑似同期状態からの同期回復性能も向
上するという効果を有する。以上好ましい実施例をあげ
て本発明を説明したが、本発明は必ずしも上記実施例に
限定されるものではない。
【００１３】
【発明の効果】以上説明したように本発明のは、ＣＲＣ
演算回路にメモリから読み出されたデータを入力するこ
とにより、後方保護移行から１監視フレーム後に、演算
結果比較回路が正常出力となるため、ＲＥＣ回復直後の
ＣＲＣエラー検出に対する保護機能が不要となる。ま
た、同期確立直後からＣＲＣエラー監視が可能となるた
め、疑似同期状態からの同期回復性能も向上するという
効果を有する。
演算回路にメモリから読み出されたデータを入力するこ
とにより、後方保護移行から１監視フレーム後に、演算
結果比較回路が正常出力となるため、ＲＥＣ回復直後の
ＣＲＣエラー検出に対する保護機能が不要となる。ま
た、同期確立直後からＣＲＣエラー監視が可能となるた
め、疑似同期状態からの同期回復性能も向上するという
効果を有する。
【図１】本発明の一実施例によるＣＲＣ検出回路の構成
を示すブロツク図である。
を示すブロツク図である。
【図２】本実施例の動作を示すタイミングチャートであ
る。
る。
１ メモリ ２ 受信データ ３ 同期検出回路 ４ 同期検出用データバス ５ ＣＲＣ演算回路 ６ 演算対象データ ７ 同期パターン検出部 ８ パターン発生回路 ９ 始動パルス １０ ＣＲＣ情報抽出回路 １１ 抽出制御パルス １２ 抽出結果データ １３ 演算制御パルス １４ 演算結果データ １５ 演算結果比較回路 １６ エラー判定結果
Claims (2)
- 【請求項１】 受信データを所定フレーム分保持するメ
モリと、 同期パターン挿入位置を検出する同期検出回路と、 前記同期検出回路よりの同期パターン検出に対応して受
信データ中のＣＲＣ情報ビツトの抽出を行い抽出結果デ
ータを保持するＣＲＣ情報抽出回路と、 前記同期検出回路よりの同期パターン検出に対応して前
記メモリよりの読出データに対するＣＲＣ演算を行い演
算結果データを保持するＣＲＣ演算回路と、 該ＣＲＣ演算回路の演算結果データと前記ＣＲＣ情報抽
出回路の抽出結果データとの比較を行い判定結果を出力
する演算結果比較回路とを備え、 前記ＣＲＣ演算回路は、前記ＣＲＣ情報抽出回路によっ
てＣＲＣ情報ビツトの抽出を行ったフレームに対し所定
フレーム前のデータを前記メモリから読み出してＣＲＣ
演貫を行い、 前記演算結果比較回路は、前記ＣＲＣ演算回路の演算結
果データと、前記演算結果データに相当するフレームに
ついての前記ＣＲＣ情報抽出回路に保持された抽出結果
データとを比較する ことを特徴とするＣＲＣエラー検出
回路。 - 【請求項２】 受信データを所定フレーム分保持するメ
モリと、 同期パターン挿入位置を検出してＣＲＣ抽出制御信号及
びＣＲＣ演算制御信号を出力する同期検出回路と、 前記同期検出回路よりのＣＲＣ抽出制御信号により受信
データ中のＣＲＣ情報ビツトの抽出を行い、抽出結果デ
ータを保持するＣＲＣ情報抽出回路と、 前記同期検出回路よりのＣＲＣ演算制御信号により前記
メモリよりの読出データに対するＣＲＣ演算を行い、演
算結果データを保持するＣＲＣ演算回路と、 該ＣＲＣ演算回路の演算結果データと前記ＣＲＣ情報抽
出回路の抽出結果データとの比較を行い、判定結果を出
力する演算結果比較回路とを備え、 前記ＣＲＣ演算回路は、前記ＣＲＣ情報抽出回路によっ
てＣＲＣ情報ビツトの抽出を行ったフレームに対し所定
フレーム前のデータを前記メモリから読み出してＣＲＣ
演算を行い、 前記演算結果比較回路は、前記ＣＲＣ演算回路の演算結
果データと、前記演算結果データに相当するフレームに
ついての前記ＣＲＣ情報抽出回路に保持された 抽出結果
データとを比較する ことを特徴とするＣＲＣエラー検出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164296A JP2697560B2 (ja) | 1993-06-08 | 1993-06-08 | Ｃｒｃエラー検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5164296A JP2697560B2 (ja) | 1993-06-08 | 1993-06-08 | Ｃｒｃエラー検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06350571A JPH06350571A (ja) | 1994-12-22 |
| JP2697560B2 true JP2697560B2 (ja) | 1998-01-14 |
Family
ID=15790424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5164296A Expired - Lifetime JP2697560B2 (ja) | 1993-06-08 | 1993-06-08 | Ｃｒｃエラー検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697560B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04150631A (ja) * | 1990-10-15 | 1992-05-25 | Fujitsu Ltd | 誤り検出回路 |
-
1993
- 1993-06-08 JP JP5164296A patent/JP2697560B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06350571A (ja) | 1994-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2732759B2 (ja) | フレーム同期制御方式 | |
| JPH10200518A (ja) | 同期信号検出方式 | |
| JP2697560B2 (ja) | Ｃｒｃエラー検出回路 | |
| JP2944319B2 (ja) | 並列展開型フレーム同期方式 | |
| JPH0715427A (ja) | ビットアライン回路 | |
| JP2959520B2 (ja) | 同期保護装置 | |
| JP2967649B2 (ja) | 受信同期回路 | |
| JPH11187006A (ja) | Ｐｃｍディジタル通信装置 | |
| JPH0818549A (ja) | マルチフレーム同期保護回路 | |
| JPS63292841A (ja) | フレ−ム同期方式 | |
| JP2991146B2 (ja) | 同期フレーム検出方式 | |
| JP3146263B2 (ja) | フレーム同期方式 | |
| JPH0821923B2 (ja) | 同期回路 | |
| JPS63278436A (ja) | マルチフレ−ム同期方式 | |
| JPH04253435A (ja) | 同期検出方式 | |
| JPS6276836A (ja) | フレ−ム同期回路 | |
| JPH0522278A (ja) | フレーム同期方式 | |
| JPH11239121A (ja) | ディジタル通信装置 | |
| JPS62200837A (ja) | フレーム同期検出装置 | |
| JPH05114898A (ja) | デイジタル伝送システムのフレーム同期回路 | |
| JPH04239832A (ja) | フレーム同期回路 | |
| JPH04133536A (ja) | 同期回路 | |
| JP2001308835A (ja) | 同期はずれ検出装置 | |
| JPS6276337A (ja) | フレ−ム同期回路 | |
| JPH06284102A (ja) | フレーム同期回路 |